一種通訊模塊的制作方法
【專利摘要】一種通訊模塊屬于通訊【技術(shù)領(lǐng)域】，尤其涉及一種通訊模塊。本發(fā)明提供一種使用方便的通訊模塊。本發(fā)明包括第一MIC總線協(xié)議控制器、第二MIC總線協(xié)議控制器、第一收發(fā)器、第二收發(fā)器、第三收發(fā)器、第四收發(fā)器、控制器，其結(jié)構(gòu)要點(diǎn)第一MIC總線協(xié)議控制器分別與第一收發(fā)器、第二收發(fā)器相連，第二MIC總線協(xié)議控制器分別與第二收發(fā)器、第三收發(fā)器相連，控制器分別與第一MIC總線協(xié)議控制器、第二MIC總線協(xié)議控制器相連。
【專利說明】—種通訊模塊
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于通訊【技術(shù)領(lǐng)域】，尤其涉及一種通訊模塊。
【背景技術(shù)】
[0002]MIC總線是專門為解決惡劣的軍事環(huán)境中的電力/數(shù)據(jù)分配和管理問題而開發(fā)的一種簡(jiǎn)單的高可靠性時(shí)間分割多路傳輸串行現(xiàn)場(chǎng)數(shù)據(jù)總線。MIC總線是一種主從式單主機(jī)查詢網(wǎng)絡(luò)系統(tǒng)，采用曼徹斯特II型編碼和解碼消息，基于命令與響應(yīng)完成半雙工串行異步通訊。美國Vetronix公司開發(fā)的MIC總線的核心器件MIC-320，該器件內(nèi)置自檢、雙冗余邏輯判斷能力，能夠管理處理器接口，直接與負(fù)載、傳感器構(gòu)成遠(yuǎn)程模塊控制系統(tǒng)，具有穩(wěn)定可靠的協(xié)議功能。現(xiàn)有通訊模塊使用起來不是很方便。

【發(fā)明內(nèi)容】

[0003]本發(fā)明就是針對(duì)上述問題，提供一種使用方便的通訊模塊。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括第一 MIC總線協(xié)議控制器、第二 MIC總線協(xié)議控制器、第一收發(fā)器、第二收發(fā)器、第三收發(fā)器、第四收發(fā)器、控制器，其結(jié)構(gòu)要點(diǎn)第一 MIC總線協(xié)議控制器分別與第一收發(fā)器、第二收發(fā)器相連，第二 MIC總線協(xié)議控制器分別與第二收發(fā)器、第三收發(fā)器相連，控制器分別與第一 MIC總線協(xié)議控制器、第二 MIC總線協(xié)議控制器相連。
[0005]作為一種優(yōu)選方案，本發(fā)明所述控制器為FPGA。
[0006]作為另一種優(yōu)選方案，本發(fā)明所述第一 MIC總線協(xié)議控制器和第二 MIC總線協(xié)議控制器均采用MIC320-GM控制器。
[0007]本發(fā)明有益效果。
[0008]本發(fā)明一個(gè)可用來進(jìn)行MIC總線協(xié)議測(cè)試的系統(tǒng)平臺(tái)，雙MIC芯片通過FPGA邏輯可獨(dú)立完成四種工作模式功能，測(cè)試時(shí)，將其中一個(gè)設(shè)置為PM模式，另一個(gè)設(shè)置為遠(yuǎn)程模式，在CVI環(huán)境下設(shè)計(jì)的MIC通訊測(cè)試面板即可完成主控模式與遠(yuǎn)程模式的通訊功能測(cè)試。經(jīng)過反復(fù)測(cè)試后，MIC協(xié)議的各種模式下的全部有效命令通訊正常，此板卡即插即用，使用方便，為其后續(xù)的實(shí)用性開發(fā)打下了堅(jiān)實(shí)的基礎(chǔ)。
【專利附圖】

【附圖說明】
[0009]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及【具體實(shí)施方式】，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的【具體實(shí)施方式】僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]圖1是本發(fā)明電路原理框圖。
【具體實(shí)施方式】
[0011]如圖所示，本發(fā)明包括第一 MIC總線協(xié)議控制器、第二 MIC總線協(xié)議控制器、第一收發(fā)器、第二收發(fā)器、第三收發(fā)器、第四收發(fā)器、控制器，第一 MIC總線協(xié)議控制器分別與第一收發(fā)器、第二收發(fā)器相連，第二 MIC總線協(xié)議控制器分別與第二收發(fā)器、第三收發(fā)器相連，控制器分別與第一 MIC總線協(xié)議控制器、第二 MIC總線協(xié)議控制器相連。
[0012]所述控制器為FPGA。FPGA模塊控制邏輯包括:MIC芯片邏輯、PLL時(shí)鐘邏輯、PCI接口邏輯以及數(shù)據(jù)緩沖單元。主要實(shí)現(xiàn)的功能是:對(duì)MIC芯片的模式、地址等進(jìn)行配置，接受MIC芯片的控制信號(hào)，通過PCI總線與PC機(jī)進(jìn)行數(shù)據(jù)通信，并將來自PC機(jī)的信息傳送給MIC處理器。PCI接口邏輯的實(shí)現(xiàn)是通過調(diào)用PCI Compiler軟核，該P(yáng)CI設(shè)備BARO空間為2K的存儲(chǔ)器空間，用來存儲(chǔ)MIC的全部寄存器數(shù)據(jù)。
[0013]所述第一 MIC總線協(xié)議控制器和第二 MIC總線協(xié)議控制器均采用MIC320-GM控制器。MIC總線命令/響應(yīng)協(xié)議是為實(shí)現(xiàn)單一微處理器及應(yīng)用程序來控制整個(gè)電源/數(shù)據(jù)和管理系統(tǒng)而專門開發(fā)的，因此，由其產(chǎn)生的組件非常簡(jiǎn)單，方便使用。MIC總線系統(tǒng)基本組成部分包括總線控制器(bus controller, BC)和遠(yuǎn)程模塊(remote module, RM)0總線控制器控制總線所有活動(dòng)，包括消息的接收、發(fā)送、存儲(chǔ)、格式轉(zhuǎn)換、奇偶校驗(yàn)和通訊協(xié)議等，遠(yuǎn)程模塊主要實(shí)現(xiàn)遠(yuǎn)程設(shè)備的控制功能。
[0014]可以理解的是，以上關(guān)于本發(fā)明的具體描述，僅用于說明本發(fā)明而并非受限于本發(fā)明實(shí)施例所描述的技術(shù)方案，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對(duì)本發(fā)明進(jìn)行修改或等同替換，以達(dá)到相同的技術(shù)效果；只要滿足使用需要，都在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種通訊模塊，包括第一 MIC總線協(xié)議控制器、第二 MIC總線協(xié)議控制器、第一收發(fā)器、第二收發(fā)器、第三收發(fā)器、第四收發(fā)器、控制器，其特征在于第一 MIC總線協(xié)議控制器分別與第一收發(fā)器、第二收發(fā)器相連，第二 MIC總線協(xié)議控制器分別與第二收發(fā)器、第三收發(fā)器相連，控制器分別與第一 MIC總線協(xié)議控制器、第二 MIC總線協(xié)議控制器相連。
2.根據(jù)權(quán)利要求1所述一種通訊模塊，其特征在于所述控制器為FPGA。
3.根據(jù)權(quán)利要求1所述一種通訊模塊，其特征在于所述第一MIC總線協(xié)議控制器和第二 MIC總線協(xié)議控制器均采用MIC320-GM控制器。
【文檔編號(hào)】H04L12/40GK103812740SQ201210440635
【公開日】2014年5月21日 申請(qǐng)日期:2012年11月7日 優(yōu)先權(quán)日:2012年11月7日
【發(fā)明者】孫仁, 樊建平 申請(qǐng)人:孫仁