專利名稱：用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體系統(tǒng)，更具體而言，涉及一種用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置。
背景技術(shù)：
半導(dǎo)體器件可以實(shí)現(xiàn)在單個(gè)集成電路芯片上。電感耦合可以用于在不同芯片的片上半導(dǎo)體器件之間通信。另外，可以利用電感耦合來(lái)執(zhí)行能夠在晶圓級(jí)測(cè)試中執(zhí)行的在要測(cè)試的半導(dǎo)體器件與測(cè)試設(shè)備之間的數(shù)據(jù)交換。圖1說(shuō)明提供給一般半導(dǎo)體器件10的信號(hào)傳輸焊盤12的布置。如圖1所示，半導(dǎo)體器件10具有多個(gè)焊盤14-1至14-m，所述多個(gè)焊盤14_1至14_m包括用于控制信號(hào)發(fā)送/接收的焊盤S、電源焊盤P、地址輸入焊盤AO至All、數(shù)據(jù)輸入/輸出焊盤DO至D15等。焊盤14中的每個(gè)可以實(shí)施為電感器，以便執(zhí)行片上半導(dǎo)體器件10之間的通信、或被用于在測(cè)試模式中利用電感耦合數(shù)據(jù)交換。然而，提供給片上半導(dǎo)體器件10的每個(gè)信號(hào)傳輸焊盤14的尺寸被最小化以適合芯片尺寸的減小比例。因此，焊盤14的尺寸在面積上不能形成得足夠大以在遵守針對(duì)芯片面積的尺寸要求的同時(shí)確保引起電感耦合。因此，發(fā)送/接收的信號(hào)的強(qiáng)度降低。此外，已經(jīng)為低強(qiáng)度的信號(hào)可能由于在信號(hào)發(fā)送/接收期間所產(chǎn)生的噪聲而被抵消或衰減。因此，接收信號(hào)的接收級(jí)準(zhǔn)確檢測(cè)從發(fā)送級(jí)發(fā)送的信號(hào)具有困難。另外，當(dāng)傳送信號(hào)電平時(shí)，電感耦合值非常小。因此，數(shù)據(jù)發(fā)送/接收可能困難。通常提供4nH或更大的焊盤電感用于穩(wěn)定的耦合。因此，應(yīng)充分地增加焊盤14的尺寸，以便使電感增加到為4nH的最小值。然而，經(jīng)由面積為60μπι * 70 μ m的焊盤工藝獲得的電感實(shí)際上為InH或更小。S卩，由于芯片的面積有限，難以保證電感提供足夠的電感耦合以允許良好的無(wú)線通信。因此，當(dāng)在具有相同或相似焊盤尺寸的芯片之間進(jìn)行通信時(shí)，半導(dǎo)體芯片的發(fā)送和接收都需要增加耦合焊盤的電感以便獲得足夠高的耦合效率。

發(fā)明內(nèi)容
在本發(fā)明的一些實(shí)施例中，一種用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置包括:發(fā)送控制單元，所述發(fā)送控制單元被耦合成從信號(hào)傳輸線接收發(fā)送數(shù)據(jù)；接收控制單元，所述接收控制單元被耦合成將接收的數(shù)據(jù)提供給信號(hào)傳輸線；串行器/解串器(SERDES)電路，所述SERDES電路與發(fā)送控制單元和接收控制單元耦合，所述SERDES電路將從發(fā)送控制單元接收的并行數(shù)據(jù)串行化，以及將并行數(shù)據(jù)提供給接收控制單元；輸入/輸出緩沖器，所述輸入/輸出緩沖器被耦合成從SERDES電路接收信號(hào)，以及將信號(hào)提供給SERDES電路，所述輸入/輸出緩沖器對(duì)接收到和提供給SERDES電路的信號(hào)與差分信號(hào)之間進(jìn)行轉(zhuǎn)換；驅(qū)動(dòng)器，所述驅(qū)動(dòng)器被耦合成接收差分信號(hào)以及將差分信號(hào)提供給輸入/輸出緩沖器；以及耦合焊盤，所述耦合焊盤被配置成產(chǎn)生與差分信號(hào)相對(duì)應(yīng)的無(wú)線信號(hào)，以及將與接收的無(wú)線信號(hào)相對(duì)應(yīng)的差分信號(hào)提供給驅(qū)動(dòng)器。在本發(fā)明的一些實(shí)施例中，一種用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置包括:SERDES電路，所述SERDES電路被配置成將并行輸入信號(hào)輸出為串行信號(hào)，以及將串行輸入信號(hào)輸出為并行信號(hào)；以及耦合焊盤，所述耦合焊盤被配置成根據(jù)從SERDES電路輸出的串行信號(hào)來(lái)產(chǎn)生電感，以及提供與外部器件電感耦合所產(chǎn)生的信號(hào)作為SERDES電路的串行輸入信號(hào)。在本發(fā)明的一些實(shí)施例中，一種從半導(dǎo)體系統(tǒng)發(fā)送信號(hào)的方法包括以下步驟:將多個(gè)并行配置的信號(hào)串行化以形成串行信號(hào)；以及將串行信號(hào)耦合到電感焊盤以無(wú)線傳送串行信號(hào)。在本發(fā)明的一些實(shí)施例中，一種將信號(hào)接收到半導(dǎo)體系統(tǒng)中的方法包括以下步驟:在電感焊盤處接收無(wú)線信號(hào)以形成串行信號(hào)；以及將串行信號(hào)轉(zhuǎn)換成多個(gè)并行信號(hào)。以下參照附圖進(jìn)一步描述這些和其他的實(shí)施例。


結(jié)合附圖描述本發(fā)明的特點(diǎn)、方面和實(shí)施例，其中:圖1示出說(shuō)明提供給一般半導(dǎo)體器件的信號(hào)傳輸焊盤的布置的示圖；圖2說(shuō)明根據(jù)本發(fā)明一些實(shí)施例的用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置的框圖；圖3說(shuō)明圖2所示的串行器/解串器(SERDES)電路的示例性框圖；圖4說(shuō)明圖3所示的脈沖發(fā)生單元的示例性示圖；圖5示出圖4所示的脈沖發(fā)生單元的框圖；以及圖6示出說(shuō)明圖3所示的脈沖發(fā)生單元的操作的時(shí)序圖。在附圖中，標(biāo)記相同的元件具有相同或相似的功能。
具體實(shí)施例方式以下將經(jīng)由示例性實(shí)施例參照附圖來(lái)描述用于半導(dǎo)體器件的無(wú)線信號(hào)發(fā)送/接收裝置的實(shí)施例。在下列說(shuō)明中，描述特定實(shí)施例時(shí)列舉了具體細(xì)節(jié)。然而，對(duì)于本領(lǐng)域技術(shù)人員明顯的是，在沒(méi)有這些具體細(xì)節(jié)中的全部或某些細(xì)節(jié)的情況下也可以實(shí)施所公開的實(shí)施例。提出具體的實(shí)施例是示例性的，而不是限定。本領(lǐng)域技術(shù)人員也可以實(shí)現(xiàn)未在本文中具體描述但在本公開范圍和主旨內(nèi)的其他材料。圖2是根據(jù)一些實(shí)施例的用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置100的框圖。如圖2所示，無(wú)線信號(hào)發(fā)送/接收裝置100包括發(fā)送控制單元101、路徑控制單元103、串行器/解串器(SERDES)電路105、輸入/輸出電路108、電感耦合焊盤111、以及接收控制單元113。輸入/輸出電路108可以被配置成包括輸入/輸出緩沖器107和驅(qū)動(dòng)器109。要從信號(hào)傳輸線Dl至Dm發(fā)送到電感耦合焊盤111上的數(shù)據(jù)經(jīng)由發(fā)送控制單元101、路徑控制單元103處理，在SERDES電路105中串行化，在緩沖器107中緩沖，并由與電感耦合焊盤111相耦合的驅(qū)動(dòng)器109發(fā)送。相反地，數(shù)據(jù)由驅(qū)動(dòng)器109在電感耦合焊盤111處接收，在緩沖器107中緩沖，在SERDES電路105中轉(zhuǎn)換成并行數(shù)據(jù)，并在接收的數(shù)據(jù)被耦合到信號(hào)傳輸線Dl至Dm之前經(jīng)由路徑控制單元103和控制單元101處理。盡管圖1說(shuō)明的是傳輸線Dl至Dm，但本發(fā)明的實(shí)施例可以用于信號(hào)線S上數(shù)據(jù)的發(fā)送或接收、地址線Al至All上地址的發(fā)送或接收、或其他信息的發(fā)送或接收。發(fā)送/接收裝置100的實(shí)施例在極大地減少圖1所示的大量焊盤的同時(shí)允許更大面積的單個(gè)焊盤以提供更好的電感耦合，從而允許硅芯片上用于電感耦合的面積更小。發(fā)送控制單元101包括多個(gè)(m個(gè))發(fā)送處理器112，所述多個(gè)(m個(gè))發(fā)送處理器112分別接收要從多個(gè)(m個(gè))信號(hào)傳輸線Dl至Dm發(fā)送的信號(hào)、并放大接收的信號(hào)。SERDES電路105經(jīng)由路徑控制單元103接收從發(fā)送控制單元101并行輸入的信號(hào)，并根據(jù)時(shí)鐘信號(hào)CLK將輸入的并行信號(hào)串行化。SERDES電路105然后將串行信號(hào)輸出到輸入/輸出緩沖器107。輸入/輸出電路108將從SERDES電路105輸出的串行信號(hào)分成兩個(gè)信號(hào)。為此，輸入/輸出電路108可以被配置成包括輸入/輸出緩沖器107和驅(qū)動(dòng)器109,所述輸入/輸出緩沖器107將從SERDES電路105輸出的串行信號(hào)分成兩個(gè)信號(hào)，所述驅(qū)動(dòng)器109放大分離的信號(hào)然后將放大的信號(hào)施加到耦合焊盤111。即，必須將AC電流施加到耦合焊盤111的兩個(gè)端子，使得在耦合焊盤111中發(fā)生電感耦合。因此，串行信號(hào)經(jīng)由輸入/輸出緩沖器107被分成兩個(gè)信號(hào)。在一些實(shí)施例中，輸入/輸出緩沖器107可以是用于將單輸入產(chǎn)生為差分輸出信號(hào)的單到差分(single-to-differential)緩沖器。此外，接收到耦合焊盤111的信號(hào)(例如，如上所述的差分信號(hào))經(jīng)由驅(qū)動(dòng)器109提供給輸入/輸出緩沖器107，輸入/輸出緩沖器107將相應(yīng)的信號(hào)提供給SERDES電路105。SERDES電路105將輸入的串行信號(hào)并行化，并輸出相應(yīng)的并行信號(hào)。輸出的并行信號(hào)經(jīng)由路徑控制單元103提供給接收控制單元113的接收處理器114。接收控制單元113的接收處理器114放大接收的信號(hào)，并將放大的信號(hào)提供給信號(hào)傳輸線Dl至Dm中的每個(gè)。路徑控制單元103起以下作用:其在信號(hào)發(fā)送模式中將從發(fā)送控制單元101輸出的信號(hào)傳送到SERDES電路105，以及在信號(hào)接收模式中將從SERDES電路105輸出的信號(hào)傳送到接收控制單元。在一些實(shí)施例中，路徑控制單元103可以被配置成耦合器，但路徑控制單元103不限于此。盡管圖2說(shuō)明了當(dāng)由路徑控制單元103中的耦合器116分別控制發(fā)送/接收路徑時(shí)的無(wú)線信號(hào)傳送/接收裝置，但是本發(fā)明的實(shí)施例不限于這種配置。例如，可以包括獨(dú)立的發(fā)送和接收路徑。如此，在發(fā)送路徑上可以在發(fā)送控制單元101與耦合焊盤111之間配置并行/串行轉(zhuǎn)換單元、輸出緩沖器以及發(fā)送驅(qū)動(dòng)器，在接收路徑上可以在耦合焊盤111與接收單元113之間配置接收驅(qū)動(dòng)器、輸入緩沖器以及串行/并行轉(zhuǎn)換單元。在這種情況下，耦合焊盤111是共用的，因此可以另外將路徑控制單元提供到耦合焊盤的前端。片上半導(dǎo)體具有多個(gè)信號(hào)傳輸焊盤。在本實(shí)施例中，已經(jīng)描述了并行信號(hào)被串行化為一個(gè)要傳送的信號(hào)的實(shí)施例，或串行信號(hào)被接收且并行化為m個(gè)要輸出的并行信號(hào)的實(shí)施例。當(dāng)所使用的SERDES電路105的數(shù)目是η時(shí)，用于信號(hào)發(fā)送或接收的焊盤的數(shù)目、即耦合焊盤111的數(shù)目也變成η。S卩，不將所有的信號(hào)傳輸焊盤都實(shí)施為電感器，而是將多個(gè)焊盤整體實(shí)施為一個(gè)耦合焊盤111。因而，可以在芯片上所提供的有限面積中實(shí)現(xiàn)用于產(chǎn)生足夠電感的耦合焊盤111 (例如，通過(guò)利用足夠面積的焊盤)。整體實(shí)施的耦合焊盤111可以是電感器，并且由輸入/輸出緩沖器107分離的信號(hào)在信號(hào)發(fā)送中分別施加到電感器的兩個(gè)端子。在每個(gè)數(shù)據(jù)電平轉(zhuǎn)換時(shí)段產(chǎn)生耦合信號(hào)，以便將耦合信號(hào)傳送到接收級(jí)的耦合焊盤。如上所述，在本實(shí)施例中，不將到相應(yīng)信號(hào)傳輸線的所有焊盤都實(shí)施為諸如電感器的耦合焊盤，而是組合多個(gè)信號(hào)傳輸線然后將其與一個(gè)耦合焊盤連接。因此，可以在利用與圖1所示的系統(tǒng)所利用的相同或更小芯片面積的同時(shí)增加耦合焊盤的電感。另外，在一些實(shí)施例中可以很大地改善在焊盤111處的電感耦合，并且在一些情況下最大。當(dāng)傳送要發(fā)送的數(shù)據(jù)信號(hào)時(shí)耦合焊盤111產(chǎn)生耦合信號(hào)。如果在數(shù)據(jù)電平轉(zhuǎn)換的時(shí)段中產(chǎn)生短脈沖，則可以增大耦合信號(hào)的值。圖3是圖2所示的SERDES電路的示例性示圖。如圖3所示的，SERDES電路105包括并行/串行轉(zhuǎn)換單元200、脈沖發(fā)生單元300以及串行/并行轉(zhuǎn)換單元400，以便在數(shù)據(jù)電平轉(zhuǎn)換時(shí)段產(chǎn)生短脈沖。在信號(hào)發(fā)送路徑中，經(jīng)由路徑控制單元103輸入到SERDES電路105的信號(hào)INl至INm在并行/串行轉(zhuǎn)換單元200中轉(zhuǎn)換成一個(gè)串行信號(hào)SIN。串行信號(hào)SIN提供給脈沖發(fā)生單元300。脈沖發(fā)生單元300從串行信號(hào)SIN產(chǎn)生短脈沖，并將產(chǎn)生的短脈沖提供給輸入/輸出緩沖器107。通常，如果將比輸入信號(hào)的數(shù)據(jù)電平轉(zhuǎn)換時(shí)間更短的脈沖、例如接近沖激(impulse)的短脈沖提供給電感器，則即使當(dāng)電感器的電感小時(shí)，電感耦合也將比實(shí)際的數(shù)據(jù)傳送更大并容易發(fā)生。因而，在本實(shí)施例中，要發(fā)送的串行信號(hào)被轉(zhuǎn)換成短脈沖，并且轉(zhuǎn)換出的短脈沖施加到耦合焊盤111，由此改善耦合效率。圖4是圖3所示的脈沖發(fā)生單元300的示例性示圖。圖5是圖4所示的脈沖發(fā)生單元的配置示圖。如圖4所示的，脈沖發(fā)生單元300包括歸零(RZ)信號(hào)發(fā)生單元310和短脈沖發(fā)生單元320。RZ信號(hào)發(fā)生單元310接收電平固定的串行信號(hào)SIN(未歸零(NRZ)數(shù)據(jù))、響應(yīng)于時(shí)鐘信號(hào)CLK將接收的串行信號(hào)SIN編碼成電平返回到邏輯低狀態(tài)的信號(hào)(RZ數(shù)據(jù))、然后輸出譯碼的返回信號(hào)。短脈沖發(fā)生單元320將從RZ信號(hào)發(fā)生單元310輸出的返回信號(hào)轉(zhuǎn)換成短脈沖信號(hào)。圖5說(shuō)明RZ信號(hào)發(fā)生單元310和短脈沖發(fā)生單元320的示例性示圖。在本實(shí)施例中，RZ信號(hào)發(fā)生單元310可以被配置成包括D鎖存器311。短脈沖發(fā)生單元320可以被配置成包括固定延遲單元321、可變延遲單元323以及脈沖輸出單元325。經(jīng)由RZ信號(hào)發(fā)生單元310的D鎖存器311輸出的信號(hào)在固定延遲單元321中延遲預(yù)定的時(shí)間，并在可變延遲單元323中延遲根據(jù)要產(chǎn)生的脈沖寬度而定的時(shí)間。脈沖輸出單元325在固定延遲單元321的輸出信號(hào)和可變延遲單元323的輸出信號(hào)同時(shí)具有高電平時(shí)輸出邏輯高電平的信號(hào)。圖6是說(shuō)明圖3所示的脈沖發(fā)生單元的操作的時(shí)序圖。當(dāng)例如以01101的順序輸入串行信號(hào)SIN(NRZ數(shù)據(jù))時(shí)，RZ信號(hào)發(fā)生單元310產(chǎn)生O返回信號(hào)(RZ數(shù)據(jù))，即0010100010。固定延遲單元321產(chǎn)生延遲了預(yù)定時(shí)間的輸出信號(hào)(延遲數(shù)據(jù))，可變延遲單元323產(chǎn)生延遲了要產(chǎn)生的脈沖寬度的輸出信號(hào)(VCDL輸出)。因而，在脈沖輸出單元325、固定延遲單元321和可變延遲單元323的輸出信號(hào)同時(shí)具有高電平的時(shí)段中輸出短脈沖(AND輸出)。信號(hào)經(jīng)由輸入/輸出緩沖器107和驅(qū)動(dòng)器109輸入到耦合焊盤111，并通過(guò)與耦合焊盤111耦合的短脈沖以大電感產(chǎn)生電感耦合。S卩，當(dāng)從并行/串行轉(zhuǎn)換單元200連續(xù)輸出數(shù)據(jù)時(shí)，在耦合焊盤111中不產(chǎn)生電感耦合，因?yàn)樵谳敵鲞壿嫷碗娖綌?shù)據(jù)的時(shí)段中不存在AC元件。因此，僅在輸出數(shù)據(jù)具有邏輯高電平時(shí)產(chǎn)生短脈沖。如上所述，在本實(shí)施例中，將邏輯高電平的數(shù)據(jù)實(shí)施為短脈沖，使得可以通過(guò)減小電平轉(zhuǎn)換時(shí)段來(lái)改善高頻元件。因而，即使當(dāng)電感器具有較小的電感時(shí)，也可以很好地引起電感耦合。因此，即使未充分地確保構(gòu)成信號(hào)傳輸焊盤的電感器的尺寸，也可以有效地產(chǎn)生電感耦合。盡管以上已經(jīng)描述了某些實(shí)施例，但對(duì)于本領(lǐng)域的技術(shù)人員可以理解的是描述的實(shí)施例僅僅是示例性的。因此，不應(yīng)基于所描述的實(shí)施例來(lái)限定本文描述的裝置。更確切地說(shuō)，應(yīng)當(dāng)僅根據(jù)結(jié)合以上描述和附圖的所附權(quán)利要求來(lái)限定本文描述的裝置。
權(quán)利要求
1.一種用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置，包括: 發(fā)送控制單元，所述發(fā)送控制單元被耦合成從信號(hào)傳輸線接收發(fā)送數(shù)據(jù)； 接收控制單元，所述接收控制單元被耦合成將接收的數(shù)據(jù)提供給所述信號(hào)傳輸線；串行器/解串器電路，所述串行器/解串器電路與所述發(fā)送控制單元和所述接收控制單元耦合，所述串行器/解串器電路將從所述發(fā)送控制單元接收的并行數(shù)據(jù)串行化，以及將并行數(shù)據(jù)提供給所述接收控制單元； 輸入/輸出電路，所述輸入/輸出電路被配置成將串行化的并行數(shù)據(jù)分離并放大以將所述串行化的并行數(shù)據(jù)提供給耦合焊盤，以及被配置成將來(lái)自所述耦合焊盤的接收信號(hào)提供給所述串行器/解串器電路；以及 耦合焊盤，所述耦合焊盤被配置成產(chǎn)生與分離并放大的信號(hào)相對(duì)應(yīng)的無(wú)線信號(hào)，以及被配置成將與從外部器件接收的無(wú)線信號(hào)相對(duì)應(yīng)的信號(hào)提供給所述輸入/輸出電路。
2.如權(quán)利要求1所述的裝置，其中，所述輸入/輸出電路還包括單到差分緩沖器，所述單到差分緩沖器用于將單輸入信號(hào)產(chǎn)生為差分輸出信號(hào)。
3.如權(quán)利要求1所述的裝置，還包括耦合在所述發(fā)送控制單元、所述接收控制單元、以及所述串行器/解串器電路之間的路徑控制單元，所述路徑控制單元被配置成將來(lái)自所述發(fā)送控制單元的信號(hào)提供給所述串行器/解串器電路以及將來(lái)自所述串行器/解串器電路的信號(hào)提供給所述接收控制單元。
4.如權(quán)利要求1所述的裝置，其中，所述串行器/解串器電路包括: 并行/串行轉(zhuǎn)換單元，所述并行/串行轉(zhuǎn)換單元被配置成從輸出自所述發(fā)送控制單元的多個(gè)并行輸入信號(hào)產(chǎn)生串行信號(hào)； 脈沖發(fā)生單元，所述脈沖發(fā)生單元被配置成從所述串行信號(hào)產(chǎn)生短脈沖；以及串行/并行轉(zhuǎn)換單元，所述串行/并行轉(zhuǎn)換單元被配置成通過(guò)將從輸入/輸出緩沖器提供的串行信號(hào)分離而產(chǎn)生多個(gè)并行信號(hào)。
5.如權(quán)利要求4所述的裝置，其中，當(dāng)從所述并行/串行轉(zhuǎn)換單元輸出的串行信號(hào)的電平是邏輯高電平時(shí)，所述脈沖發(fā)生單元產(chǎn)生短脈沖。
6.如權(quán)利要求4所述的裝置，其中，所述脈沖發(fā)生單元包括: 歸零信號(hào)發(fā)生單元，所述歸零信號(hào)發(fā)生單元被配置成將串行信號(hào)編碼成歸零信號(hào)，并輸出編碼的歸零信號(hào)；以及 短脈沖發(fā)生單元，所述短脈沖發(fā)生單元被配置成將所述歸零信號(hào)發(fā)生單元的輸出信號(hào)轉(zhuǎn)換成短脈沖。
7.如權(quán)利要求6所述的裝置，其中，所述歸零信號(hào)發(fā)生單元被配置成包括D鎖存器。
8.如權(quán)利要求6所述的裝置，其中，所述短脈沖發(fā)生單元包括: 固定延遲單元，所述固定延遲單元被配置成將所述歸零信號(hào)發(fā)生單元的輸出信號(hào)延遲第一時(shí)間； 可變延遲單元，所述可變延遲單元被配置成將所述歸零信號(hào)發(fā)生單元的輸出信號(hào)延遲第二時(shí)間；以及 脈沖輸出單元，所述脈沖輸出單元被配置成從所述固定延遲單元的輸出信號(hào)和所述可變延遲單元的輸出信號(hào)產(chǎn)生所述短脈沖。
9.一種用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置，所述裝置包括:串行器/解串器電路，所述串行器/解串器電路被配置成將并行輸入信號(hào)輸出為串行信號(hào)，以及將串行輸入信號(hào)輸出為并行信號(hào)；以及 耦合焊盤，所述耦合焊盤被配置成根據(jù)從所述串行器/解串器電路輸出的串行信號(hào)而電感性地產(chǎn)生無(wú)線信號(hào)，以及提供通過(guò)與外部器件電感耦合而產(chǎn)生的信號(hào)作為所述串行器/解串器電路的串行輸入信號(hào)。
10.如權(quán)利要求9所述的裝置，其中，所述串行器/解串器電路包括: 并行/串行轉(zhuǎn)換單元，所述并行/串行轉(zhuǎn)換單元被配置成從所述并行輸入信號(hào)產(chǎn)生串行信號(hào)； 脈沖發(fā)生單元，所述脈沖發(fā)生單元被配置成從所述串行信號(hào)產(chǎn)生短脈沖；以及 串行/并行轉(zhuǎn)換單元，所述串行/并行轉(zhuǎn)換單元被配置成從串行信號(hào)產(chǎn)生并行信號(hào)。
11.如權(quán)利要求10所述的裝置，其中，當(dāng)從所述并行/串行轉(zhuǎn)換單元輸出的串行信號(hào)的電平是邏輯高電平時(shí)，所述脈沖發(fā)生單元產(chǎn)生短脈沖。
12.如權(quán)利要求9所述的裝置，還包括輸入/輸出電路，所述輸入/輸出電路被配置成將通過(guò)分離串行信號(hào)而獲得的分離信號(hào)提供給所述耦合焊盤，以及將從所述耦合焊盤提供的信號(hào)提供給所述串行器/解串器電路。
13.如權(quán)利要求12所述的裝置，其中，所述輸入/輸出電路還包括單到差分緩沖器，所述單到差分緩沖器用于將單輸入信號(hào)產(chǎn)生為差分輸出信號(hào)。
14.一種從半導(dǎo)體系統(tǒng)無(wú)線發(fā)送信號(hào)的方法，包括以下步驟: 將多個(gè)并行配置的信號(hào)串行化以形成串行信號(hào)；以及 將所述串行信號(hào)與電感焊盤耦合以無(wú)線發(fā)送所述串行信號(hào)。
15.如權(quán)利要求14所述的方法，還包括以下步驟: 縮短所述串行信號(hào)以形成脈沖信號(hào)，以及 其中，耦合所述串行信號(hào)的步驟包括將所述脈沖信號(hào)與所述電感焊盤耦合。
16.如權(quán)利要求15所述的方法，其中，縮短所述串行信號(hào)以形成脈沖信號(hào)的步驟包括以下步驟: 將第一固定時(shí)間延遲提供給所述串行信號(hào)以形成第一固定延遲信號(hào)； 將第二固定時(shí)間延遲提供給所述串行信號(hào)以形成第二固定延遲信號(hào)；以及 組合所述第一固定延遲信號(hào)和所述第二固定延遲信號(hào)以形成所述脈沖信號(hào)。
17.如權(quán)利要求14所述的方法，還包括將所述串行信號(hào)轉(zhuǎn)換成差分串行信號(hào)的步驟。
18.一種將無(wú)線信號(hào)接收到半導(dǎo)體系統(tǒng)中的方法，包括以下步驟: 在電感焊盤處接收無(wú)線信號(hào)以形成串行信號(hào)；以及 將所述串行信號(hào)轉(zhuǎn)換成多個(gè)并行信號(hào)。
19.如權(quán)利要求18所述的方法，其中，所述串行信號(hào)是差分串行信號(hào)，以及還包括將所述差分串行信號(hào)轉(zhuǎn)換成非差分串行信號(hào)的步驟。
全文摘要
本發(fā)明公開了一種用于半導(dǎo)體系統(tǒng)的無(wú)線信號(hào)發(fā)送/接收裝置。所述裝置包括串行器/解串器(SERDES)電路和耦合焊盤。所述SERDES電路在發(fā)送期間將并行輸入信號(hào)輸出為串行信號(hào)，以及在接收期間將串行輸入信號(hào)輸出為并行信號(hào)。所述耦合焊盤根據(jù)從所述SERDES電路輸出的串行信號(hào)來(lái)產(chǎn)生電感耦合無(wú)線信號(hào)，以及提供通過(guò)與外部器件電感耦合而產(chǎn)生的信號(hào)作為所述SERDES電路的串行輸入信號(hào)。
文檔編號(hào)H04L25/02GK103117963SQ201210281619
公開日2013年5月22日 申請(qǐng)日期2012年8月9日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者金良嬉, 吳益秀, 李準(zhǔn)鎬, 金鉉錫, 鄭富浩, 趙善起 申請(qǐng)人:愛思開海力士有限公司