專利名稱：一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)及其偽碼快速捕獲方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻通信和數(shù)字信號(hào)處理領(lǐng)域，尤其涉及一種應(yīng)用于大多普勒條件下的全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)及其偽碼快速捕獲方法。
背景技術(shù)：
直接序列擴(kuò)頻通信因?yàn)榫哂袕?qiáng)抗干擾能力、強(qiáng)抗截獲能力、保密性、便于實(shí)現(xiàn)多址通信等優(yōu)點(diǎn)，逐漸成為現(xiàn)代通信的主要技術(shù)。擴(kuò)頻通信的原理是用高速率的擴(kuò)頻序列在發(fā)射端擴(kuò)展信號(hào)的頻譜，而在接收端用相同的擴(kuò)頻碼序列進(jìn)行解擴(kuò)，把展開(kāi)的擴(kuò)頻信號(hào)還原成原來(lái)的信號(hào)。直接序列擴(kuò)頻方式是直接用偽噪聲序列對(duì)載波進(jìn)行調(diào)制，要傳送的數(shù)據(jù)信息需要經(jīng)過(guò)信道編碼后，與偽噪聲序列進(jìn)行模2和生成復(fù)合碼去調(diào)制載波。這里的偽噪聲序列稱為偽碼，最常用的有GOLD碼。偽碼的捕獲是實(shí)現(xiàn)擴(kuò)頻通信的前提，目前比較常見(jiàn)的偽碼捕獲方法有串行搜索方法和并行搜索方法。串行搜索方法也叫滑動(dòng)相關(guān)法，分別對(duì)偽碼相位和載波多普勒頻率進(jìn)行搜索，搜索次數(shù)多，捕獲時(shí)間長(zhǎng)。并行搜索方法分為偽碼相位并行搜索和載波頻率并行搜索，它將兩維搜索減少到一維搜索，降低搜索次數(shù)，從而減少了捕獲時(shí)間，但是對(duì)于偽碼周期長(zhǎng)、多普勒頻率大的情況，仍需要一定的時(shí)間進(jìn)行捕獲。對(duì)于低軌道衛(wèi)星(LEO)、火箭、 導(dǎo)彈等過(guò)境時(shí)間很短的情況，盡量地減少捕獲時(shí)間是非常有意義的。

發(fā)明內(nèi)容
本發(fā)明提供了一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)及其偽碼快速捕獲方法，能快速捕獲偽碼并實(shí)現(xiàn)解調(diào)，適用于低軌道衛(wèi)星(LEO)、火箭、導(dǎo)彈等具有大多普勒頻偏并且過(guò)境時(shí)間很短的情況。本發(fā)明首先揭示了一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其接收端包括依次相連的接收天線、射頻濾波器、低噪聲放大器、混頻器、中頻濾波器，以及與所述混頻器相連的頻率合成器，與中頻濾波器依次的還有自動(dòng)增益控制電路、AD模數(shù)轉(zhuǎn)換器和一個(gè)FPGA現(xiàn)場(chǎng)可編程門陣列模塊，所述的FPGA與所述的頻率合成器相連，所述的FPGA對(duì)輸入信號(hào)進(jìn)行處理， 捕獲偽碼和載波，并對(duì)輸入信號(hào)進(jìn)行解擴(kuò)，輸出解調(diào)數(shù)據(jù)。進(jìn)一步地，該FPGA模塊包括下混頻模塊、低通濾波器模塊、載波數(shù)控振蕩器模塊、 偽碼捕獲模塊、多普勒補(bǔ)償模塊、偽碼恢復(fù)環(huán)模塊、偽碼數(shù)控振蕩器模塊、偽碼生成模塊、解擴(kuò)模塊、載波FFT模塊和載波恢復(fù)環(huán)模塊；其中，所述FPGA的輸入信號(hào)和載波數(shù)控振蕩器模塊產(chǎn)生的本地載波信號(hào)分別送入下混頻模塊輸出混頻信號(hào)，混頻信號(hào)經(jīng)過(guò)低通濾波器模塊濾除二倍頻分量輸出基帶信號(hào)，所述偽碼捕獲模塊對(duì)基帶信號(hào)進(jìn)行處理，獲得偽碼相位信號(hào)，輸出到偽碼生成模塊的一個(gè)輸入端控制偽碼相位；所述低通濾波器模塊輸出的的基帶信號(hào)連接到所述偽碼恢復(fù)環(huán)模塊，偽碼恢復(fù)環(huán)模塊產(chǎn)生鑒相誤差信號(hào)輸出到所述偽碼數(shù)控振蕩器模塊控制數(shù)控振蕩器頻率，偽碼數(shù)控振蕩器模塊的輸出用作偽碼生成模塊的時(shí)鐘信號(hào)；所述低通濾波器模塊的輸出端和所述偽碼生成模塊的輸出端分別與所述解擴(kuò)模塊的兩個(gè)輸入端相連，所述解擴(kuò)模塊解擴(kuò)基帶信號(hào)輸出解調(diào)數(shù)據(jù)；解擴(kuò)后信號(hào)送入載波FFT模塊， 算出載波多普勒頻偏后送到多普勒補(bǔ)償模塊，產(chǎn)生兩個(gè)不同的補(bǔ)償頻率值分別輸出到載波數(shù)控振蕩器模塊和偽碼數(shù)控振蕩器模塊；所述解擴(kuò)模塊的輸出端同時(shí)與所述載波恢復(fù)環(huán)模塊的輸入端相連，載波恢復(fù)環(huán)模塊的輸出與載波數(shù)控振蕩器模塊相連。更進(jìn)一步地，所述偽碼捕獲模塊包括多普勒消除模塊、FFT模塊、點(diǎn)乘模塊、IFFT 模塊、絕對(duì)值模塊、最大值模塊和門限判決模塊，所述多普勒消除模塊使接收信號(hào)的多普勒頻率為0，再輸出到FFT模塊，F(xiàn)FT的輸出結(jié)果和已經(jīng)計(jì)算好的本地偽碼FFT結(jié)果分別連接到所述點(diǎn)乘模塊的兩個(gè)輸入端，點(diǎn)乘后輸出到IFFT模塊，所述絕對(duì)值模塊和最大值模塊對(duì) IFFT模塊的輸出結(jié)果取絕對(duì)值并比較后取最大值，所述門限判決模塊比較最大值是否超過(guò)門限，若最大值未超過(guò)門限，則繼續(xù)運(yùn)算直到有超過(guò)門限值出現(xiàn)；若最大值超過(guò)門限，則判定偽碼相位捕獲，同時(shí)通過(guò)最大值所在位置求出偽碼相位誤差。優(yōu)選地，所述的多普勒消除模塊用差分的方式實(shí)現(xiàn)，即接收信號(hào)與其自身的一個(gè)偽碼相位延時(shí)后的信號(hào)相乘。優(yōu)選地，當(dāng)所述偽碼捕獲模塊得到偽碼相位差估計(jì)值后，修正本地偽碼相位，輸出到所述的偽碼生成模塊，在所述的解擴(kuò)模塊中對(duì)基帶信號(hào)解擴(kuò)，解擴(kuò)后的信號(hào)經(jīng)過(guò)所述的載波FFT模塊后的得到載波多普勒頻率。優(yōu)選地，當(dāng)載波和偽碼捕獲后，載波恢復(fù)環(huán)和偽碼恢復(fù)環(huán)閉合實(shí)現(xiàn)環(huán)路鎖定。本發(fā)明還揭示了一種全數(shù)字直接序列擴(kuò)頻偽碼快速捕獲方法，在前述的直接序列擴(kuò)頻通信系統(tǒng)中快速捕獲偽碼相位，包括如下步驟(I)FPGA的輸入信號(hào)和載波數(shù)控振蕩器模塊產(chǎn)生的本地載波信號(hào)分別送入下混頻模塊輸出混頻信號(hào)，混頻信號(hào)經(jīng)過(guò)低通濾波器模塊濾除二倍頻分量輸出基帶信號(hào)，輸入到所述偽碼捕獲模塊；(2)所述偽碼捕獲模塊通過(guò)所述多普勒消除模塊使接收信號(hào)的多普勒頻率為0， 再輸出到FFT模塊，F(xiàn)FT的輸出結(jié)果和已經(jīng)計(jì)算好的本地偽碼FFT結(jié)果分別連接到所述點(diǎn)乘模塊的兩個(gè)輸入端，點(diǎn)乘模塊輸出端連接到IFFT模塊，所述絕對(duì)值模塊和最大值模塊對(duì) IFFT模塊的輸出結(jié)果取絕對(duì)值并比較后取最大值，所述門限判決模塊比較最大值是否超過(guò)門限，若最大值未超過(guò)門限，則繼續(xù)運(yùn)算直到有超過(guò)門限值出現(xiàn)；若最大值超過(guò)門限，則判定偽碼相位捕獲，同時(shí)通過(guò)最大值所在位置求出偽碼相位誤差；(3)根據(jù)該相位差，修正本地偽碼相位。當(dāng)所述偽碼捕獲模塊得到偽碼相位差估計(jì)值后，修正本地偽碼相位，輸出到所述的偽碼生成模塊，在所述的解擴(kuò)模塊中對(duì)基帶信號(hào)解擴(kuò)，解擴(kuò)后的信號(hào)經(jīng)過(guò)所述的載波FFT 模塊后的得到載波多普勒頻率。可見(jiàn)，本發(fā)明中，硬件上采用一次下混頻結(jié)構(gòu)，接收信號(hào)經(jīng)過(guò)放大濾波后混頻到中頻信號(hào)，經(jīng)過(guò)AGC放大后，通過(guò)ADC模數(shù)轉(zhuǎn)換芯片實(shí)現(xiàn)從模擬域到數(shù)字域的變換。數(shù)字信號(hào)處理用一塊xilinx的FPGA實(shí)現(xiàn)，ADC采樣信號(hào)首先與本地載波NCO信號(hào)混頻，經(jīng)過(guò)濾波后得到基帶信號(hào)，基帶信號(hào)采用差分相乘的方式消除殘余的載波多普勒頻率，從而無(wú)需在載波頻率域上進(jìn)行掃描就可以通過(guò)FFT算法一次獲得接收信號(hào)與本地偽碼相位偏差，當(dāng)?shù)玫絺未a相位偏差后，修正本地偽碼相位，與接收信號(hào)相關(guān)，再次利用FFT算法計(jì)算得到載波多普勒頻率，并將該頻率值補(bǔ)償?shù)捷d波NCO和偽碼NCO上，從而實(shí)現(xiàn)載波頻率捕獲和偽碼捕獲。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果1)本發(fā)明采用一次下變頻結(jié)構(gòu)，ADC對(duì)較高的中頻信號(hào)進(jìn)行欠采樣，從而簡(jiǎn)化了電路的設(shè)計(jì)，降低了電路的功耗和復(fù)雜度，實(shí)現(xiàn)小型化設(shè)計(jì)；2)本發(fā)明在FPGA中實(shí)現(xiàn)偽碼捕獲、載波和偽碼跟蹤以及數(shù)據(jù)解調(diào)，碼速率、數(shù)據(jù)速率可由FPGA參數(shù)設(shè)置，并且接收本振信號(hào)頻率也由FPGA配置，可以靈活地適應(yīng)不同載波頻率、不同碼速率或不同數(shù)據(jù)速率的任務(wù)。3)本發(fā)明采用差分和FFT結(jié)合的方法，先利用差分去除載波多普勒，再利用FFT偽碼相位并行搜索的方法確定接收信號(hào)與本地偽碼相位偏差，在得到偽碼相位差后，修正本地偽碼相位，并與未進(jìn)行差分處理的接收信號(hào)進(jìn)行相關(guān)運(yùn)算，對(duì)相關(guān)運(yùn)算結(jié)果不做積分處理，而是做FFT運(yùn)算，從而得到載波多普勒頻率。本發(fā)明通過(guò)兩次FFT運(yùn)算分別實(shí)現(xiàn)偽碼相位和載波頻率的并行搜索，從而大大降低了捕獲時(shí)間。


圖1是本發(fā)明全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)的結(jié)構(gòu)示意框圖；圖2是本發(fā)明中FPGA內(nèi)部模塊示意框圖；圖3是本發(fā)明中偽碼捕獲模塊結(jié)構(gòu)示意框圖；圖4是偽碼捕獲信號(hào)流示意圖；圖5是偽碼相位捕獲后載波頻率捕獲示意圖；圖6是多普勒消除模塊產(chǎn)生的信噪比損失示意圖。
具體實(shí)施例方式下面結(jié)合實(shí)施例和附圖來(lái)詳細(xì)說(shuō)明本發(fā)明，但本發(fā)明并不僅限于此。如圖1所示，一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，硬件上包括射頻濾波器、低噪聲放大器、頻率合成器、混頻器、中頻濾波器、AGC(自動(dòng)增益控制電路)、AD模數(shù)轉(zhuǎn)換器以及 FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)。其中，射頻濾波器與低噪聲放大器相連，低噪聲放大器的輸出和頻率合成器的輸出與混頻器的兩個(gè)輸入相連，混頻器、 中頻濾波器、AGC、AD模數(shù)轉(zhuǎn)換器以及FPGA依次相連。其中模擬電路包括射頻濾波器、低噪聲放大器、頻率合成器、混頻器、中頻濾波器和AGC，目的是將天線接收到的微弱射頻信號(hào)進(jìn)行濾波、放大、下變頻，并將下變頻后的中頻信號(hào)進(jìn)行自動(dòng)增益控制使輸出功率為常量，以實(shí)現(xiàn)大的動(dòng)態(tài)范圍。頻率合成器的頻率在系統(tǒng)初始化時(shí)由FPGA配置。AGC輸出的模擬信號(hào)經(jīng)過(guò)AD模數(shù)轉(zhuǎn)換器變換到數(shù)字信號(hào)送給FPGA，數(shù)字信號(hào)采樣頻率fs = 40MHz，如果要求模擬的中頻信號(hào)頻率fIF滿足奈奎斯特采樣定理而要求小于 fs/2，那么中頻頻率太低采用一次下變頻結(jié)構(gòu)無(wú)法濾除鏡像頻率。所以為了適應(yīng)一次下變頻結(jié)構(gòu)，采用了欠采樣定理，中頻頻率fs = NfIF+f。，其中N為整數(shù)，只要滿足f。< fs/2即可將信號(hào)不失真采樣。對(duì)數(shù)字信號(hào)的處理，包括偽碼捕獲和跟蹤，載波跟蹤，數(shù)據(jù)解調(diào)等，均在FPGA內(nèi)部完成。如圖2所示，F(xiàn)PGA內(nèi)部包括下混頻模塊、低通濾波器模塊、載波數(shù)控振蕩器(載波 NC0)模塊、偽碼捕獲模塊、多普勒補(bǔ)償模塊、偽碼恢復(fù)環(huán)模塊、偽碼數(shù)控振蕩器(偽碼NC0)模塊、偽碼生成模塊、解擴(kuò)模塊、載波FFT模塊和載波恢復(fù)環(huán)模塊。FPGA的輸入信號(hào)和載波 NCO模塊產(chǎn)生的本地載波信號(hào)混頻并經(jīng)過(guò)低通濾波器模塊濾除二倍頻分量輸出基帶信號(hào)， 偽碼捕獲模塊對(duì)基帶信號(hào)進(jìn)行處理后，獲得偽碼相位信號(hào)，用該相位的偽碼信號(hào)與接收信號(hào)相關(guān)解擴(kuò)，并做FFT運(yùn)算得到載波多普勒頻率，從而實(shí)現(xiàn)載波和偽碼的捕獲；當(dāng)載波和偽碼捕獲后，載波恢復(fù)環(huán)和偽碼恢復(fù)環(huán)閉合實(shí)現(xiàn)環(huán)路鎖定。偽碼捕獲模塊包括多普勒消除模塊、FFT模塊、點(diǎn)乘模塊、IFFT模塊、絕對(duì)值模塊、 最大值模塊和門限判決模塊。它們的連接關(guān)系如圖3所示。圖4畫出了偽碼捕獲的信號(hào)鏈路，虛線的框圖內(nèi)是多普勒消除模塊的原理，延時(shí) TD可以是整數(shù)個(gè)偽碼碼片長(zhǎng)度，可取一個(gè)碼片時(shí)間TC。首先接收到的信號(hào)的數(shù)學(xué)表達(dá)式為 rk = 4lPd(tk - r)c[(l + η)( , - r)]cos(m1Ftk -mdtk-0k) + nk( 1 )其中P為信號(hào)功率，tk為采樣時(shí)刻，d()表示調(diào)制信息數(shù)據(jù)，c()表示偽碼數(shù)據(jù)，η 表示偽碼的多普勒頻偏，ωιρ表示中頻頻率，^^表示載波多普勒頻率，ek為載波相位，nk 表示高斯白噪聲，其中偽碼多普勒頻偏與載波多普勒頻偏滿足關(guān)系n = cod/23ifK，fK為射頻接收信號(hào)載波頻率。經(jīng)過(guò)下混頻器模塊和低通濾波器模塊后，得到rck = ^iPdkCk(T) cos(A /, - 0k) + vck(2)rsk = 4Pdkck(T)^m(hodtk-0k) + vsk( 3 )其中dk是d(tk)的縮寫，Ck(T)是C(tk-x)的縮寫，經(jīng)過(guò)多普勒取消模塊后，得到Ak = PVcos ( Δ ω dtk- θ k) cos [ Δ ω d (tk-TD) - θ k) ] +nAk (4)Bk = PVsin ( Δ ω dtk- θ k) cos [ Δ ω d (tk-TD) - θ k) ] +nBk (5)Ck = PVcos ( Δ ω dtk- θ k) sin [ Δ ω d (tk-TD) - θ k) ] +nck (6)Dk = PVsin ( Δ ω dtk- θ k) sin [ Δ ω d (tk-TD) - θ k) ] +nDk (7)其中V = dkdk(TD) ck( τ )ck( τ +TD)。dk、dk(TD)的采樣時(shí)間差為 TD，一般遠(yuǎn)遠(yuǎn)小于信息數(shù)據(jù)周期，所以dkdk(TD)近似一直等于1。而根據(jù)m序列的移位相加定理m序列與其自身的延時(shí)序列相乘得到的序列仍然是其自身的另一延時(shí)序列，即ca^cak-dj。)= c(tk-d2T。)，其中屯，d2 e [1，L-l]，L是m序列長(zhǎng)度。經(jīng)仿真GOLD序列也符合該特性。所以V = ck( τ +Td)仍是接收偽碼序列，只是增加了一個(gè)固定延時(shí)。將多普勒消除后的信號(hào)各取兩路相加和相減，得到I、Q兩路信號(hào)分別為Ik = Ak+Dk = PVcos ( Δ ω dTD) +Nlk (8)Qk = Ck-Bk = PVsin(Δ ωdTD) +Ngk (9)上式中Δ codTD為常數(shù)，式中可以看出新的兩路I、Q信號(hào)沒(méi)有多普勒頻率存在，這樣采用通常的FFT偽碼相位并行捕獲方法就可以獲得偽碼相位差，如圖4所示。當(dāng)IFFT模塊計(jì)算得到偽碼相位差估計(jì)值后，修正本地偽碼相位，并用來(lái)與接收信號(hào)相關(guān)解擴(kuò)，得到解調(diào)數(shù)據(jù)。解擴(kuò)后的I、Q兩路信號(hào)只包含載波多普勒頻率一個(gè)未知量，只要一次FFT運(yùn)算即可得到，即經(jīng)過(guò)載波FFT計(jì)算，得到多普勒頻率。通過(guò)兩次FFT運(yùn)算和一次IFFT運(yùn)算，在偽碼相位和載波多普勒頻率兩個(gè)搜索空間都實(shí)現(xiàn)并行搜索，相對(duì)于偽碼相位并行搜索或者載波多普勒頻率并行搜索，偽碼捕獲速度提高了 2 3個(gè)數(shù)量級(jí)，相對(duì)于傳統(tǒng)的兩個(gè)搜索空間都串行的搜索的方式，偽碼捕獲速度更是提高了 4 5個(gè)數(shù)量級(jí)。以上的敘述過(guò)程中，對(duì)噪聲都沒(méi)有考慮，下面單獨(dú)對(duì)噪聲的影響進(jìn)行分析。式(1)中的噪聲表達(dá)式為nk = y[2{nck cos(coIFtk -codtk、+ nsk sm(aIptk -mdtk)}( 10 )其中n。k、nsk是相互獨(dú)立的零均值，方差為o2/^的高斯白噪聲。經(jīng)過(guò)下混頻和濾波后得到式O)、式(3)中噪聲表達(dá)式為vck = nckcos Δ ω dtk_nsksin Δ ω dtk (11)vsk = ncksin Δ ω dtk+nskcos Δ ω dtk (12)因?yàn)閚。k、nsk相對(duì)Acod來(lái)說(shuō)是寬帶噪聲，對(duì)Δ ω d不敏感，所以為方便起見(jiàn)，可以在Δ cod = 0的情況下進(jìn)行分析，從而v。k = n。k，Vsk = nsk。另外ck、dk的取值為隨機(jī)分布的 +1/_1，不會(huì)對(duì)噪聲的分布特性產(chǎn)生影響，所以也不需要考慮。因此可以推導(dǎo)出式G 7)
中的噪聲為
權(quán)利要求
1.一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其接收端包括依次相連的接收天線、射頻濾波器、低噪聲放大器、混頻器、中頻濾波器，以及與所述混頻器相連的頻率合成器，其特征在于所述的接收端還包括依次相連的自動(dòng)增益控制電路、AD模數(shù)轉(zhuǎn)換器和一個(gè)FPGA現(xiàn)場(chǎng)可編程門陣列模塊，所述的自動(dòng)增益控制電路的輸入端與所述中頻濾波器的輸出端相連，所述的FPGA與所述的頻率合成器相連，所述的FPGA對(duì)輸入信號(hào)進(jìn)行處理，捕獲偽碼和載波， 并對(duì)輸入信號(hào)進(jìn)行解擴(kuò)，輸出解調(diào)數(shù)據(jù)。
2.如權(quán)利要求1所述的一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其特征在于所述的FPGA 模塊包括下混頻模塊、低通濾波器模塊、載波數(shù)控振蕩器模塊、偽碼捕獲模塊、多普勒補(bǔ)償模塊、偽碼恢復(fù)環(huán)模塊、偽碼數(shù)控振蕩器模塊、偽碼生成模塊、解擴(kuò)模塊、載波FFT模塊和載波恢復(fù)環(huán)模塊；其中，所述FPGA的輸入信號(hào)和載波數(shù)控振蕩器模塊產(chǎn)生的本地載波信號(hào)分別送入下混頻模塊輸出混頻信號(hào)，混頻信號(hào)經(jīng)過(guò)低通濾波器模塊濾除二倍頻分量輸出基帶信號(hào)，所述偽碼捕獲模塊對(duì)基帶信號(hào)進(jìn)行處理，獲得偽碼相位信號(hào)，輸出到偽碼生成模塊的一個(gè)輸入端控制偽碼相位；所述低通濾波器模塊輸出的的基帶信號(hào)連接到所述偽碼恢復(fù)環(huán)模塊，偽碼恢復(fù)環(huán)模塊產(chǎn)生鑒相誤差信號(hào)輸出到所述偽碼數(shù)控振蕩器模塊控制數(shù)控振蕩器頻率，偽碼數(shù)控振蕩器模塊的輸出用作偽碼生成模塊的時(shí)鐘信號(hào)；所述低通濾波器模塊的輸出端和所述偽碼生成模塊的輸出端分別與所述解擴(kuò)模塊的兩個(gè)輸入端相連，所述解擴(kuò)模塊解擴(kuò)基帶信號(hào)輸出解調(diào)數(shù)據(jù)；解擴(kuò)后信號(hào)送入載波FFT模塊，算出載波多普勒頻偏后送到多普勒補(bǔ)償模塊，產(chǎn)生兩個(gè)不同的補(bǔ)償頻率值分別輸出到載波數(shù)控振蕩器模塊和偽碼數(shù)控振蕩器模塊；所述解擴(kuò)模塊的輸出端同時(shí)與所述載波恢復(fù)環(huán)模塊的輸入端相連，載波恢復(fù)環(huán)模塊的輸出與載波數(shù)控振蕩器模塊相連。
3.如權(quán)利要求2所述的一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其特征在于所述偽碼捕獲模塊包括多普勒消除模塊、FFT模塊、點(diǎn)乘模塊、IFFT模塊、絕對(duì)值模塊、最大值模塊和門限判決模塊，所述多普勒消除模塊使接收信號(hào)的多普勒頻率為0，再輸出到FFT模塊，F(xiàn)FT的輸出結(jié)果和已經(jīng)計(jì)算好的本地偽碼FFT結(jié)果分別連接到所述點(diǎn)乘模塊的兩個(gè)輸入端，點(diǎn)乘后輸出到IFFT模塊，所述絕對(duì)值模塊和最大值模塊對(duì)IFFT模塊的輸出結(jié)果取絕對(duì)值并比較后取最大值，所述門限判決模塊比較最大值是否超過(guò)門限，若最大值未超過(guò)門限，則繼續(xù)運(yùn)算直到有超過(guò)門限值出現(xiàn)；若最大值超過(guò)門限，則判定偽碼相位捕獲，同時(shí)通過(guò)最大值所在位置求出偽碼相位誤差。
4.如權(quán)利要求3所述的一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其特征在于所述的多普勒消除模塊用差分的方式實(shí)現(xiàn)，即接收信號(hào)與其自身的一個(gè)偽碼相位延時(shí)后的信號(hào)相乘。
5.如權(quán)利要求3所述的一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其特征在于當(dāng)所述偽碼捕獲模塊得到偽碼相位差估計(jì)值后，修正本地偽碼相位，輸出到所述的偽碼生成模塊，在所述的解擴(kuò)模塊中對(duì)基帶信號(hào)解擴(kuò)，解擴(kuò)后的信號(hào)經(jīng)過(guò)所述的載波FFT模塊后的得到載波多普勒頻率。
6.如權(quán)利要求5所述的一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)，其特征在于當(dāng)載波和偽碼捕獲后，載波恢復(fù)環(huán)和偽碼恢復(fù)環(huán)閉合實(shí)現(xiàn)環(huán)路鎖定。
7.—種全數(shù)字直接序列擴(kuò)頻偽碼快速捕獲方法，在如權(quán)利要求3所述的一種直接序列擴(kuò)頻通信系統(tǒng)中快速捕獲偽碼相位差，其特征在于，包括如下步驟(1)所述FPGA的輸入信號(hào)和載波數(shù)控振蕩器模塊產(chǎn)生的本地載波信號(hào)分別送入下混頻模塊輸出混頻信號(hào)，混頻信號(hào)經(jīng)過(guò)低通濾波器模塊濾除二倍頻分量輸出基帶信號(hào)，輸入到所述偽碼捕獲模塊；(2)所述偽碼捕獲模塊通過(guò)所述多普勒消除模塊使接收信號(hào)的多普勒頻率為0，再輸出到FFT模塊，F(xiàn)FT的輸出結(jié)果和已經(jīng)計(jì)算好的本地偽碼FFT結(jié)果分別連接到所述點(diǎn)乘模塊的兩個(gè)輸入端，點(diǎn)乘模塊輸出端連接到IFFT模塊，所述絕對(duì)值模塊和最大值模塊對(duì)IFFT模塊的輸出結(jié)果取絕對(duì)值并比較后取最大值，所述門限判決模塊比較最大值是否超過(guò)門限， 若最大值未超過(guò)門限，則繼續(xù)運(yùn)算直到有超過(guò)門限值出現(xiàn)；若最大值超過(guò)門限，則判定偽碼相位捕獲，同時(shí)通過(guò)最大值所在位置求出偽碼相位誤差；(3)根據(jù)步驟(2)得到的偽碼相位差，修正本地偽碼相位。
8.如權(quán)利要求7所述的一種全數(shù)字直接序列擴(kuò)頻偽碼快速捕獲方法，其特征在于所述的多普勒消除模塊用差分的方式實(shí)現(xiàn)，即接收信號(hào)與其自身的一個(gè)偽碼相位延時(shí)后的信號(hào)相乘。
9.如權(quán)利要求7所述的一種全數(shù)字直接序列擴(kuò)頻偽碼快速捕獲方法，其特征在于所述步驟(3)當(dāng)所述偽碼捕獲模塊得到偽碼相位差估計(jì)值后，修正本地偽碼相位，輸出到所述的偽碼生成模塊，在所述的解擴(kuò)模塊中對(duì)基帶信號(hào)解擴(kuò)，解擴(kuò)后的信號(hào)經(jīng)過(guò)所述的載波 FFT模塊后的得到載波多普勒頻率。
全文摘要
本發(fā)明揭示了一種全數(shù)字直接序列擴(kuò)頻通信系統(tǒng)及其偽碼快速捕獲方法，數(shù)字信號(hào)處理用一塊FPGA實(shí)現(xiàn)，所述FPGA包含偽碼捕獲模塊，ADC采樣信號(hào)首先與本地載波NCO信號(hào)混頻，經(jīng)過(guò)濾波后得到基帶信號(hào)，基帶信號(hào)采用差分相乘的方式消除殘余的載波多普勒頻率，從而無(wú)需在載波頻率域上進(jìn)行掃描就可以通過(guò)FFT算法一次獲得接收信號(hào)與本地偽碼相位偏差，當(dāng)?shù)玫絺未a相位偏差后，修正本地偽碼相位，與接收信號(hào)相關(guān)解擴(kuò)，再次利用FFT算法計(jì)算得到載波多普勒頻率，并將該頻率值補(bǔ)償?shù)捷d波NCO和偽碼NCO上，從而實(shí)現(xiàn)載波頻率捕獲和偽碼捕獲。
文檔編號(hào)H04B1/7075GK102571137SQ201210032239
公開(kāi)日2012年7月11日 申請(qǐng)日期2012年2月14日 優(yōu)先權(quán)日2012年2月14日
發(fā)明者張朝杰, 楊偉君, 金仲和, 金小軍 申請(qǐng)人:浙江大學(xué)