專利名稱：一種基于emif總線的數(shù)字視頻編解碼電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)字視頻編解碼領(lǐng)域，尤其是一種基于EMIF總線的數(shù)字視頻編解碼電路。
背景技術(shù)：
目前，在監(jiān)控行業(yè)中的視頻識別和分析設(shè)備中，因為面對目前處理芯片的處理能力以及接口局限的問題通常做法都是采用雙系統(tǒng)，識別和圖像處理分開進行，存在雙系統(tǒng)間的匹配問題，同時成本很高。

實用新型內(nèi)容本實用新型所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在的問題，提供一種基于 EMIF總線的數(shù)字視頻編解碼電路，利用處理器的EMIF接口的帶寬優(yōu)勢及視頻編碼和解碼芯片，讓數(shù)字視頻信號在EMIF總線接口上傳送和接收。同時通過信號總線收發(fā)器芯片對 EMIF總線上傳輸?shù)男盘栠M行控制，通過片選信號對接入EMIF總線的芯片進行選通控制。完全避免各信號間的干擾。為達到上述目的，本實用新型采用的技術(shù)方案是一種基于EMIF總線的數(shù)字視頻編解碼電路，包括網(wǎng)絡(luò)端口、處理器、FLASH、第一信號總線收發(fā)器、視頻編碼器、第二信號總線收發(fā)器、視頻解碼器，處理器第一端口通過 EMIF總線分別與FLASH第一端口、第一信號總線收發(fā)器第一端口、第二信號總線收發(fā)器第一端口連接；處理器第十一端口、處理器第十二端口、處理器第十三端口分別與FLASH第二端口、視頻編碼器第一端口、視頻解碼器第一端口分別連接；處理器第二十一端口、處理器第二十二端口分別與第一信號總線收發(fā)器第二端口、第二信號總線收發(fā)器第二端口連接； 處理器第三十一端口、處理器第三十二端口分別與視頻編碼器第二端口、視頻解碼器第二端口連接；處理器第四i^一端口與FLASH第三端口連接；處理器第五i^一端口與網(wǎng)絡(luò)端口連接，視頻編碼器第三端口、視頻解碼器第三端口分別與第一信號總線收發(fā)器第三端口、第二信號總線收發(fā)器第三端口。所述第一信號總線收發(fā)器、第二信號總線收發(fā)器是SN74AVC系列芯片。從上述本實用新型的結(jié)構(gòu)特征可以看出，其優(yōu)點是充分利用處理器的EMIF接口的帶寬優(yōu)勢，在系統(tǒng)將EMIF接口應(yīng)用于FLASH接口的情況下，利用專門的視頻編碼和解碼芯片，讓數(shù)字視頻信號在EMIF接口上傳送和接收。 同時通過信號總線接收器對EMIF總線上傳輸?shù)男盘柗较蜻M行控制，通過片選信號對接入 EMIF總線的芯片進行選通控制。完全避免各信號間的干擾。

本實用新型將通過例子并參照附圖的方式說明，其中圖1是本實用新型電路原理圖。
具體實施方式
為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。本實用新型采用EMIF總線技術(shù)，將FLASH，視頻編碼芯片，視頻解碼芯片同時接入到EMIF總線，F(xiàn)LASH保持直接連接，視頻編碼芯片和視頻解碼芯片分別通過第一信號總線控制器、第二信號總線控制器對數(shù)據(jù)傳輸方向的進行控制。本實用新型電路通過3個片選信號，2個控制信號，1個讀寫控制信號，可以保證 EMIF總線上可以按照系統(tǒng)設(shè)置在需要的時候選通FLASH、視頻編碼器、視頻解碼器3個芯片中的任何芯片進行設(shè)定的操作。具體選通情況見下表片選信號，1表示使能，0表示不使能；控制信號，1表示按照設(shè)定方向?qū)ǎ?表示信號斷開；讀寫控制信號，1表示讀，0表示寫。具體入表一所示表一
權(quán)利要求1.一種基于EMIF總線的數(shù)字視頻編解碼電路，其特征在于包括網(wǎng)絡(luò)端口、處理器、FLASH、第一信號總線收發(fā)器、視頻編碼器、第二信號總線收發(fā)器、視頻解碼器，處理器第一端口通過EMIF總線分別與FLASH第一端口、第一信號總線收發(fā)器第一端口、第二信號總線收發(fā)器第一端口連接；處理器第十一端口、處理器第十二端口、處理器第十三端口分別與FLASH第二端口、視頻編碼器第一端口、視頻解碼器第一端口分別連接；處理器第二十一端口、處理器第二十二端口分別與第一信號總線收發(fā)器第二端口、第二信號總線收發(fā)器第二端口連接；處理器第三十一端口、處理器第三十二端口分別與視頻編碼器第二端口、視頻解碼器第二端口連接；處理器第四十一端口與FLASH第三端口連接；處理器第五十一端口與網(wǎng)絡(luò)端口連接，視頻編碼器第三端口、視頻解碼器第三端口分別與第一信號總線收發(fā)器第三端口、第二信號總線收發(fā)器第三端口。
2.根據(jù)權(quán)利要求1所述的一種基于EMIF總線的數(shù)字視頻編解碼電路，其特征在于所述第一信號總線收發(fā)器、第二信號總線收發(fā)器是SN74AVC系列芯片。
專利摘要本實用新型涉及數(shù)字視頻編解碼領(lǐng)域，尤其是一種基于EMIF總線的數(shù)字視頻編解碼電路。本實用新型針對現(xiàn)有技術(shù)中的問題，提供一種基于EMIF總線的數(shù)字視頻編解碼電路，利用處理器的EMIF接口的帶寬優(yōu)勢及視頻編碼和解碼芯片，讓數(shù)字視頻信號在EMIF總線接口上傳送和接收。同時通過信號總線收發(fā)器芯片對EMIF總線上傳輸?shù)男盘栠M行控制，通過片選信號對接入EMIF總線的芯片進行選通控制。完全避免各信號間的干擾。本實用新型通過各個電路連接完成本設(shè)計。本實用新型主要應(yīng)用于數(shù)字視頻編解碼領(lǐng)域。
文檔編號H04N7/26GK202334784SQ20112047674
公開日2012年7月11日 申請日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者張徐輝, 范高生 申請人:四川九洲電器集團有限責(zé)任公司