專利名稱：一種無線電寬帶多通道信號處理板的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及無線電與數(shù)字信號處理領(lǐng)域，具體涉及一種應(yīng)用于無線電空間信號監(jiān)測、頻譜管理、雷達(dá)信息、通信基站以及其它信號處理的無線電寬帶多通道信號處理板。
背景技術(shù)：
無線電空間信號監(jiān)測中由于空間信號的帶寬在1.5 3000Mhz (或更寬)范圍內(nèi)， 因此需要將RF射頻信號下變頻到中頻后處理?？紤]到動態(tài)范圍和中頻帶寬較寬(如在 IOMhz以上)，一般模數(shù)轉(zhuǎn)換器-ADC的速率要求大于40Msps，采樣位數(shù)在12bit以上。這樣采樣后的數(shù)據(jù)量很大，通用計算機(jī)已不能實時處理，需要對采樣數(shù)據(jù)進(jìn)行數(shù)字下變頻以降低數(shù)據(jù)流，并提取一個或多個基帶信號。目前板卡的主要問題包括1、只能實時處理1個通道的信號，當(dāng)中頻帶內(nèi)存在多個信號時，需要分時處理，不能同時處理多個信號。2、多數(shù)高速采集卡都是配制大容量同步動態(tài)隨機(jī)存儲器-SDRAM來存儲ADC后的數(shù)據(jù)流，再通過PCI (外部設(shè)備互聯(lián)標(biāo)準(zhǔn))總線交由計算機(jī)CPU進(jìn)行處理。由于ADC采樣后的數(shù)據(jù)流速度大于PCI總線頻率，不能對數(shù)據(jù)連續(xù)處理；如采集卡配置大容量內(nèi)存，會過多占用CPU資源。3、接口不靈活，控制復(fù)雜。
實用新型內(nèi)容為了解決上述問題，本實用新型的目的在于提供一種處理速度更快的無線電寬帶多通道信號處理板。為了實現(xiàn)上述目的，本實用新型所采用的技術(shù)方案如下一種無線電寬帶多通道信號處理板，包括高速模擬轉(zhuǎn)換器，以及與所述高速模擬轉(zhuǎn)換器的模擬輸入端連接的SMA射頻接頭；該無線電寬帶多通道信號處理板還包括大規(guī)模可編程邏輯器件，在所述大規(guī)?？删幊踢壿嬈骷袠?gòu)造有多路數(shù)字下變頻通道，所述大規(guī)?？删幊踢壿嬈骷亩嗦窋?shù)字下變頻器地址和數(shù)據(jù)總線分別與所述高速模擬轉(zhuǎn)換器的數(shù)字輸出端連接；高速FIFO緩存器，所述高速FIFO緩存器的地址口和數(shù)據(jù)口分別與所述大規(guī)?？删幊踢壿嬈骷牡刂房诤蛿?shù)據(jù)口連接；高速浮點(diǎn)數(shù)字信號處理器，所述高速浮點(diǎn)數(shù)字信號處理器的數(shù)據(jù)輸入端與所述大規(guī)?？删幊踢壿嬈骷臄?shù)字輸出端、以及所述高速FIFO緩存器的數(shù)據(jù)輸出端連接；高速同步動態(tài)隨機(jī)存儲器，所述高速同步動態(tài)隨機(jī)存儲器的地址口和數(shù)據(jù)口分別與所述高速浮點(diǎn)數(shù)字信號處理器的地址口和數(shù)據(jù)口連接；以及PCI總線接口，連接所述大規(guī)?？删幊踢壿嬈骷c外接計算機(jī)進(jìn)出總線通信。FIFO 先進(jìn)先出，PCI-外部設(shè)備互聯(lián)標(biāo)準(zhǔn)。SMA是Sub-Miniature-A的簡稱。[0015]所述無線電寬帶多通道信號處理板，在所述高速浮點(diǎn)數(shù)字信號處理器上還連接有外圍擴(kuò)展接口，所述外圍擴(kuò)展接口包括高速同步串行接口、以及兩線式串行總線接口。所述無線電寬帶多通道信號處理板，所述高速模擬轉(zhuǎn)換器為14位分辨率和 lOOMSps采樣率的高速模擬轉(zhuǎn)換器。其中MSps即是每秒模數(shù)轉(zhuǎn)換器采點(diǎn)數(shù)。所述無線電寬帶多通道信號處理板，所述PCI總線接口為PCI 2. 0總線接口。所述無線電寬帶多通道信號處理板，在所述高速浮點(diǎn)數(shù)字信號處理器的多通道緩沖串行口(MCBSP)上還連接有一高速同步串行接口(SPI)。通過MCBSP接口可以延伸作為SPI總線使用，可以方便控制SPI接口的外部設(shè)備。本實用新型首先采用大規(guī)?？删幊踢壿嬁刂破骷﨔PGA構(gòu)造了多路數(shù)字下變頻通道，將寬帶信號劃分為多個窄帶信號同時處理，保證中頻信號輸入和基帶信號輸出可以連續(xù)數(shù)據(jù)流方式實現(xiàn)。其次通過高速緩存FIFO和SDRAM來實時存儲數(shù)據(jù)，同時將運(yùn)算移植高速DSP芯片進(jìn)行，不過多占用計算機(jī)的CPU資源，保證系統(tǒng)處理性能大幅提高。最后通過 DSP和FPGA擴(kuò)展了多個接口。因此，本實用新型不僅處理速度得到了很大的提高，而且處理能力更強(qiáng)、存儲容量更大、接口更加靈活、具有可擴(kuò)展性。

此處所說明的附圖用來提供對本實用新型的進(jìn)一步理解，構(gòu)成本申請的一部分， 并不構(gòu)成對本實用新型的不當(dāng)限定，在附圖中圖1為本實用新型原理結(jié)構(gòu)框圖；圖2為本實用新型的FPGA構(gòu)造多通道DDC原理框圖。圖中1、SMA射頻接頭2、高速ADC3、大規(guī)模邏輯可編程器件FPGA4、高速FIFO緩存器5、高速SDRAM6、外圍擴(kuò)展接口7、高速浮點(diǎn)DSP8、PCI總線接口
具體實施方式
下面將結(jié)合具體實施例來詳細(xì)說明本實用新型，在此本實用新型的示意性實施例以及說明用來解釋本實用新型，但并不作為對本實用新型的限定。如圖1所示，本實施例公開了一種無線電寬帶多通道信號處理板，包括SMA射頻接頭1、高速ADC 2、大規(guī)模邏輯可編程器件FPGA 3、高速FIFO緩存器4、高速SDRAM 5、外圍擴(kuò)展接口 6、高速浮點(diǎn)DSP 7、PCI總線接口 8，SMA射頻接頭1與高速ADC 2的模擬輸入端連接，大規(guī)?？删幊踢壿嬈骷﨔PGA 3的多路數(shù)字下變頻器地址和數(shù)據(jù)總線分別與高速ADC 2的數(shù)字輸出端連接，高速FIFO緩存器4的地址口和數(shù)據(jù)口分別與所大規(guī)?？删幊踢壿嬈骷﨔PGA 3的地址口和數(shù)據(jù)口連接，高速浮點(diǎn)DSP 7的數(shù)據(jù)輸入端與大規(guī)模可編程邏輯器件FPGA 3的數(shù)字輸出端、以及高速FIFO緩存器4的數(shù)據(jù)輸出端連接，高速SDRAM 5的地址口和數(shù)據(jù)口分別與高速浮點(diǎn)DSP 7的地址口和數(shù)據(jù)口連接，外圍擴(kuò)展接口 6連接在高速浮點(diǎn)DSP 7上，外圍擴(kuò)展接口 6包括高速同步串行接口 -MCBSP接口、以及兩線式串行總線接口 -SPI接口，PCI總線接口 8連接大規(guī)模邏輯可編程器件FPGA 3與外接計算機(jī)進(jìn)出總線
ififn。本實例中，高速ADC選用ADC6645，F(xiàn)PGA選用EP2S35，高速FIFO緩存器選用 IDT72V285L10，高速浮點(diǎn) DSP 選用TMS320C6713，SDRAM 選用MT48LC32M16A2TG。其中，高速浮點(diǎn)DSP TMS320C6713HPI主機(jī)接口與TI公司專用橋芯片PCI2040連接，將TMS320C6713的HPI總線轉(zhuǎn)換為32位PCI總線。同時TMS320C6713的兩路MCBSP和 1路I2C接口通過6-J6插座延伸為信號處理板的擴(kuò)展接口，MCBSP接口可以作為SPI總線使用。本實用新型通過FPGA構(gòu)造多路數(shù)字下變頻通DDC通道完成多路邏輯通道，可以實時處理多路信號；高性能浮點(diǎn)DSP數(shù)字信號處理器DSP和FIFO的組合設(shè)計解決了寬帶信號的連續(xù)數(shù)據(jù)處理和過多占用計算機(jī)CPU資源的問題，對每路數(shù)字下變頻的數(shù)據(jù)流輸出提供高速FIFO緩存；通過DSP和FPGA擴(kuò)展接口包括PCI、SPI和I2C，可以用于控制外部設(shè)備和數(shù)據(jù)傳輸。處理板與計算機(jī)通信采用PCI 2.0總線通信。本實用新型前端采用14位分辨率和lOOMSps采樣率高速ADC，可以實現(xiàn)寬帶信號的采集。支持最大50MHz帶寬、最高200MHz的模擬信號輸入。采樣后的模擬信號帶寬可以在0 50Mhz之間設(shè)置，經(jīng)FPGA構(gòu)造的多路DDC通道處理后，可以按照D倍數(shù)降低數(shù)據(jù)采樣率，并且可以提供多路通道，各通道相互獨(dú)立。同時可以實現(xiàn)多路路窄帶信號的同步抽取， 能將選定的窄帶信號下變頻至基帶，得到基帶信號并以I/Q數(shù)據(jù)流方式輸出。由于抽取后的數(shù)據(jù)輸出率降低，對系統(tǒng)后續(xù)DSP的數(shù)據(jù)存儲空間和處理速度的要求都大大降低。如果經(jīng)DDC處理后的帶寬依然不能滿足要求，可以通過后續(xù)的高速浮點(diǎn)DSP進(jìn)一步降低數(shù)據(jù)流，并完成諸如FFT、載波恢復(fù)、數(shù)字解調(diào)和數(shù)字濾波等數(shù)字信號處理。板載的高速數(shù)據(jù)緩存FIFO可以對每路數(shù)字下變頻后的數(shù)據(jù)流輸出提供緩存，實現(xiàn)多通道信號的實時處理。為了保證大量數(shù)據(jù)的存儲和傳輸，配置有64M字節(jié)的SDRAM。同時設(shè)計PCI采用專用橋芯片將DSP的HPI總線轉(zhuǎn)換為32位PCI總線，保證板卡和計算機(jī)的高速數(shù)據(jù)傳輸。板卡還擴(kuò)展外部接口 SPI和I2C總線接口，以便可以控制其它外部設(shè)備。圖2為FGPA構(gòu)造多路DDC通道的技術(shù)原理，說明如下。對于圖2，設(shè)HR濾波器的單位沖激響應(yīng)為h(η)，那么混頻之后的是
權(quán)利要求1.一種無線電寬帶多通道信號處理板，包括高速模擬轉(zhuǎn)換器，以及與所述高速模擬轉(zhuǎn)換器的模擬輸入端連接的SMA射頻接頭，其特征在于該無線電寬帶多通道信號處理板還包括大規(guī)?？删幊踢壿嬈骷?，在所述大規(guī)?？删幊踢壿嬈骷袠?gòu)造有多路數(shù)字下變頻通道，所述大規(guī)?？删幊踢壿嬈骷亩嗦窋?shù)字下變頻器地址和數(shù)據(jù)總線分別與所述高速模擬轉(zhuǎn)換器的數(shù)字輸出端連接；高速FIFO緩存器，所述高速FIFO緩存器的地址口和數(shù)據(jù)口分別與所述大規(guī)?？删幊踢壿嬈骷牡刂房诤蛿?shù)據(jù)口連接；高速浮點(diǎn)數(shù)字信號處理器，所述高速浮點(diǎn)數(shù)字信號處理器的數(shù)據(jù)輸入端與所述大規(guī)?？删幊踢壿嬈骷臄?shù)字輸出端、以及所述高速FIFO緩存器的數(shù)據(jù)輸出端連接；高速同步動態(tài)隨機(jī)存儲器，所述高速同步動態(tài)隨機(jī)存儲器的地址口和數(shù)據(jù)口分別與所述高速浮點(diǎn)數(shù)字信號處理器的地址口和數(shù)據(jù)口連接；以及PCI總線接口，連接所述大規(guī)模可編程邏輯器件與外接計算機(jī)進(jìn)出總線通信。
2.根據(jù)權(quán)利要求1所述的無線電寬帶多通道信號處理板，其特征在于在所述高速浮點(diǎn)數(shù)字信號處理器上還連接有外圍擴(kuò)展接口，所述外圍擴(kuò)展接口包括高速同步串行接口、以及兩線式串行總線接口。
3.根據(jù)權(quán)利要求1所述的無線電寬帶多通道信號處理板，其特征在于所述高速模擬轉(zhuǎn)換器為14位分辨率和lOOMSps采樣率的高速模擬轉(zhuǎn)換器。
4.根據(jù)權(quán)利要求1所述的無線電寬帶多通道信號處理板，其特征在于所述PCI總線接口為PCI 2.0總線接口。
5.根據(jù)權(quán)利要求1所述的無線電寬帶多通道信號處理板，其特征在于在所述高速浮點(diǎn)數(shù)字信號處理器的多通道緩沖串行口上還連接有一高速同步串行接
專利摘要本實用新型涉及無線電與數(shù)字信號處理領(lǐng)域，具體公開了一種無線電寬帶多通道信號處理板。本實用新型首先采用大規(guī)模可編程邏輯控制器件FPGA構(gòu)造了多路數(shù)字下變頻通道，將寬帶信號劃分為多個窄帶信號同時處理，保證中頻信號輸入和基帶信號輸出可以連續(xù)數(shù)據(jù)流方式實現(xiàn)。其次通過高速緩存FIFO和SDRAM來實時存儲數(shù)據(jù)，同時將運(yùn)算移植高速DSP芯片進(jìn)行，不過多占用計算機(jī)的CPU資源，保證系統(tǒng)處理性能大幅提高。因此，本實用新型不僅處理速度得到了很大的提高，而且處理能力更強(qiáng)、存儲容量更大、接口更加靈活、具有可擴(kuò)展性。
文檔編號H04B1/00GK201966896SQ20112008211
公開日2011年9月7日 申請日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者嚴(yán)天峰 申請人:蘭州眾仕通電子科技有限公司