專利名稱：高性能自適應二進制算術編碼器的制作方法
技術領域：
本發(fā)明屬于視頻處理技術領域，涉及算術編碼器結構，可用于超大規(guī)模集成電路 VLSI設計。
背景技術：
未來的社會將是信息化的社會。數(shù)字化的信息，尤其是數(shù)字化后的視頻和音頻信息，具有數(shù)據海量性的特點，給信息的存儲和傳輸造成很大的困難，成為阻礙人類獲取和使用有效信息的瓶頸之一。視頻信息具有一系列優(yōu)點，如直觀性，確切性，高效性，廣泛性等等，但是信息量太大。要使視頻得到有效的應用，必須解決編碼壓縮率和解碼圖像質量的問題。這兩者是相互矛盾的兩個方面。因此，研究和開發(fā)新型有效的多媒體數(shù)據壓縮編碼方法，以壓縮的形式存儲和傳輸這些數(shù)據將是最好的選擇。在視頻編碼標準H. 264中，視頻數(shù)據按照宏塊為單位編碼，當前宏塊減去預測宏塊，得到殘差宏塊。對殘差宏塊進行變換、量化，得到量化系數(shù)；對量化系數(shù)進行zig-zag掃描后進行熵編碼；將熵編碼后的結果遞交到網絡層進行傳輸。熵編碼作為H. 264標準中的關鍵技術對提高整個系統(tǒng)的編碼效率至關重要。熵編碼由兩部分組成，一個是基于可變長度編碼的編碼方式，包括基于上下文的自適應可變長編碼CAVLC和指數(shù)哥倫布編碼；另一個是基于算術編碼的編碼方式，即基于上下文的自適應二進制算術編碼CABAC。這兩種編碼方法都是利用了自適應的上下文模型來提高編碼的效率。與CAVLC相比，CABAC可使碼率降低9-14%，但是計算復雜度增加了 25-30%。在實際應用中，可以采用這兩種編碼方法中一個作為系統(tǒng)的實際編碼方法。H. Shojania 等人在文章 “A High Performance CABAC Encoder” The 3rd International IEEE NEffCAS Conference，2005，pp. 315-319 中，提出了一種二進制算術編碼器結構。這種結構對二進制算術編碼中常規(guī)模式和旁路模式進行復用，但是并沒有采用一種有效的流水線結構，降低了二進制算術編碼器的處理速度，達不到高清視頻的編碼要求。L.F.Li 等人在文章“A CABAC Encoding Core with Dynamic Pipeline” IEEE Asia Pacific Conference on Circuits and Systems，2006，pp. 760-764 中提出了一種基于動態(tài)流水線結構的二進制算術編碼器。這種結構雖然采用了動態(tài)流水線，簡化了算術編碼器的處理復雜度，但是編碼速度達不到一個時鐘周期編碼一個比特數(shù)據。R. R. Osorio等人在文章“High Throughput Architecture for CABAC，，IEEE Transactions on Circuits and Systems for Video Technology, pp. 16-20，2006 中，提出了一種高速二進制算術編碼器結構。該結構可以實現(xiàn)一個時鐘周期編碼2個比特數(shù)據的編碼速度，但是編碼器結構過于復雜，而且增加了硬件資源的消耗。

發(fā)明內容
本發(fā)明的目的在于克服上述背景技術中存在的缺陷和不足，提供一種高性能自適應二進制算術編碼器，以簡化編碼器結構，提高編碼速度。
4
實現(xiàn)本發(fā)明的自適應二進制算術編碼器，包括概率模型存儲模塊、概率模型更新模塊、編碼狀態(tài)更新模塊、歸一化模塊和寄存器組，其中概率模型存儲模塊，包括讀地址產生單元、寫地址寄存單元、概率模型存儲單元、 選擇單元和緩存寄存單元，讀地址產生單元用于產生概率模型存儲單元的讀地址，該讀地址經過寫地址寄存單元得到概率模型存儲單元的寫地址，選擇單元用于在概率模型存儲單元和緩存寄存單元之間進行選擇，該緩存寄存單元用于緩存算術編碼過程中更新的概率模型；歸一化模塊，包括前綴零檢測單元、編碼狀態(tài)區(qū)間移位單元、編碼狀態(tài)下限移位單元，該前綴零檢測單元通過檢測算術編碼狀態(tài)區(qū)間中前綴零的數(shù)目確定編碼狀態(tài)區(qū)間移位單元和編碼狀態(tài)下限移位單元的移位次數(shù)；所述概率模型存儲模塊與概率模型更新模塊之間插有第一寄存器組，所述編碼狀態(tài)更新模塊與歸一化模塊之間插有第二寄存器組，形成三級流水結構。上述的自適應二進制算術編碼器，其中所述的讀地址產生單元，包括基地址產生器、偏移地址產生器和加法器，基地址產生器產生概率模型的基地址輸入給加法器，偏移地址產生器產生概率模型的偏移地址輸入給加法器，加法器對基地址和偏移地址相加，得到讀地址。上述的自適應二進制算術編碼器，其中所述的概率模型存儲單元，由一個大小為 470 X 7比特的雙端口靜態(tài)隨機存儲器RAM構成。上述的自適應二進制算術編碼器，其中所述的緩存寄存單元由最大概率字符寄存器和概率狀態(tài)寄存器組成。上述的自適應二進制算術編碼器，其中所述的前綴零檢測單元，包括4比特全零檢測器、2比特全零檢測器、1比特零檢測器和兩個選擇器，該4比特全零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第8比特至第5比特數(shù)據，檢測結果輸出給第一選擇器；該2比特全零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第4比特至第3比特數(shù)據，檢測結果分別輸出給第一選擇器和第二選擇器；該1比特零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第2比特數(shù)據，檢測結果輸出給第二選擇器；該第一選擇器，用于在4比特全零檢測器和2比特全零檢測器之間進行選擇；該第二選擇器，用于在2比特全零檢測器和1比特零檢測器之間進行選擇；第一選擇器和第二選擇器的選擇結果以及1比特零檢測器的檢測結果構成前綴零檢測單元的輸出結果。上述的自適應二進制算術編碼器，其中所述的編碼狀態(tài)區(qū)間移位單元，包括4比特移位器、2比特移位器、1比特移位器和三個選擇器，4比特移位器對編碼狀態(tài)區(qū)間進行4 比特左移操作，第一選擇器在4比特移位器的輸出結果和編碼狀態(tài)區(qū)間之間進行選擇，2比特移位器對第一選擇器的輸出結果進行2比特左移操作；第二選擇器在2比特移位器的輸出結果和第一選擇器的輸出結果之間進行選擇，1比特移位器對第二選擇器的輸出結果進行1比特左移操作；第三選擇器在1比特移位器的輸出結果和第二選擇器的輸出結果之間進行選擇，第三選擇器的輸出結果作為編碼狀態(tài)區(qū)間移位單元的輸出結果。上述的自適應二進制算術編碼器，其中所述的編碼狀態(tài)下限移位單元，由七個1 比特移位器和8選1選擇器組成，第一比特移位器對編碼狀態(tài)下限進行1比特左移操作，第二比特移位器對第一比特移位器的輸出結果進行1比特左移操作，第三比特移位器對第二比特移位器的輸出結果進行1比特左移操作，第四比特移位器對第三比特移位器的輸出結果進行1比特左移操作，第五比特移位器對第四比特移位器的輸出結果進行1比特左移操作，第六比特移位器對第五比特移位器的輸出結果進行1比特左移操作，第七比特移位器對第六比特移位器的輸出結果進行1比特左移操作；8選1選擇器對這七個1比特移位器的輸出結果和編碼狀態(tài)區(qū)間進行選擇，選擇結果作為編碼狀態(tài)下限移位單元的輸出結果。本發(fā)明與現(xiàn)有技術相比，具有以下優(yōu)點第一，本發(fā)明通過采用三級流水線結構，充分利用硬件資源的并行性來提高編碼器的處理速度和簡化編碼器的結構，使得二進制算術編碼器中各子模塊能夠連續(xù)、協(xié)調的工作，極大的提高了二進制算術編碼的并行程度和編碼速度，可以穩(wěn)定實現(xiàn)一個時鐘周期編碼一個比特數(shù)據。第二，本發(fā)明通過采用緩存寄存單元，解決了在概率模型存儲過程中的存儲器讀寫沖突問題，使得在進行二進制算術編碼的過程中可以不間斷的進行概率模型的更新，從而確保了二進制算術編碼器在每個時鐘周期連續(xù)的進行編碼。第三，本發(fā)明通過采用前綴零檢測單元、編碼狀態(tài)區(qū)間移位單元和編碼狀態(tài)下限移位單元，利用少量的硬件資源來完成歸一化操作，使得歸一化模塊的結構既簡單又易于硬件實現(xiàn)。


本發(fā)明的特征及優(yōu)點通過以下附圖和實施例進一步說明圖1是本發(fā)明實施例的自適應二進制算術編碼器的結構框圖；圖2是本發(fā)明實施例中編碼狀態(tài)更新模塊和概率模型更新模塊結構框圖；圖3是本發(fā)明實施例中概率模型存儲模塊結構框圖；圖4是本發(fā)明實施例中歸一化模塊結構框圖。
具體實施例方式下面結合附圖和實施例對本發(fā)明作進一步詳細說明。參照圖1，本發(fā)明的自適應二進制算術編碼器包括概率模型存儲模塊、概率模型更新模塊、編碼狀態(tài)更新模塊、歸一化模塊和寄存器組。概率模型存儲模塊與概率模型更新模塊之間插有第一寄存器組，編碼狀態(tài)更新模塊與歸一化模塊之間插有第二寄存器組，形成三級流水結構。概率模型存儲模塊位于該流水線結構的第一級，該模塊首先產生概率模型的讀地址，然后從概率模型存儲器中讀取二進制算術編碼所需的概率模型；讀取的概率模型經過第一寄存器組寄存后，輸出給概率模型更新模塊和編碼狀態(tài)更新模塊；概率模型更新模塊和編碼狀態(tài)更新模塊位于該流水線結構的第二級，概率模型更新模塊對輸入的概率模型進行更新得到新的概率模型，編碼狀態(tài)更新模塊對當前編碼器狀態(tài)進行更新得到新的編碼狀態(tài)；更新后的概率模型輸出給概率模型存儲模塊進行存儲，更新后的編碼狀態(tài)經過第二寄存器組寄存后，輸出給歸一化模塊；歸一化模塊位于該流水線結構的第三級，該模塊對編碼狀態(tài)區(qū)間和編碼狀態(tài)下限進行歸一化操作。圖2給出了本發(fā)明算術編碼器的編碼狀態(tài)更新模塊和概率模型更新模塊的結構。 其中
編碼狀態(tài)更新模塊，完成編碼狀態(tài)的更新，該更新包括編碼狀態(tài)區(qū)間的更新和編碼狀態(tài)下限的更新。該模塊由比較器、第一查找表、加法器、第一減法器、第二減法器、第一選擇器和第二選擇器組成。編碼狀態(tài)區(qū)間更新的處理流程為由編碼狀態(tài)區(qū)間和概率狀態(tài)索引通過第一查找表得到最小概率字符的編碼狀態(tài)區(qū)間，其中，第一查找表用于完成編碼狀態(tài)區(qū)間和概率狀態(tài)的乘法操作；然后，將編碼狀態(tài)區(qū)間和最小概率字符的編碼狀態(tài)區(qū)間進行減法操作，得到最大概率字符的編碼狀態(tài)區(qū)間；最后，由最小概率字符的編碼狀態(tài)區(qū)間和最大概率字符的編碼狀態(tài)區(qū)間經過第一選擇器得到最終更新后的編碼狀態(tài)區(qū)間。輸入的編碼數(shù)據和最大概率字符經過比較器進行比較，比較器的輸出作為該第一選擇器的選擇判斷。編碼狀態(tài)下限更新的處理流程為編碼狀態(tài)區(qū)間和編碼狀態(tài)下限經過加法器進行加法操作，再與第一查找表的結果進行減法操作得到最小概率字符的編碼狀態(tài)下限；然后，由該最小概率字符的編碼狀態(tài)下限和當前編碼狀態(tài)下限經過第二選擇器得到最終更新后的編碼狀態(tài)下限。該第二選擇器的判斷輸入為上述比較器的輸出。概率模型更新模塊，完成概率模型的更新，該更新包括概率狀態(tài)的更新和最大概率字符的更新。該模塊由零判別器、取反器、第二查找表，第三選擇器和第四選擇器組成。概率狀態(tài)更新的處理流程為，由概率狀態(tài)索引通第二查找表得到概率狀態(tài)的兩個更新值，其中第一個更新值對應當前編碼數(shù)據是最大概率字符，第二個更新值對應當前編碼數(shù)據是最小概率字符。這兩個更新值經過第三選擇器進行選擇后得到最終的概率狀態(tài)更新值。第三選擇器的判斷輸入為上述編碼狀態(tài)更新模塊比較器的輸出。最大概率字符更新的處理流程為，將最大概率字符經過取反器進行取反操作，該取反器的輸出和最大概率字符經過第四選擇器進行選擇后得到更新后的最大概率字符。概率狀態(tài)經過零判別器后和上述編碼狀態(tài)更新模塊比較器的輸出進行邏輯與操作，然后作為第四選擇器的選擇判斷。圖3給出了本發(fā)明算術編碼器的概率模型存儲模塊的結構，它包括讀地址產生單元、寫地址寄存單元、概率模型存儲單元、選擇單元和緩存寄存單元，讀地址產生單元用于產生概率模型存儲單元的讀地址，該讀地址經過寫地址寄存單元得到概率模型存儲單元的寫地址，選擇單元用于在概率模型存儲單元和緩存寄存單元之間進行選擇，該緩存寄存單元用于緩存算術編碼過程中更新的概率模型。其中，讀地址產生單元，包括基地址產生器、偏移地址產生器和加法器，基地址產生器產生概率模型的基地址輸入給加法器，偏移地址產生器產生概率模型的偏移地址輸入給加法器，加法器對基地址和偏移地址相加，得到概率模型的讀地址。圖4給出了本發(fā)明算術編碼器的歸一化模塊的結構，它包括前綴零檢測單元、編碼狀態(tài)區(qū)間移位單元和編碼狀態(tài)下限移位單元，該前綴零檢測單元通過檢測算術編碼狀態(tài)區(qū)間中前綴零的數(shù)目確定編碼狀態(tài)區(qū)間移位單元和編碼狀態(tài)下限移位單元的移位次數(shù)。其中前綴零檢測單元，完成對算術編碼區(qū)間的前綴零的檢測，得到編碼狀態(tài)區(qū)間移位單元和編碼狀態(tài)下限移位單元的移位次數(shù)，該單元由4比特全零檢測器、2比特全零檢測器、1比特零檢測器和兩個選擇器組成。該4比特全零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第8比特至第5比特數(shù)據，檢測結果輸出給第一選擇器；該2比特全零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第4比特至第3比特數(shù)據，檢測結果分別輸出給第一選擇器和第二選擇器；該1比特零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第2比特數(shù)據，檢測結果輸出給第二選擇器；該第一選擇器，用于在4比特全零檢測器和2比特全零檢測器之間進行選擇；該第二選擇器，用于在2比特全零檢測器和1比特零檢測器之間進行選擇；第一選擇器和第二選擇器的選擇結果以及1比特零檢測器的檢測結果構成前綴零檢測單元的輸出結果。編碼狀態(tài)區(qū)間移位單元，完成對編碼狀態(tài)區(qū)間的移位操作，得到歸一化后的編碼狀態(tài)區(qū)間，該單元由4比特移位器、2比特移位器、1比特移位器和三個選擇器組成。4比特移位器對編碼狀態(tài)區(qū)間進行4比特左移操作，第一選擇器在4比特移位器的輸出結果和編碼狀態(tài)區(qū)間之間進行選擇，2比特移位器對第一選擇器的輸出結果進行2比特左移操作；第二選擇器在2比特移位器的輸出結果和第一選擇器的輸出結果之間進行選擇，1比特移位器對第二選擇器的輸出結果進行1比特左移操作；第三選擇器在1比特移位器的輸出結果和第二選擇器的輸出結果之間進行選擇，第三選擇器的輸出結果作為編碼狀態(tài)區(qū)間移位單元的輸出結果。編碼狀態(tài)下限移位單元，完成對編碼狀態(tài)下限的移位操作，得到歸一化后的編碼狀態(tài)下限，該單元由七個1比特移位器和8選1選擇器組成。第一比特移位器對編碼狀態(tài)下限進行1比特左移操作，第二比特移位器對第一比特移位器的輸出結果進行1比特左移操作，第三比特移位器對第二比特移位器的輸出結果進行1比特左移操作，第四比特移位器對第三比特移位器的輸出結果進行1比特左移操作，第五比特移位器對第四比特移位器的輸出結果進行1比特左移操作，第六比特移位器對第五比特移位器的輸出結果進行1比特左移操作，第七比特移位器對第六比特移位器的輸出結果進行1比特左移操作；8選1選擇器對這七個1比特移位器的輸出結果和編碼狀態(tài)區(qū)間進行選擇，選擇結果作為編碼狀態(tài)下限移位單元的輸出結果。以上是本發(fā)明的一個優(yōu)選實例，不夠成對本發(fā)明的任何限制，顯然在本發(fā)明的思想和提示下，任何人可以做出不同的修改和變化，但這些均在本發(fā)明的保護之列。
權利要求
1.一種高性能自適應二進制算術編碼器，包括概率模型存儲模塊、概率模型更新模塊、 編碼狀態(tài)更新模塊、歸一化模塊和寄存器組，其特征在于概率模型存儲模塊，包括讀地址產生單元、寫地址寄存單元、概率模型存儲單元、選擇單元和緩存寄存單元，讀地址產生單元用于產生概率模型存儲單元的讀地址，該讀地址經過寫地址寄存單元得到概率模型存儲單元的寫地址，選擇單元用于在概率模型存儲單元和緩存寄存單元之間進行選擇，該緩存寄存單元用于緩存算術編碼過程中更新的概率模型；歸一化模塊，包括前綴零檢測單元、編碼狀態(tài)區(qū)間移位單元、編碼狀態(tài)下限移位單元， 該前綴零檢測單元通過檢測算術編碼狀態(tài)區(qū)間中前綴零的數(shù)目確定編碼狀態(tài)區(qū)間移位單元和編碼狀態(tài)下限移位單元的移位次數(shù)；所述概率模型存儲模塊與概率模型更新模塊之間插有第一寄存器組，所述編碼狀態(tài)更新模塊與歸一化模塊之間插有第二寄存器組，形成三級流水結構。
2.根據權利要求書1所述的自適應二進制算術編碼器，其特征在于讀地址產生單元， 包括基地址產生器、偏移地址產生器和加法器，基地址產生器產生概率模型的基地址輸入給加法器，偏移地址產生器產生概率模型的偏移地址輸入給加法器，加法器對基地址和偏移地址相加，得到讀地址。
3.根據權利要求書1所述的自適應二進制算術編碼器，其特征在于概率模型存儲單元，由一個大小為470X7比特的雙端口靜態(tài)隨機存儲器RAM構成。
4.根據權利要求書1所述的自適應二進制算術編碼器，其特征在于緩存寄存單元由最大概率字符寄存器和概率狀態(tài)寄存器組成。
5.根據權利要求書1所述的自適應二進制算術編碼器，其特征在于前綴零檢測單元， 包括4比特全零檢測器、2比特全零檢測器、1比特零檢測器和兩個選擇器，該4比特全零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第8比特至第5比特數(shù)據，檢測結果輸出給第一選擇器；該2比特全零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第4比特至第3比特數(shù)據，檢測結果分別輸出給第一選擇器和第二選擇器；該1比特零檢測器，用于檢測算術編碼狀態(tài)區(qū)間的第2比特數(shù)據，檢測結果輸出給第二選擇器；該第一選擇器，用于在4比特全零檢測器和 2比特全零檢測器之間進行選擇；該第二選擇器，用于在2比特全零檢測器和1比特零檢測器之間進行選擇；第一選擇器和第二選擇器的選擇結果以及1比特零檢測器的檢測結果構成前綴零檢測單元的輸出結果。
6.根據權利要求書1所述的自適應二進制算術編碼器，其特征在于編碼狀態(tài)區(qū)間移位單元，包括4比特移位器、2比特移位器、1比特移位器和三個選擇器，4比特移位器對編碼狀態(tài)區(qū)間進行4比特左移操作，第一選擇器在4比特移位器的輸出結果和編碼狀態(tài)區(qū)間之間進行選擇，2比特移位器對第一選擇器的輸出結果進行2比特左移操作；第二選擇器在 2比特移位器的輸出結果和第一選擇器的輸出結果之間進行選擇，1比特移位器對第二選擇器的輸出結果進行1比特左移操作；第三選擇器在1比特移位器的輸出結果和第二選擇器的輸出結果之間進行選擇，第三選擇器的輸出結果作為編碼狀態(tài)區(qū)間移位單元的輸出結果。
7.根據權利要求書1所述的自適應二進制算術編碼器，其特征在于編碼狀態(tài)下限移位單元，由七個1比特移位器和8選1選擇器組成，第一比特移位器對編碼狀態(tài)下限進行 1比特左移操作，第二比特移位器對第一比特移位器的輸出結果進行1比特左移操作，第三比特移位器對第二比特移位器的輸出結果進行1比特左移操作，第四比特移位器對第三比特移位器的輸出結果進行1比特左移操作，第五比特移位器對第四比特移位器的輸出結果進行1比特左移操作，第六比特移位器對第五比特移位器的輸出結果進行1比特左移操作， 第七比特移位器對第六比特移位器的輸出結果進行1比特左移操作；8選1選擇器對這七個1比特移位器的輸出結果和編碼狀態(tài)區(qū)間進行選擇，選擇結果作為編碼狀態(tài)下限移位單元的輸出結果。
全文摘要
本發(fā)明公開了一種高性能自適應二進制算術編碼器，主要解決現(xiàn)有二進制算術編碼器中有關編碼速度不高和結構復雜的問題。該編碼器由概率模型存儲模塊、概率模型更新模塊、編碼狀態(tài)更新模塊、歸一化模塊和寄存器組構成，其中在概率模型存儲模塊與概率模型更新模塊之間插有第一寄存器組，在編碼狀態(tài)更新模塊與歸一化模塊之間插有第二寄存器組，形成三級流水結構，充分利用硬件的并行性來提高編碼速度；在概率模型存儲模塊中采用緩存寄存單元，有效的避免了概率模型存儲器的讀寫沖突；在歸一化模塊中采用前綴零檢測單元，使得歸一化模塊的結構既簡單又易于硬件實現(xiàn)。本發(fā)明具有編碼速度高、編碼器結構簡單的特點，可應用于高清視頻的實時編碼。
文檔編號H04N7/26GK102176750SQ201110057720
公開日2011年9月7日 申請日期2011年3月10日 優(yōu)先權日2011年3月10日
發(fā)明者劉翔, 吳成柯, 孫銘若, 宋銳, 崔弘飛, 李云松, 李宏偉, 杜建超, 王養(yǎng)利, 肖嵩, 裘陸君, 賈媛, 韓晶晶 申請人:西安電子科技大學