亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

復(fù)合視頻轉(zhuǎn)換接口的硬件電路的制作方法

文檔序號(hào):7903934閱讀:290來(lái)源:國(guó)知局
專(zhuān)利名稱(chēng):復(fù)合視頻轉(zhuǎn)換接口的硬件電路的制作方法
技術(shù)領(lǐng)域
本實(shí)用新型涉及立體顯示裝置領(lǐng)域,尤其是立體顯示裝置的數(shù)字接口,具體為一 種復(fù)合視頻轉(zhuǎn)換接口的硬件電路。
背景技術(shù)
隨著計(jì)算機(jī)、多媒體和數(shù)字通信的迅速發(fā)展,使得視頻技術(shù)得到促進(jìn)和推進(jìn),也使 得不同數(shù)字顯示設(shè)備之間的接口轉(zhuǎn)換問(wèn)題日益突出。特別是在立體顯示技術(shù)領(lǐng)域,圖像采 集是實(shí)時(shí)圖像處理系統(tǒng)的重要組成部分,對(duì)實(shí)時(shí)顯示當(dāng)前立體圖像,復(fù)合視頻信號(hào)處理成 為關(guān)鍵技術(shù),因此復(fù)合視頻轉(zhuǎn)換接口的硬件電路設(shè)計(jì)越來(lái)越受到重視。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種復(fù)合視頻轉(zhuǎn)換接口的硬件電路,以實(shí)現(xiàn)對(duì)輸入的 PAL制式的視頻信號(hào)進(jìn)行轉(zhuǎn)換。為了達(dá)到上述目的,本實(shí)用新型所采用的技術(shù)方案為復(fù)合視頻轉(zhuǎn)換接口的硬件電路,包括有FPGA芯片,所述FPGA芯片外接有晶振電 路、電源開(kāi)關(guān)電路、液晶屏,其特征在于還包括有視頻解碼芯片和單片機(jī),所述視頻解碼芯 片的數(shù)據(jù)輸入接口與外部視頻信號(hào)源通訊連接,視頻解碼芯片的數(shù)據(jù)輸出接口與FPGA的 數(shù)據(jù)輸入接口通訊連接,所述單片機(jī)的I2C接口與所述視頻解碼芯片的通訊接口連接。所述的復(fù)合視頻轉(zhuǎn)換接口的硬件電路,其特征在于所述視頻解碼芯片的型號(hào)為 ADV7181B,所述單片機(jī)型號(hào)為P89LPC935FDH。本實(shí)用新型的主要功能是實(shí)現(xiàn)了對(duì)輸入的PAL制式的視頻信號(hào)進(jìn)行轉(zhuǎn)換。接口電 路使用ADV7181B芯片對(duì)視頻信號(hào)進(jìn)行解碼處理,被解碼的信號(hào)為ITU_R656標(biāo)準(zhǔn)16位數(shù)據(jù)信號(hào)。PAL制式視頻信號(hào)構(gòu)成極其復(fù)雜,其中包括圖像信號(hào)、行同步信號(hào)、行消隱信號(hào)、 場(chǎng)同步信號(hào)、場(chǎng)消隱信號(hào)、前均衡脈沖以及后均衡脈沖等。ADV7181B能夠自動(dòng)檢測(cè)和轉(zhuǎn)化 標(biāo)準(zhǔn)的PAL制式的模擬電視基帶復(fù)合信號(hào),輸出16位復(fù)合視頻數(shù)據(jù),支持6路模擬視頻 信號(hào)的輸入。ADV7181B通過(guò)I2C總線實(shí)現(xiàn)簡(jiǎn)便的控制,同時(shí)能輸出行、場(chǎng)同步信號(hào),使用 P89LPC935FDH單片機(jī)進(jìn)行I2C配置。在立體顯示中,要進(jìn)行實(shí)時(shí)顯示關(guān)鍵在于要解決兩路復(fù)合視頻信號(hào)的解碼問(wèn)題, ADV7181B主要承擔(dān)著模擬攝像頭的視頻數(shù)據(jù)進(jìn)行解碼的任務(wù),將PAL制的CVBS模擬信號(hào) 轉(zhuǎn)化成YCrCb數(shù)字信號(hào)。立體顯示所用到的液晶屏的接口為數(shù)字接口,所以不用再進(jìn)行D/ A轉(zhuǎn)換,從ADV7181B出來(lái)的數(shù)字信號(hào)可以直接點(diǎn)屏。

圖1為本實(shí)用新型原理框圖。圖2為單片機(jī)進(jìn)行I2C配置的電路原理圖。[0012]圖3為模擬視頻信號(hào)解碼電路原理圖。
具體實(shí)施方式
如圖1所示。復(fù)合視頻轉(zhuǎn)換接口的硬件電路,包括有FPGA芯片,F(xiàn)PGA芯片外接有 晶振電路、電源開(kāi)關(guān)電路、液晶屏,還包括有視頻解碼芯片和單片機(jī),視頻解碼芯片的型號(hào) 為ADV7181B,單片機(jī)型號(hào)為P89LPC935FDH。視頻解碼芯片的數(shù)據(jù)輸入接口與外部視頻信號(hào) 源通訊連接,視頻解碼芯片的數(shù)據(jù)輸出接口與FPGA的數(shù)據(jù)輸入接口通訊連接,單片機(jī)的I2C 接口與視頻解碼芯片的通訊接口連接。ADV7181B提供有一個(gè)I2C接口,可用于和主控芯片相連,以對(duì)其內(nèi)部的寄存器進(jìn) 行讀寫(xiě)操作,從而控制ADV7181B的工作狀態(tài)。但經(jīng)ADV7181B解碼后的視頻信號(hào),必須保持 正確的時(shí)序?qū)?yīng)關(guān)系,才能完整無(wú)誤地恢復(fù)原來(lái)的視頻圖像。ADV7181B輸出的時(shí)序包括行 場(chǎng)同步、行場(chǎng)消隱、行頻場(chǎng)頻、以及場(chǎng)識(shí)別等信號(hào)。ADV7181B內(nèi)部共有240個(gè)控制寄存器, 可通過(guò)配置這些控制寄存器來(lái)設(shè)定和實(shí)ADV7181B的各種功能。本設(shè)計(jì)中ADV7181B的功能 是采集PAL制式的模擬視頻信號(hào),并以27MHz的時(shí)鐘頻率進(jìn)行A/D轉(zhuǎn)換,以輸出8位寬的、 格式為YCbCr4:2:2的數(shù)字信號(hào)。在此要求下,只要對(duì)ADV7181B的21個(gè)寄存器進(jìn)行配置即 可,其余的寄存器均為系統(tǒng)復(fù)位以后的缺省值。這21個(gè)寄存器的地址和配置數(shù)據(jù)如表1所示ο表1 :ADV7181B的寄存器參數(shù)配置表。
權(quán)利要求復(fù)合視頻轉(zhuǎn)換接口的硬件電路,包括有FPGA芯片,所述FPGA芯片外接有晶振電路、電源開(kāi)關(guān)電路、液晶屏,其特征在于還包括有視頻解碼芯片和單片機(jī),所述視頻解碼芯片的數(shù)據(jù)輸入接口與外部視頻信號(hào)源通訊連接,視頻解碼芯片的數(shù)據(jù)輸出接口與FPGA的數(shù)據(jù)輸入接口通訊連接,所述單片機(jī)的I2C接口與所述視頻解碼芯片的通訊接口連接。
2.根據(jù)權(quán)利要求1所述的復(fù)合視頻轉(zhuǎn)換接口的硬件電路,其特征在于所述視頻解碼 芯片的型號(hào)為ADV7181B,所述單片機(jī)型號(hào)為P89LPC935FDH。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種復(fù)合視頻轉(zhuǎn)換接口的硬件電路,屬于兩路復(fù)合視頻信號(hào)輸入以及后續(xù)的液晶屏、電源開(kāi)關(guān)板構(gòu)成的立體顯示系統(tǒng)的一個(gè)組成部分,本實(shí)用新型由FPGA、ADV7181B視頻解碼芯片、P89LPC935FDH單片機(jī)組成,單片機(jī)與ADV7181B連接進(jìn)行I2C配置;外部晶振、ADV7181B、電源開(kāi)關(guān)板、液晶屏分別與FPGA連接。
文檔編號(hào)H04N9/77GK201774614SQ20102028935
公開(kāi)日2011年3月23日 申請(qǐng)日期2010年8月5日 優(yōu)先權(quán)日2010年8月5日
發(fā)明者張濤, 李旭, 沈威, 涂娟, 王松濱 申請(qǐng)人:中航華東光電有限公司
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1