專利名稱：半導體器件、半導體器件制造方法及電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及諸如固體攝像器件等半導體器件、用于制造該半導體器件的方法、以 及包含該固體攝像器件的諸如照相機等電子裝置。
背景技術(shù)：
固體攝像器件包括以諸如互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor, CMOS)等MOS型圖像傳感器為范例的放大型固體攝像器件。另外，固體攝 像器件還包括以電荷耦合器件(Charge Coupled DeviCe，CCD)圖像傳感器為范例的電荷轉(zhuǎn) 移型固體攝像器件。這些固體攝像器件廣泛地應(yīng)用于數(shù)碼相機、數(shù)碼攝像機等中。近年來， 由于低電源電壓、低功耗等優(yōu)點，MOS圖像傳感器已經(jīng)普遍地用作固體攝像器件而被安裝于 諸如帶有照相機的便攜電話或個人數(shù)字助理(Personal Digital Assistant, PDA)等移動 裝置中。MOS固體攝像器件包括像素陣列(像素區(qū)域)和周邊電路區(qū)域，在所述像素陣列中 以二維陣列形式布置有多個單位像素，這些單位像素的每一者都包括用作光電轉(zhuǎn)換單元的 光電二極管和多個像素晶體管。該多個像素晶體管被形成為MOS晶體管。且該多個像素晶 體管可以包括三個晶體管，即傳輸晶體管、復位晶體管和放大晶體管，或者可以包括四個晶 體管，即還包括選擇晶體管。在過去，人們提出了各種MOS固體攝像器件，在這些MOS固體攝像器件中，其 中形成有排列了多個像素的像素陣列的半導體芯片與其中形成有用于進行信號處理的 邏輯電路的半導體芯片彼此電連接從而形成一個器件。日本專利申請公開公報特開第 2006-49361號公開了 一種半導體模塊，在該半導體模塊中，每個像素單元中的包括有微焊 盤(micropad)的背面照射型圖像傳感器芯片與包括有信號處理電路和微焊盤的信號處理 芯片通過微凸塊(microbump)相互連接。國際申請WO 2006/129762公開了一種半導體圖像傳感器模塊，在該模塊中，堆疊 有包括圖像傳感器的第一半導體芯片、包括模擬/數(shù)字轉(zhuǎn)換器陣列的第二半導體芯片和包 括存儲元件陣列的第三半導體芯片。第一半導體芯片和第二半導體芯片通過作為導電性連 接導體的凸塊而彼此連接起來。第二半導體芯片和第三半導體芯片利用貫穿第二半導體芯 片的貫通接觸件而彼此連接起來。如日本專利申請公開公報特開第2006-49361號中所披露的那樣，曾提出了將諸 如圖像傳感器芯片和用于進行信號處理的邏輯電路等不同類型的電路芯片組合起來的各 種技術(shù)。在相關(guān)技術(shù)的各類技術(shù)中，是通過形成貫通連接孔或者通過凸塊來使處于幾乎已完成狀態(tài)的功能芯片相互連接。本申請的發(fā)明人已意識到結(jié)合起來的半導體芯片部所帶來的問題對接地電容 (pair ground capacitance)和相鄰耦合電容會作為寄生電容而出現(xiàn)。對接地電容是在布 線與例如具有地電位的半導體基板之間出現(xiàn)的寄生電容。相鄰耦合電容是在相鄰的鋪設(shè)布 線之間或在相鄰的導體之間的寄生電容。雖然當電源增強時或者當設(shè)有允許電流流過的緩 沖電路時可以消除計數(shù)器接地電容，但由于相鄰線路之間存在干擾，因而可能無法消除相 鄰耦合電容。關(guān)于寄生電容的這一問題也可能會發(fā)生在如下的半導體器件中在該半導體器件 中，各自包括有半導體集成電路的半導體芯片部相互結(jié)合，并且各個半導體芯片部都是通 過連接導體和貫通連接導體來予以連接。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的是期望提供一種諸如減小了寄生電容以實現(xiàn)高性能 的固體攝像器件等半導體器件，以及用于制造該半導體器件的方法。本發(fā)明的另一個目的 是期望提供一種包括該固體攝像器件的諸如照相機等電子裝置。本發(fā)明的一個實施方式提供了一種半導體器件，該半導體器件包括第一半導體 部，其包括位于其一側(cè)的第一布線層；第二半導體部，其包括位于其一側(cè)的第二布線層，所 述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層側(cè) 與所述第二半導體部的第二布線層側(cè)彼此面對；以及導電材料件，其穿過所述第一半導體 部而延伸至所述第二半導體部的所述第二布線層，且所述第一布線層與所述第二布線層借 助于所述導電材料件而實現(xiàn)電連通。在本發(fā)明另一實施方式中，所述第一半導體部和所述第二半導體部是通過等離子 體結(jié)合方式而被固定在一起。在本發(fā)明另一實施方式中，所述第一半導體部和所述第二半導體部是通過粘合劑 而被固定在一起。在本發(fā)明另一實施方式中，所述半導體器件包括位于像素陣列區(qū)域與移除區(qū)域之 間的控制區(qū)域。在本發(fā)明另一實施方式中，所述導電材料件被形成在所述半導體器件的所述移除 區(qū)域中。在本發(fā)明另一實施方式中，所述第一半導體部的位于所述移除區(qū)域中的一部分被 移除。在本發(fā)明另一實施方式中，所述半導體器件還包括遮光膜，所述遮光膜形成在所 述半導體器件的所述控制區(qū)域中的所述第一半導體部上方。本發(fā)明的一個實施方式提供了 一種半導體器件制造方法，該制造方法包括如下步 驟形成第一半導體部，所述第一半導體部包括位于其一側(cè)的第一布線層；形成第二半導 體部，所述第二半導體部包括位于其一側(cè)的第二布線層；以所述第一半導體部的第一布線 層側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對的方式，將所述第一半導體部和所述第 二半導體部相結(jié)合；并且設(shè)置導電材料件，所述導電材料件穿過所述第一半導體部而延伸 至所述第二半導體部的所述第二布線層，使得所述第一布線層與所述第二布線層電連通。
在本發(fā)明另一實施方式中，通過等離子體結(jié)合方式將所述第一半導體部和所述第 二半導體部固定在一起。在本發(fā)明另一實施方式中，通過粘合劑將所述第一半導體部和所述第二半導體部
固定在一起。在本發(fā)明另一個實施方式中，所述半導體器件包括位于像素陣列區(qū)域與移除區(qū)域 之間的控制區(qū)域。在本發(fā)明另一實施方式中，所述導電材料件是形成在所述半導體器件的所述移除 區(qū)域中。在本發(fā)明另一實施方式中，將所述第一半導體部的位于所述移除區(qū)域中的一部分 移除。在本發(fā)明另一實施方式中，所述方法包括在所述半導體器件的所述控制區(qū)域中的 所述第一半導體部上方形成遮光膜的步驟。本發(fā)明的一個實施方式提供了一種半導體器件，該半導體器件包括第一半導體 部，其包括位于其一側(cè)的第一布線層和位于與所述第一布線層側(cè)相反的側(cè)的器件層；第二 半導體部，其包括位于其一側(cè)的第二布線層，所述第一半導體部和所述第二半導體部被固 定在一起，且所述第一半導體部的第一布線層側(cè)與所述第二半導體部的第二布線層側(cè)彼此 面對；第一導電材料件，其穿過所述第一半導體部的所述器件層而延伸至所述第一半導體 部的所述第一布線層中的連接點；以及第二導電材料件，其穿過所述第一半導體部而延伸 至所述第二半導體部的所述第二布線層中的連接點，使得所述第一布線層與所述第二布線 層電連通。在本發(fā)明另一實施方式中，所述第一半導體部和所述第二半導體部是通過等離子 體結(jié)合而被固定在一起。在本發(fā)明另一實施方式中，所述第一半導體部和所述第二半導體部是通過粘合劑 而被固定在一起。在本發(fā)明另一實施方式中，所述半導體器件包括位于像素陣列區(qū)域與移除區(qū)域之 間的控制區(qū)域。在本發(fā)明另一實施方式中，所述第一導電材料件和所述第二導電材料件被形成在 所述半導體器件的所述移除區(qū)域中。在本發(fā)明另一實施方式中，所述第一半導體部的位于所述移除區(qū)域中的一部分被 移除。在本發(fā)明另一實施方式中，所述半導體器件還包括遮光膜，所述遮光膜形成在所 述半導體器件的所述控制區(qū)域中的所述第一半導體部上方。在本發(fā)明另一實施方式中，所述半導體器件還包括將所述第一導電材料件的位于 所述半導體器件的第一半導體部側(cè)的端部與所述第二導電材料件的位于所述半導體器件 的第一半導體部側(cè)的端部連接起來的連接點。本發(fā)明的一個實施方式提供了一種半導體器件制造方法，該制造方法包括如下步 驟形成第一半導體部，所述第一半導體部包括位于其一側(cè)的第一布線層和位于與所述第 一布線層側(cè)相反的側(cè)的器件層；形成第二半導體部，所述第二半導體部包括位于其一側(cè)的 第二布線層；以所述第一半導體部的第一布線層側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對的方式，將所述第一半導體部和所述第二半導體部相結(jié)合；設(shè)置第一導電材料件，其 穿過所述第一半導體部的所述器件層而延伸至所述第一半導體部的所述第一布線層中的 連接點；并行地設(shè)置第二導電材料件，其穿過所述第一半導體部而延伸至所述第二半導體 部的所述第二布線層中的連接點，使得所述第一布線層與所述第二布線層電連通。在本發(fā)明另一實施方式中，通過等離子體結(jié)合方式將所述第一半導體部和所述第 二半導體部固定在一起。在本發(fā)明另一實施方式中，通過粘合劑將所述第一半導體部和所述第二半導體部
固定在一起。在本發(fā)明另一實施方式中，所述半導體器件包括位于像素陣列區(qū)域與移除區(qū)域之 間的控制區(qū)域。在本發(fā)明另一實施方式中，所述第一導電材料件和所述第二導電材料件是形成在 所述半導體器件的所述移除區(qū)域中。在本發(fā)明另一實施方式中，將所述第一半導體部的位于所述移除區(qū)域中的一部分 移除。在本發(fā)明另一實施方式中，所述半導體器件制造方法包括在所述半導體器件的所 述控制區(qū)域中的所述第一半導體部上方形成遮光膜的步驟。 本發(fā)明的一個實施方式提供了 一種電子裝置，該電子裝置包括光學單元和攝像單 元，該攝像單元包括(a)第一半導體部，其包括第一布線層和位于所述第一布線層上方的 器件層；(b)第二半導體部，其包括位于其一側(cè)的第二布線層，所述第一半導體部和所述第 二半導體部被固定在一起，且所述第一半導體部的第一布線層側(cè)與所述第二半導體部的第 二布線層側(cè)彼此面對；(c)第一導電材料件，其穿過所述第一半導體部的所述器件層而延 伸至所述第一半導體部的所述第一布線層中的連接點；以及(d)第二導電材料件，其穿過 所述第一半導體部而延伸至所述第二半導體部的所述第二布線層中的連接點，使得所述第 一布線層與所述第二布線層電連通。在本發(fā)明另一實施方式中，所述電子裝置包括位于所述光學單元與所述攝像單元 之間的快門裝置。本發(fā)明另一實施方式提供了一種電子裝置，該電子裝置包括光學單元和攝像單 元，所述攝像單元包括(a)第一半導體部，其包括位于其一側(cè)的第一布線層和位于與所述 第一布線層側(cè)相反的側(cè)的器件層；(b)第二半導體部，其包括位于其一側(cè)的第二布線層，所 述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層側(cè) 與所述第二半導體部的第二布線層側(cè)彼此面對；(c)第一導電材料件，其穿過所述第一半 導體部的所述器件層而延伸至所述第一半導體部的所述第一布線層中的連接點；以及(d) 第二導電材料件，其穿過所述第一半導體部而延伸至所述第二半導體部的所述第二布線層 中的連接點，使得所述第一布線層與所述第二布線層電連通。在本發(fā)明另一實施方式中，所述電子裝置包括位于所述光學單元與所述攝像單元 之間的快門裝置。對于本領(lǐng)域技術(shù)人員來說，根據(jù)下面的附圖和具體說明會更加明顯地得知本發(fā)明 的其他系統(tǒng)、方法、特征及優(yōu)點。本發(fā)明旨在使所有這些附加的系統(tǒng)、方法、特征及優(yōu)點都包 含于本說明書中，落入在本發(fā)明的范圍內(nèi)，并被所附權(quán)利要求所保護。
8


并入在本說明書中并構(gòu)成本說明書的一部分的附圖示出了本發(fā)明的實施方式，并 與下面的說明一起用來解釋本發(fā)明的優(yōu)點和原理。在附圖中圖1圖示了本發(fā)明MOS固體攝像器件的示例性整體結(jié)構(gòu)。圖2A 圖2C是圖示了本發(fā)明的固體攝像器件和相關(guān)技術(shù)的固體攝像器件的示意 圖。圖3圖示了本發(fā)明第一實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖4圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第一制造工序圖)。圖5圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第二制造工序圖)。圖6圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第三制造工序圖)。圖7圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第四制造工序圖)。圖8圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第五制造工序圖)。圖9圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第六制造工序圖)。圖10圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第七制造工序 圖)。圖11圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第八制造工序 圖)。圖12圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第九制造工序 圖)。圖13圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第十制造工序 圖)。圖14圖示了本發(fā)明第一實施方式的固體攝像器件的制造方法(第十一制造工序 圖)。圖15A和圖15B是圖示了本發(fā)明的半導體移除區(qū)域的位置實例的示意性平面圖。圖16圖示了本發(fā)明第二實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖17圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第一制造工序 圖)。圖18圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第二制造工序 圖)。圖19圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第三制造工序 圖)。圖20圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第四制造工序 圖)。圖21圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第五制造工序 圖)。圖22圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第六制造工序 圖)。圖23圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第七制造工序圖)。圖M圖示了本發(fā)明第二實施方式的固體攝像器件的制造方法(第八制造工序 圖)。圖25圖示了本發(fā)明第三實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖沈圖示了本發(fā)明第三實施方式的固體攝像器件的制造方法(第一制造工序 圖)。圖27圖示了本發(fā)明第三實施方式的固體攝像器件的制造方法(第二制造工序 圖)。圖觀圖示了本發(fā)明第三實施方式的固體攝像器件的制造方法(第三制造工序 圖)。圖四圖示了本發(fā)明第三實施方式的固體攝像器件的制造方法(第四制造工序 圖)。圖30圖示了本發(fā)明第三實施方式的固體攝像器件的制造方法(第五制造工序 圖)。圖31圖示了本發(fā)明第四實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖32是沿圖31的線XXXII-XXXII得到的示意性截面圖。圖33是沿圖31的線XXXIII-XXXIII得到的示意性截面圖。圖34是圖示了圖31中的第一連接焊盤的分解平面圖。圖35是圖示了圖31中的第二連接焊盤的分解平面圖。圖36圖示了本發(fā)明第五實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖37圖示了本發(fā)明第六實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖38是沿圖37的線XXXVIII-XXXVIII得到的示意性截面圖。圖39圖示了本發(fā)明第七實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖40圖示了本發(fā)明第八實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖41圖示了本發(fā)明第九實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖42圖示了本發(fā)明第十實施方式的固體攝像器件的主要單元的整體結(jié)構(gòu)。圖43圖示了本發(fā)明的具有連接焊盤布局的固體攝像器件的整體結(jié)構(gòu)的一個實 例。圖44是圖示了本發(fā)明固體攝像器件的連接焊盤布局實例的示意性平面圖。圖45圖示了本發(fā)明的具有連接焊盤布局的半導體器件的整體結(jié)構(gòu)的另一實例。圖46是圖示了圖45中半導體器件的連接焊盤布局實例的示意性平面圖。圖47圖示了本發(fā)明第十一實施方式的電子裝置的整體結(jié)構(gòu)。
具體實施例方式圖1圖示了本發(fā)明MOS固體攝像器件的整體結(jié)構(gòu)。如圖1所示，第一實施方式的固 體攝像器件1包括像素陣列(所謂的像素區(qū)域)3和周邊電路部，在像素陣列3中，多個包 括光電轉(zhuǎn)換單元的像素2以二維陣列的形式規(guī)則地布置在諸如硅基板等半導體基板11上。 像素2包括用作光電轉(zhuǎn)換單元的光電二極管和多個像素晶體管(所謂的MOS晶體管)。上 述多個像素晶體管可包括三個晶體管，例如傳輸晶體管、復位晶體管和放大晶體管。作為另一種選擇，上述多個像素晶體管可包括四個晶體管，即還包括選擇晶體管。由于單位像素的 等效電路與通常的電路相同，因此不再贅述。像素2可配置成一個單位像素。作為另一種 選擇，像素2可具有共用像素結(jié)構(gòu)。該共用像素結(jié)構(gòu)包括被多個光電二極管和多個傳輸晶 體管共用的一個浮動擴散部及每一個其他像素晶體管。也就是說，在共用像素中，用于形成 多個單位像素的光電二極管和傳輸晶體管都共用其它的每一個像素晶體管。周邊電路部包括垂直驅(qū)動電路4、列信號處理電路5、水平驅(qū)動電路6、輸出電路7 和控制電路8?？刂齐娐?接收指示輸入時鐘或操作模式等的數(shù)據(jù)，并輸出諸如與固體攝像器件 有關(guān)的內(nèi)部信息等數(shù)據(jù)。也就是說，基于垂直同步信號、水平同步信號以及主時鐘，控制電 路8生成用作垂直驅(qū)動電路4、列信號處理電路5和水平驅(qū)動電路6等的操作基準的時鐘信 號和控制信號?？刂齐娐?將這些信號輸入給垂直驅(qū)動電路4、列信號處理電路5和水平驅(qū) 動電路6等。由移位寄存器形成的垂直驅(qū)動電路4選擇像素驅(qū)動布線，并向所選擇的像素驅(qū)動 布線提供用于驅(qū)動像素的脈沖從而逐行地驅(qū)動像素。也就是，垂直驅(qū)動電路4在垂直方向 上依次逐行地對像素陣列3的像素2進行選擇性地掃描，并通過垂直信號線9將像素信號 提供給列信號處理電路5，所述像素信號對應(yīng)于根據(jù)由每個像素2中作為光電轉(zhuǎn)換單元的 光電二極管所接收到的光量而產(chǎn)生的信號電荷。列信號處理電路5設(shè)置在各個像素列中，并且在各像素列中對從一行像素2輸出 的信號進行諸如噪聲去除等信號處理。也就是，列信號處理電路5進行用于去除像素2所 特有的固定模式噪聲的相關(guān)雙采樣(Correlated Double SamplingjDQ處理，或者進行諸 如信號放大或AD (模擬/數(shù)字)轉(zhuǎn)換等信號處理。水平選擇開關(guān)(未圖示)被連接在列信 號處理電路5的輸出級與水平信號線10之間。由移位寄存器形成的水平驅(qū)動電路6依次輸出水平掃描脈沖從而依次選擇對應(yīng) 的列信號處理電路5，并將像素信號從列信號處理電路5輸出至水平信號線10。輸出電路7對從列信號處理電路5通過水平信號線10依次提供的信號進行處理， 并輸出這些處理后的信號。在一些情況下僅對這些信號進行緩存，或者在一些情況下對這 些信號進行諸如黑電平調(diào)整、列差異修正或各種數(shù)字信號處理。輸入/輸出端子12與外部 交換信號。圖2B 圖2C圖示了本發(fā)明實施方式的MOS固體攝像器件的基本整體結(jié)構(gòu)。如圖 2A所示，在相關(guān)技術(shù)的MOS固體攝像器件151中，在一個半導體芯片152上安裝有像素陣 列153、控制電路巧4和用于進行信號處理的邏輯電路155。通常，像素陣列153和控制電 路IM形成圖像傳感器156。然而，如圖2B所示，在本發(fā)明一個實施方式的MOS固體攝像器 件21中，在第一半導體芯片部22上安裝有像素陣列23和控制電路M，而在第二半導體芯 片部26中安裝有含有用于進行信號處理的信號處理電路的邏輯電路25。通過將第一半導 體芯片部22和第二半導體芯片部沈彼此電連接以形成一個半導體芯片，從而形成MOS固 體攝像器件21。如圖2C所示，在本發(fā)明另一實施方式的MOS固體攝像器件觀中，像素陣列 23安裝于第一半導體芯片部22上，而控制電路M和含有信號處理電路的邏輯電路25安裝 于第二半導體芯片部26上。將該第一半導體芯片部22和第二半導體芯片部沈彼此電連 接以形成一個半導體芯片，從而形成MOS固體攝像器件觀。
盡管未圖示，也可以使兩個以上半導體芯片部彼此結(jié)合來形成MOS固體攝像器 件。可以按照如下方式來配置MOS固體攝像器件三個以上半導體芯片部(包括第一半導 體芯片部、第二半導體芯片部以及一個具有存儲元件陣列的半導體芯片部或者一個具有另 一電路元件的半導體芯片部)彼此結(jié)合而形成一個芯片。第一實施方式圖3圖示了本發(fā)明第一實施方式的半導體器件即MOS固體攝像器件。在本第一實 施方式中，固體攝像器件觀包括堆疊而成的半導體芯片27 該半導體芯片27中，含有像素 陣列23和控制電路M的第一半導體芯片部22與含有邏輯電路25的第二半導體芯片部沈 彼此結(jié)合起來。以讓多層布線層41與多層布線層55相互面對的方式將第一半導體芯片部 22和第二半導體芯片部沈彼此結(jié)合。在本實施方式中，可通過粘合劑層57使第一半導體 芯片部和第二半導體芯片部結(jié)合起來，且在第一半導體芯片部與粘合劑層57之間設(shè)有保 護層42以及在第二半導體芯片部與粘合劑層57之間設(shè)有保護層56。作為另一種選擇，第 一半導體芯片部和第二半導體芯片部可通過等離子體接合方式而結(jié)合起來。在本實施方式中，形成了半導體移除區(qū)域52，在該半導體移除區(qū)域52中將第一半 導體芯片部22的半導體部的一部分完全移除，并在半導體移除區(qū)域52中形成有連接布線 67，這些連接布線67都用于將第一半導體芯片部22連接至第二半導體芯片部26。半導體 移除區(qū)域52涵蓋了如下的全部區(qū)域這些區(qū)域中，形成有連接至與像素陣列23的各垂直信 號線對應(yīng)的鋪設(shè)布線40d的各連接布線67。如圖15A所示，半導體移除區(qū)域52形成在像素 陣列23的外側(cè)。半導體移除區(qū)域52對應(yīng)于所謂的電極焊盤區(qū)域。在圖15A中，半導體移 除區(qū)域52形成于像素陣列23的在垂直方向上的外側(cè)。在第一半導體芯片部22中，在減薄的第一半導體基板31上形成有像素陣列23， 其含有作為光電轉(zhuǎn)換單元的光電二極管(PD)，并含有多個像素晶體管Trl和Tr2 ；以及控制 電路對，其包括MOS晶體管Tr3和1^4。像素晶體管Trl和Tr2及MOS晶體管Tr3和Tr4是 代表性的晶體管。在半導體基板31的正面31a側(cè)上，通過利用層間絕緣膜39而形成有多 層布線層41，在本實施方式中該多層布線層41中設(shè)置有由三層金屬Ml至M3形成的多層布 線4(U40a、40b和40c]。在下面的制造方法中將會詳細說明控制電路M的像素晶體管Trl 和Tr2以及MOS晶體管iTr3和Tr4。在第二半導體芯片部沈中，含有MOS晶體管Tr6至TrS的邏輯電路25被形成在 第二半導體基板45中。在半導體基板45的正面4 側(cè)上，通過利用層間絕緣膜49而形成 有多層布線層陽，在本實施方式中該多層布線層陽中設(shè)置有由三層金屬Mll至M13形成的 多層布線53[53a、5;3b和53c]。在下面的制造方法中將會詳細說明MOS晶體管Tr6 Tr8。在第一半導體芯片部22的半導體移除區(qū)域52中，通過蝕刻來移除整個第一半導 體基板31。形成含有氧化硅(SiO2)膜58和氮化硅(SiN)膜59的堆疊絕緣膜61，該堆疊 絕緣膜61從半導體移除區(qū)域52的底面和側(cè)面延伸至半導體基板31的背面。堆疊絕緣膜 61用作對從半導體移除區(qū)域52的凹部的側(cè)面露出的半導體基板31進行保護的保護性絕緣 膜，還兼用作像素的防反射膜。在半導體移除區(qū)域52中，形成從氮化硅膜59到達第一半導體芯片部22中的第一 連接焊盤65的連接孔64，該第一連接焊盤65與多層布線層41中的所需布線(由第三層金 屬M3形成的鋪設(shè)布線40d)電連接。另外，形成貫通連接孔62，其穿過第一半導體芯片部22的多層布線層41并到達第二半導體芯片部沈中的第二連接焊盤63，該第二連接焊盤63 與多層布線層55中的所需布線(由第三層金屬M13形成的鋪設(shè)布線53d)電連接。連接布線67包括埋置在連接孔64中并與第一連接焊盤65電連接的連接導體68、 埋置在貫通連接孔62中并與第二連接焊盤63電連接的貫通連接導體69、以及在導體68和 69的上端處將這兩個導體68和69相互電連接的連結(jié)導體71。在背面31b ( S卩，第一半導體芯片部22的光電二極管34的光入射面)側(cè)上形成有 遮光膜72，該遮光膜72覆蓋著必須被遮光的區(qū)域。形成有覆蓋著遮光膜72的平坦化膜73， 在平坦化膜73上與各個像素對應(yīng)地形成有片上濾色器74，并且在片上濾色器74上形成有 片上微透鏡75。以此方式，形成了背面照射型固體攝像器件觀。連接布線67的暴露在外 的連結(jié)導體71用作通過焊接引線與外部導線連接的電極焊盤。固體攝像器件的示例性制造方法圖4 圖14圖示了第一實施方式的固體攝像器件觀的制造方法的一個實例。如 圖4所示，在第一半導體晶片(下面稱為第一半導體基板)31的用于形成相應(yīng)芯片部的各 區(qū)域中形成部分完成的圖像傳感器(即像素陣列23和控制電路24)。也就是說，在半導體 基板(例如硅基板)31的用于形成芯片部的每個區(qū)域中形成每個像素的用作光電轉(zhuǎn)換單元 的光電二極管(PD)，并在半導體阱區(qū)域32中形成每個像素晶體管的源極/漏極區(qū)域33。通 過注入第一導電型雜質(zhì)(例如P型雜質(zhì))來形成半導體阱區(qū)域32。通過注入第二導電型雜 質(zhì)(例如η型雜質(zhì))來形成源極/漏極區(qū)域33。通過從半導體基板的正面注入離子，來形 成光電二極管(PD)和每個像素晶體管的源極/漏極區(qū)域33。光電二極管(PD)包括位于半導體基板正面?zhèn)鹊摩切桶雽w區(qū)域34和ρ型半導體 區(qū)域35。在其中形成有像素的該半導體基板的正面上隔著柵極絕緣膜形成柵極電極36。 柵極電極36和一對源極/漏極區(qū)域33形成了像素晶體管Trl和Tr2。在圖4中，該兩個 像素晶體管Trl和Tr2是多個像素晶體管的代表。鄰近于光電二極管(PD)的像素晶體管 Trl對應(yīng)于傳輸晶體管，且像素晶體管Trl的源極/漏極區(qū)域?qū)?yīng)于浮動擴散部(FD)。單 位像素30通過器件隔離區(qū)域38而彼此分隔開。器件隔離區(qū)域38被形成得具有淺溝槽隔 離(Shallow Trench Isolation, STI)結(jié)構(gòu)在該STI結(jié)構(gòu)中，諸如SiO2膜等絕緣膜被埋置 在形成于基板中的凹槽內(nèi)。另一方面，在控制電路M側(cè)的半導體基板31中形成用于形成控制電路的MOS晶 體管。在圖4中，MOS晶體管Tr3和Tr4作為這些晶體管的代表，并表示用于形成控制電路 24的MOS晶體管。MOS晶體管Tr3和Tr4每一者都包括η型源極/漏極區(qū)域33和形成于 柵極絕緣膜上的柵極電極36。接下來，在半導體基板31的正面上形成第一層層間絕緣膜39，在該層間絕緣膜39 中形成一些連接孔，然后形成與所需晶體管連接的連接導體44。當想要形成具有不同高度 的連接導體44時，在含有晶體管上表面的整個表面上先堆疊有諸如氧化硅膜等第一絕緣 薄膜43a以及用作蝕刻停止膜的諸如氮化硅膜等第二絕緣薄膜43b。在該第二絕緣薄膜4 上形成上述第一層層間絕緣膜39。然后，在第一層層間絕緣膜39中選擇性地形成具有不同 深度的連接孔，直到達到用作蝕刻停止膜的第二絕緣薄膜43b。接著，在對應(yīng)的單元中選擇 性地蝕刻掉相同厚度的第一絕緣薄膜43a及第二絕緣薄膜43b，以形成從上述對應(yīng)的連接 孔延續(xù)而成的連接孔。隨后，將連接導體44埋置到每個連接孔中。
13
接下來，通過利用層間絕緣膜39來形成多層布線層41，以使其連接至對應(yīng)的連接 導體44，在上述多層布線層41中設(shè)置有由三層金屬Ml至M3形成的多層布線4(U40a、40b 和40c]。布線40由銅(Cu)制成。通常，每條銅線布線被包覆有阻擋層金屬膜，以防止Cu 擴散。因此，在多層布線層41上形成用于銅布線40的覆蓋膜(所謂的保護膜42)。通過上 述的這些工序，形成了含有部分完成的像素陣列23和部分完成的控制電路M的第一半導 體基板31。另一方面，如圖5所示，在第二半導體基板(半導體晶片)45的用于形成各個芯片 部的區(qū)域中，形成含有部分完成的用于處理信號的信號處理電路的邏輯電路25。也就是說， 在位于半導體基板(例如硅基板)45正面?zhèn)鹊摩研桶雽w阱區(qū)域46中，多個含有邏輯電路 的MOS晶體管被形成得通過器件隔離區(qū)域50而彼此分隔開。這里，MOS晶體管Tr6、Tr7和 TrS是多個MOS晶體管的代表。MOS晶體管Tr6、Tr7和Tr8每一者都包括一對η型源極/ 漏極區(qū)域47和形成于柵極絕緣膜上的柵極電極48。邏輯電路25可含有CMOS晶體管。器 件隔離區(qū)域50被形成得具有STI (淺溝槽隔離)結(jié)構(gòu)在該STI結(jié)構(gòu)中，諸如S^2膜等絕 緣膜被埋置在形成于基板中的凹槽內(nèi)。接下來，在半導體基板45的正面上形成第一層層間絕緣膜49，然后在層間絕緣膜 49中形成連接孔，以便形成與所需晶體管連接的連接導體M。當想要形成具有不同高度的 連接導體討時，如上所述，在含有晶體管上表面的整個表面上先堆疊有諸如氧化硅膜等第 一絕緣薄膜43a以及用作蝕刻停止膜的諸如氮化硅膜等第二絕緣薄膜43b。在該第二絕緣 薄膜4 上形成上述第一層層間絕緣膜49。然后，在第一層層間絕緣膜49中選擇性地形成 具有不同深度的連接孔，直到到達用作蝕刻停止膜的第二絕緣薄膜43b。接著，在對應(yīng)的單 元中選擇性地蝕刻掉相同厚度的第一絕緣薄膜43a及第二絕緣薄膜43b，以形成從上述對 應(yīng)的連接孔延續(xù)而成的連接孔。隨后，將連接導體M埋置到每個連接孔中。接下來，通過利用層間絕緣膜49來形成多層布線層55，以使其連接至對應(yīng)的連接 導體54，在上述多層布線層55中設(shè)置有由三層金屬Mll至M13形成的多層布線53[53a、 53b和53c]。布線53由銅(Cu)制成。類似于上述說明，在層間絕緣膜49上形成用于銅布 線53的覆蓋膜(所謂的保護膜56)。通過上述的這些工序，形成了含有部分完成的邏輯電 路25的第二半導體基板45。接下來，如圖6所示，以讓多層布線層41和多層布線層55相面對的方式將第一半 導體基板31和第二半導體基板45彼此結(jié)合。第一半導體基板和第二半導體基板可通過等 離子體接合方式或通過粘合劑而結(jié)合起來。這里第一半導體基板和第二半導體基板是通過 粘合劑進行結(jié)合。當使用粘合劑時，如圖7所示，在第一半導體基板31的接合面和第二半 導體基板45的接合面這二者中的一者上形成粘合劑層57。通過在這兩個半導體基板之間 插設(shè)有粘合劑層57來使它們相互疊加。也就是，使第一半導體基板31與第二半導體基板 45彼此結(jié)合起來。當?shù)谝话雽w基板和第二半導體基板是通過等離子體接合方式進行結(jié)合時，盡管 未圖示，但可以在第一半導體晶片31的接合面和第二半導體晶片45的接合面上形成等離 子體TEOS膜、等離子體SiN膜、SiON膜(遮擋膜)或SiC膜。對形成有該膜的上述兩個接 合面進行等離子體加工以便這兩個接合面相互疊加，然后通過退火處理使這兩個接合面粘 結(jié)起來。優(yōu)選地，在400°C以下的低溫下使第一半導體晶片和第二半導體晶片結(jié)合，在該低溫下不會對布線等產(chǎn)生影響。接著，如圖8所示，從第一半導體基板31的背面31b進行研磨和拋光，以減薄第一 半導體基板31。進行該減薄過程從而使光電二極管(PD)露出。在該減薄過程之后，在光 電二極管(PD)的背面上形成ρ型半導體層以防止暗電流。半導體基板31的厚度大約為 600 μ m，但將會被減薄約3 μ m 約5 μ m。在相關(guān)技術(shù)中，該減薄過程需要與單獨的支撐基 板相結(jié)合。然而，在本實施方式中，含有邏輯電路25的第二半導體基板45還兼用作在對第 一半導體基板31進行減薄時的支撐基板。第一半導體基板31的背面31b是背面照射型固 體攝像器件的光入射面。接下來，如圖9所示，在彼此結(jié)合起來的第一半導體基板31和第二半導體基板45 中，將完成的第一半導體芯片部的區(qū)域中的半導體部的一部分(即，半導體基板31的一部 分)完全移除，從而形成半導體移除區(qū)域52。如圖15B所示，該半導體移除區(qū)域52形成在 像素陣列23的外側(cè)并且涵蓋了具有如下部分的全部區(qū)域該部分中形成有連接至與像素 陣列的各條垂直信號線對應(yīng)的鋪設(shè)布線40d的各個連接布線。在圖15B中，半導體移除區(qū) 域52形成于像素陣列23的在垂直方向上的外側(cè)。隨后，如圖10所示，形成并粘附含有氧化硅(SiO2)膜58和氮化硅(SiN)膜59的 堆疊絕緣膜61，并且該堆疊絕緣膜61從半導體移除區(qū)域52的內(nèi)表面延伸到控制電路M和 像素陣列23的背面(光入射面)。堆疊絕緣膜61用作半導體移除區(qū)域52的半導體側(cè)表面 的保護膜，還兼用作像素陣列23的防反射膜。接著，如圖11所示，在半導體移除區(qū)域52中形成貫通連接孔62，該貫通連接孔62 被形成得從堆疊絕緣膜61穿過第一半導體基板31的多層布線層41而到達第二連接焊盤 63 (該第二連接焊盤63與第二半導體基板45的多層布線層55中的所需布線53連接)。貫 通連接孔62到達與由多層布線層的最上層(即，第三層金屬Ml； )形成的布線53d電連接 的第二連接焊盤63。與像素陣列23的垂直信號線在數(shù)量上相對應(yīng)地形成多個貫通連接孔 62。由第三層金屬M13形成的連接至第二連接焊盤63的布線53d用作對應(yīng)于垂直信號線 的鋪設(shè)布線。如該圖示出的實例所示，第二連接焊盤63是由第三層金屬M13形成，并被形 成得是從對應(yīng)于垂直信號線的鋪設(shè)布線53d延續(xù)而成。接下來，如圖12所示，在半導體移除區(qū)域52中形成從堆疊絕緣膜61到達第一連 接焊盤65 (該第一連接焊盤65與第一半導體基板31的多層布線層41中的所需布線40連 接)的連接孔64。在本實例中，形成了到達第一連接焊盤65的連接孔64，該第一連接焊盤 65與多層布線層41的由第三層金屬M3形成的布線40d電連接。與像素陣列23的垂直信 號線在數(shù)量上相對應(yīng)地形成多個連接孔64。由第三層金屬M3形成的連接至第一連接焊盤 65的布線40d用作對應(yīng)于垂直信號線的鋪設(shè)布線。在該圖示出的實例中，第一連接焊盤65 是由第三層金屬M3形成，并被形成得是從對應(yīng)于垂直信號線的鋪設(shè)布線40d延續(xù)而成。隨后，如圖13所示，連接布線67被形成得將第一連接焊盤65與第二連接焊盤63 電連接。也就是說，在第一半導體基板31的整個背面上形成導電膜，使該導電膜埋置在貫 通連接孔62和連接孔64中，然后對該導電膜進行回蝕和圖形化以形成連接布線67。連接 布線67包括埋置在連接孔64中并與第一連接焊盤65連接的連接導體68以及埋置在貫通 連接孔62中并與第二連接焊盤63連接的貫通連接導體69。連接布線67還包括在半導體 移除區(qū)域的露出底面上將連接導體68與貫通連接導體69電連接的連結(jié)導體71。連接導體68、貫通連接導體69和連結(jié)導體71可由同種金屬一體形成。連接布線67可以由能夠借助 于阻擋層金屬(TiN等)而被圖形化的例如鎢(W)、鋁(Al)或金(Au)等金屬形成。接著，如圖14所示，在必須遮光的區(qū)域中形成遮光膜72。如該圖示意性地顯示的 那樣，遮光膜72形成在控制電路M上。作為另一種選擇，遮光膜72也可以形成在像素晶 體管上。遮光膜72可由諸如鎢(W)等金屬形成。形成覆蓋住遮光膜72且延伸至像素陣列 23上的平坦化膜73。例如可在平坦化膜73上與各個像素對應(yīng)地形成紅色(R)、綠色(G) 和藍色(B)片上濾色器74 (但不限于此)，然后在片上濾色器74上形成片上微透鏡75。于 是，完成了第一半導體基板31的像素陣列23和控制電路M。連接布線67的連結(jié)導體71 用作暴露在外的電極焊盤。這樣，完成了第二半導體基板45的邏輯電路25。接下來，獲得分割開的單個芯片，由此得到圖3所示的所期望的背面照射型固體 攝像器件28。在固體攝像器件觀中，由連接布線67的連結(jié)導體71形成的電極焊盤通過引 線焊接而與外部導線連接。在第一實施方式的固體攝像器件及其制造方法中，像素陣列23和控制電路M被 形成在第一半導體芯片部22中，而用于處理信號的邏輯電路25被形成在第二半導體芯片 部沈中。由于該固體攝像器件具有在不同的芯片部中實現(xiàn)像素陣列功能和邏輯功能的結(jié) 構(gòu)，因而能夠發(fā)揮像素陣列23和邏輯電路25的最優(yōu)化處理技術(shù)。因此，像素陣列23和邏 輯電路25的性能得以充分實現(xiàn)，從而提供了高性能的固體攝像器件。在本實施方式中，完全移除了第一半導體芯片部22的一部分(即用于形成連接導 體和貫通連接導體的區(qū)域中的半導體部)。由于連接導體68和貫通連接導體69形成在移 除了半導體部的半導體移除區(qū)域52中，因而能夠減小半導體基板31與連接導體68之間以 及半導體基板31與貫通連接導體69之間的寄生電容，從而實現(xiàn)了固體攝像器件中的高性 能。當使用圖2C所示的結(jié)構(gòu)時，可在第一半導體芯片部22上形成對光進行接收的像 素陣列23，并且可在第二半導體芯片部沈中形成彼此分隔開的控制電路M和邏輯電路 25。因此，當制造了半導體芯片部22和沈時能夠獨立地選擇最優(yōu)化處理技術(shù)，并能夠減小 產(chǎn)品模塊的面積。在第一實施方式中，含有像素陣列23和控制電路M的第一半導體基板31與含有 邏輯電路25的第二半導體基板45等所有的部分完成產(chǎn)品彼此結(jié)合起來，然后對第一半導 體基板31進行減薄。也就是說，在減薄第一半導體基板31時用第二半導體基板45作為支 撐基板。因此，可以減少部件數(shù)量并能簡化制造工序。在本實施方式中，減薄第一半導體基板31并且是在進一步移除了半導體部的半 導體移除區(qū)域52中形成貫通連接孔62和連接孔64。因此，減小了這些孔的縱橫比(孔長 度與孔直徑之比)，從而以高精度形成了貫通連接孔62和連接孔64。于是，能夠以高精度 制造出高性能的固體攝像器件。第二實施方式圖16圖示了本發(fā)明第二實施方式的半導體器件即MOS固體攝像器件。在第二實 施方式中，固體攝像器件78包括堆疊而成的半導體芯片27 該半導體芯片27中，含有像素 陣列23和控制電路M的第一半導體芯片部22與含有邏輯電路25的第二半導體芯片部沈 彼此結(jié)合起來。以讓多層布線層41和55相互面對的方式將第一半導體芯片部22和第二
16半導體芯片部沈彼此結(jié)合。在本實施方式中，形成有半導體移除區(qū)域52 (在該半導體移除區(qū)域52中將第一半 導體芯片部22的半導體部的一部分完全移除)，并形成有從半導體移除區(qū)域52的內(nèi)表面延 伸至半導體基板31的背面31b的堆疊絕緣膜61。在半導體移除區(qū)域52中形成有經(jīng)過平坦 化處理并且與半導體基板31上的堆疊絕緣膜61的正面齊平的絕緣膜77。絕緣膜77的蝕 刻速率不同于堆疊絕緣膜61正面上的氮化硅膜59的蝕刻速率。絕緣膜77例如由但不限 于氧化硅膜形成。然后，形成有穿過絕緣膜77分別到達第一連接焊盤65和第二連接焊盤63的連接 孔64和貫通連接孔62。通過這兩個連接孔64和62來形成使第一連接焊盤65連接至第 二連接焊盤63的連接布線67。連接布線67包括埋置在連接孔64中并與第一連接焊盤65 電連接的連接導體68、埋置在貫通連接孔62中并與第二連接焊盤63電連接的貫通連接導 體69、以及在導體68和69的上端處將這兩個導體相互電連接的連結(jié)導體71。在必要時， 連接導體68、貫通連接導體69和連結(jié)導體71由金屬一體形成。連結(jié)導體71形成在經(jīng)過平 坦化的絕緣膜77上方。其它結(jié)構(gòu)與第一實施方式中的前述結(jié)構(gòu)相同。因此，與圖3中的各部件對應(yīng)的部 件用相同的附圖標記表示，并且不再贅述。固體攝像器件的制造方法圖17 圖M圖示了第二實施方式的固體攝像器件78的制造方法的一個實例。圖17圖示了與上述第一實施方式的固體攝像器件觀的制造步驟中由圖10所示 的結(jié)構(gòu)相同的結(jié)構(gòu)。由于圖17的各步驟與上述圖4 圖10中的步驟相同，因而不再贅述。在圖17的步驟中，形成并粘附了含有氧化硅(SiO2)膜58和氮化硅(SiN)膜59的 堆疊絕緣膜61，并且該堆疊絕緣膜61從半導體移除區(qū)域52的內(nèi)表面延伸至控制電路M和 像素陣列23的背面(光入射面)。接著，如圖18所示，在半導體基板31的整個背面上堆疊諸如氧化硅膜等絕緣膜 77,以將其埋置在半導體移除區(qū)域52內(nèi)。隨后，如圖19 所示，利用化學機械研磨(chemical mechanical polishing, CMP) 方法對絕緣膜77進行研磨，直到絕緣膜77具有所需的厚度。接下來，如圖20所示，利用氫氟酸通過濕式蝕刻法對絕緣膜77進行蝕刻直至達到 氮化硅膜59，并對該絕緣膜77進行平坦化使其與氮化硅膜59齊平。這時，氮化硅膜59用 作蝕刻停止膜。接著，如圖21所示，在半導體移除區(qū)域52中形成穿過絕緣膜77和多層布線層41 并到達第二連接焊盤63的貫通連接孔62，上述第二連接焊盤63與第二半導體基板45的多 層布線層陽中的所需布線53d連接。貫通連接孔62到達與布線53d電連接的第二連接焊 盤63，該布線53d由多層布線層55的最上層形成(即如上面所說明的那樣，由第三層金屬 M13形成)。與像素陣列23的垂直信號線在數(shù)量上相對應(yīng)地形成多個貫通連接孔62。由第 三層金屬M13形成的連接至第二連接焊盤63的布線53d用作對應(yīng)于垂直信號線的鋪設(shè)布 線。如該圖示出的實例所示，第二連接焊盤63是由第三層金屬M13制成，并被形成得是從 對應(yīng)于垂直信號線的鋪設(shè)布線53d延續(xù)而成。隨后，如圖22所示，在半導體移除區(qū)域52中形成從絕緣膜77至第一連接焊盤65
17的連接孔64。該連接孔64到達第一連接焊盤65，上述第一連接焊盤65與多層布線層41 的由第三層金屬M3形成的布線40d電連接。與像素陣列23的垂直信號線在數(shù)量上相對應(yīng) 地形成多個連接孔64。由第三層金屬M3形成的連接至第一連接焊盤65的布線40d用作 對應(yīng)于垂直信號線的鋪設(shè)布線。如該圖示出的實例所示，第一連接焊盤65是由第三層金屬 M3制成，并被形成得是從對應(yīng)于垂直信號線的鋪設(shè)布線40d延續(xù)而成。接著，如圖23所示，將連接布線67形成得使第一連接焊盤65與第二連接焊盤63 電連接。也就是說，在絕緣膜77和第一半導體基板31的整個背面上形成導電膜，使其埋置 在貫通連接孔62和連接孔64中，然后對該導電膜進行回蝕和圖形化以形成連接布線67。 該連接布線67包括埋置在連接孔64中并與第一連接焊盤65連接的連接導體68以及埋置 在貫通連接孔62中并與第二連接焊盤63連接的貫通連接導體69。連接布線67還包括在 經(jīng)過了平坦化處理的絕緣膜77上使連接導體68與貫通連接導體69電連接的連結(jié)導體71。 連接導體68、貫通連接導體69和連結(jié)導體71可利用同種金屬膜而被一體形成為上述導電 膜。連接布線67可以由能夠借助于阻擋層金屬(TiN等)而被圖形化的例如鎢(W)、鋁(Al) 或金(Au)等金屬形成。隨后，如圖M所示，在必須遮光的區(qū)域中形成遮光膜72。如該圖示意性地顯示的 那樣，遮光膜72形成在控制電路M上。作為另一種選擇，遮光膜72也可以形成在像素晶 體管上。遮光膜72可由諸如鎢(W)等金屬形成。形成覆蓋住遮光膜72且延伸至像素陣列 23上的平坦化膜73。例如可在平坦化膜73上與各個像素對應(yīng)地形成紅色(R)、綠色(G) 和藍色(B)片上濾色器74 (但不限于此)，然后在片上濾色器74上形成片上微透鏡75。于 是，完成了第一半導體基板31的像素陣列23和控制電路M。連接布線67的連結(jié)導體71 用作暴露在外的電極焊盤。這樣，完成了第二半導體基板45的邏輯電路25。接下來，獲得分割開的單個芯片，由此得到圖16所示的所期望的背面照射型固體 攝像器件78。在第二實施方式的固體攝像器件78及其制造方法中，將第一半導體芯片部22的 一部分(即用于形成連接導體68和貫通連接導體69的區(qū)域中的半導體部)完全地移除， 將絕緣膜77埋置于該移除過程后的半導體移除區(qū)域52中。由于連接導體68和貫通連接 導體69分別形成在位于絕緣膜77中的連接孔64和貫通連接孔62中，因而利用絕緣膜77 使得連接導體68和貫通連接導體69都與半導體基板31的側(cè)面隔離開，從而減小了連接導 體68與半導體基板31之間以及貫通連接導體69與半導體基板31之間的寄生電容。因為 半導體移除區(qū)域52內(nèi)被絕緣膜77填埋，所以通過與堆疊絕緣膜61進行機械配合能夠可靠 地保護半導體基板31的面對著半導體移除區(qū)域52側(cè)壁的表面。因此，能夠?qū)崿F(xiàn)固體攝像 器件中的高性能。在本實施方式中，減薄了第一半導體基板31并形成了貫通連接孔62和連接孔64。 因此，減小了這些孔的縱橫比，由此以高精度形成了貫通連接孔62和連接孔64。于是，能夠 以高精度制造出高性能的固體攝像器件。省略了進一步的說明，但能夠得到與第一實施方式的優(yōu)點相同的優(yōu)點。第三實施方式圖25圖示了本發(fā)明第三實施方式的半導體器件即MOS固體攝像器件。在第三實 施方式中，固體攝像器件82包括堆疊而成的半導體芯片27 該半導體芯片27中，含有像素陣列23和控制電路M的第一半導體芯片部22與含有邏輯電路25的第二半導體芯片部沈 彼此結(jié)合起來。以讓多層布線層41和55相互面對的方式將第一半導體芯片部22和第二 半導體芯片部沈彼此結(jié)合。在本實施方式中，形成半導體移除區(qū)域52(在該半導體移除區(qū)域52中，第一半導 體芯片部22的半導體部的一部分被完全移除)，并形成從半導體移除區(qū)域52的內(nèi)表面延伸 至半導體基板31的背面的堆疊絕緣膜61。在半導體移除區(qū)域52中形成經(jīng)過平坦化處理并 因此與半導體基板31上的堆疊絕緣膜61的正面齊平的絕緣膜77。在絕緣膜77的與連接 布線67對應(yīng)的部分中形成從該正面算起具有所需深度的凹部81。絕緣膜77的蝕刻速率不 同于堆疊絕緣膜61正面上的氮化硅膜59的蝕刻速率。絕緣膜77例如由但不限于氧化硅 膜形成。然后，形成穿過位于凹部81下方的絕緣膜77并分別到達第一連接焊盤65和第二 連接焊盤63的連接孔64和貫通連接孔62。通過利用這兩個連接孔62和64，形成使第一 連接焊盤65連接至第二連接焊盤63的連接布線67。該連接布線67包括埋置在連接孔64 中并與第一連接焊盤65電連接的連接導體68、埋置在貫通連接孔62中并與第二連接焊盤 63電連接的貫通連接導體69、以及在導體68和69的上端處將這兩個導體相互電連接的連 結(jié)導體71。在必要時，連接導體68、貫通連接導體69和連結(jié)導體71由金屬一體形成。連 結(jié)導體71埋置在絕緣膜77的凹部81中。連結(jié)導體71的正面與絕緣膜77的正面齊平。其它結(jié)構(gòu)與第一實施方式中的前述結(jié)構(gòu)相同。因此，與圖3中的各部件對應(yīng)的部 件用相同的附圖標記表示，并且不再贅述。固體攝像器件的示例性制造方法圖沈 圖30圖示了第三實施方式的固體攝像器件82的制造方法。圖沈圖示了與上述第二實施方式的固體攝像器件78的制造步驟中由圖20所示 的結(jié)構(gòu)相同的結(jié)構(gòu)。由于圖26的各步驟與上述圖4 圖10以及圖17 圖20中的步驟相 同，因而不再贅述。在圖沈的步驟中，堆疊絕緣膜77且使其埋置于半導體移除區(qū)域52中，然后利用 化學機械研磨(CMP)和濕式蝕刻對絕緣膜77的正面進行平坦化處理，使其與堆疊絕緣膜61 的正面齊平。接著，如圖27所示，在絕緣膜77的正面上與連接布線67的區(qū)域?qū)?yīng)地形成凹部 81，該凹部81具有從上述正面算起的所需深度。隨后，如圖28所示，形成穿過位于凹部81下方的絕緣膜77和多層布線層41而到 達第二連接焊盤63的貫通連接孔62。該貫通連接孔62到達與布線53d電連接的第二連接 焊盤63，該布線53d由第二半導體芯片部沈的多層布線層55的最上層形成(即如上面所 說明的那樣，由第三層金屬M13形成)。與像素陣列23的垂直信號線在數(shù)量上相對應(yīng)地形 成多個貫通連接孔62。連接至第二連接焊盤63的布線53d用作對應(yīng)于垂直信號線的鋪設(shè) 布線。如該圖示出的實例所示，第二連接焊盤63是由第三層金屬M13制成，并被形成得是 從對應(yīng)于垂直信號線的鋪設(shè)布線53d延續(xù)而成。然后，在半導體移除區(qū)域52中形成起始于凹部81下方的絕緣膜77且終止于第一 連接焊盤65的連接孔64。該連接孔64到達第一連接焊盤65，該第一連接焊盤65與由第 一半導體芯片部22的多層布線層41的第三層金屬M3形成的布線40d電連接。與像素陣
19列23的垂直信號線在數(shù)量上相對應(yīng)地形成多個連接孔64。由第三層金屬M3形成的連接至 第一連接焊盤65的金屬布線40d用作對應(yīng)于垂直信號線的鋪設(shè)布線。如該圖示出的實例 所示，第一連接焊盤65是由第三層金屬M3制成，并被形成得是從對應(yīng)于垂直信號線的鋪設(shè) 布線40d延續(xù)而成。接下來，如圖四所示，將連接布線67形成得用于使第一連接焊盤65與第二連接 焊盤63電連接。也就是說，在絕緣膜77和第一半導體基板31的整個背面上形成導電膜， 使其埋置在凹部81以及貫通連接孔62和連接孔64中，然后對該導電膜進行回蝕以形成連 接布線67。該連接布線67包括埋置在連接孔64中并與第一連接焊盤65連接的連接導體 68以及埋置在貫通連接孔62中并與第二連接焊盤63連接的貫通連接導體69。連接布線 67還包括使連接導體68與貫通連接導體69電連接的連結(jié)導體71。對連結(jié)導體71進行平 坦化處理以使其填埋于凹部81中并與絕緣膜77的正面齊平。連接導體68、貫通連接導體 69和連結(jié)導體71利用同種金屬被一體形成為上述導電膜。因為連接布線67是通過回蝕 而形成的，所以連接布線67可由銅(Cu)形成。連結(jié)導體71可以由能夠借助于阻擋層金屬 (TiN等)而被圖形化的例如鎢(W)、鋁(Al)或金(Au)等金屬形成。接著，如圖30所示，在必須遮光的區(qū)域中形成遮光膜72。如該圖示意性地顯示的 那樣，遮光膜72形成在控制電路M上。作為另一種選擇，遮光膜72也可以形成在像素晶 體管上。遮光膜72可由諸如鎢(W)等金屬形成。形成覆蓋住遮光膜72且延伸至像素陣列 23上的平坦化膜73。例如可在平坦化膜73上與各個像素對應(yīng)地形成紅色(R)、綠色(G) 和藍色(B)片上濾色器74 (但不限于此)，然后在片上濾色器74上形成片上微透鏡75。于 是，完成了第一半導體基板31的像素陣列23和控制電路M。連接布線67的連結(jié)導體71 用作暴露在外的電極焊盤。這樣，完成了第二半導體基板45的邏輯電路25。接下來，獲得分割開的單個芯片，由此得到圖25所示的所期望的背面照射型固體 攝像器件82。在第三實施方式的固體攝像器件及其制造方法中，將第一半導體芯片部22的一 部分(即用于形成連接導體68和貫通連接導體69的區(qū)域中的半導體部)完全地移除，并 將絕緣膜77埋置于該移除過程后的半導體移除區(qū)域52中。在絕緣膜77中形成凹部81，并 將連接導體68和貫通連接導體69分別埋置于形成在位于凹部81下方的絕緣膜77中的連 接孔64和貫通連接孔62中。因此，利用絕緣膜77使得連接導體68和貫通連接導體69都 與半導體基板31的側(cè)面隔離開，從而減小了連接導體68與半導體基板31之間以及貫通連 接導體69與半導體基板31之間的寄生電容。因為半導體移除區(qū)域52內(nèi)被絕緣膜77填埋 著，所以通過與堆疊絕緣膜61進行機械配合能夠可靠地保護半導體基板31的面對著半導 體移除區(qū)域52側(cè)壁的表面。因此，能夠?qū)崿F(xiàn)固體攝像器件中的高性能。由于連結(jié)導體71埋置在絕緣膜77的凹部81中，并通過對連結(jié)導體71進行平坦 化處理以使其與絕緣膜77的正面齊平，因此能夠獲得表面不平坦性很小的固體攝像器件。在第三實施方式中，減薄了第一半導體基板31，在絕緣膜77中形成了凹部81，并 形成了貫通連接孔62和連接孔64。因此，減小了這些孔的縱橫比，由此以高精度形成了貫 通連接孔62和連接孔64。于是，能夠以高精度制造出高性能的固體攝像器件。省略了進一步的說明，但能夠得到與第一實施方式的優(yōu)點相同的優(yōu)點。在第二實施方式和第三實施方式中，可以使用圖2C的結(jié)構(gòu)。
在上述各實施方式中，是將兩個半導體芯片部22和沈彼此結(jié)合。本發(fā)明實施方 式的固體攝像器件可通過使兩個以上半導體芯片部彼此結(jié)合來構(gòu)造而成。即使在兩個以上 半導體芯片部彼此結(jié)合的結(jié)構(gòu)中，也可將前述的完全移除了半導體部的結(jié)構(gòu)應(yīng)用于具有像 素陣列23的第一半導體芯片部22與具有用于處理信號的邏輯電路25的第二半導體芯片 部26間的連接部。在由上述的半導體芯片部彼此結(jié)合而得到的結(jié)構(gòu)中，會出現(xiàn)例如對接地電容或?qū)?相鄰耦合電容等寄生電容。具體地，由于連接導體68和貫通連接導體69具有大的表面面 積，因而減小相鄰列的連接導體之間或者相鄰列的鋪設(shè)布線之間的相鄰耦合電容是優(yōu)選 的。這里，連接導體之間的那部分表示當連接導體68和貫通連接導體69配對時相鄰對的 連接導體之間的部分。另一方面，由于第一連接焊盤65的面積和間距以及第二連接焊盤63 的面積和間距大于像素面積和像素間距，因而實際可得到的布局是優(yōu)選的。下面說明用于實現(xiàn)實際可得到的布局以減小成對相鄰耦合電容的實施方式。第四實施方式圖31 圖35圖示了本發(fā)明第四實施方式的半導體器件即MOS固體攝像器件。在 附圖中，僅示出了布線連接部的布局，該布線連接部包括用于將第一半導體芯片部和第二 半導體芯片部相互電連接的連接焊盤。圖31是圖示了連接焊盤陣列的平面圖。圖32是沿 圖31的線XXXII-XXXII得到的截面圖。圖33是沿圖31的線XXXIII-XXXIII得到的截面 圖。圖34和圖35是圖31的分解平面圖。在第四實施方式的固體攝像器件84中，如上面所說明的那樣，將兩個半導體芯片 部22和沈彼此結(jié)合起來，移除第一半導體芯片部22的半導體部的一部分，并且將該兩個 半導體芯片部22和沈通過半導體移除區(qū)域52中的連接布線67彼此連接。在本實施方式 中，由于上述各實施方式的幾種結(jié)構(gòu)適用于除布線連接部布局以外的其它結(jié)構(gòu)，因此不再 贅述。在第四實施方式中，第一半導體芯片部22中的多層布線層41的布線40 [40a、40b、 40c和40d]由四層金屬組成的多個層形成。第一連接焊盤65由第一層金屬形成，對應(yīng)于垂 直信號線的鋪設(shè)布線40d可由第二層金屬之后的金屬形成。這里，對應(yīng)于垂直信號線的鋪 設(shè)布線40d是由第四層金屬形成。第二半導體芯片部沈中的多層布線層55的布線53[53a、 5!3b、53C和53d]由四層金屬組成的多個層形成。第二連接焊盤63可由第二層金屬之后的 金屬(即第三層金屬或第四層金屬)形成。這里，第二連接焊盤63是由第四層金屬形成。 對應(yīng)于垂直信號線的鋪設(shè)布線53d是由第一層金屬形成。在第一半導體芯片部22中，由第 一層金屬形成的第一連接焊盤65借助于由第二層金屬形成的連接部85和由第三層金屬形 成的貫穿導體86與由第四層金屬形成的鋪設(shè)布線40d電連接。在第二半導體芯片部沈中， 由第四層金屬形成的第二連接焊盤63借助于由第三層金屬形成的連接部87和由第二層金 屬形成的貫穿導體88與由第一層金屬形成的鋪設(shè)布線53d電連接?？紤]到第一半導體芯片部22與第二半導體芯片部沈相互結(jié)合時的位置間的差 異，將第二連接焊盤63形成得使其面積大于第一連接焊盤65的面積。將一對第一連接焊 盤65和第二連接焊盤63統(tǒng)稱為連接焊盤對89。第一連接焊盤65和第二連接焊盤63從平面圖看具有八邊形形狀，優(yōu)選具有正八 邊形形狀。連接焊盤對89的第一連接焊盤和第二連接焊盤沿水平方向排列著。多個連接焊盤對89沿著各列的鋪設(shè)布線40d和53d進行排列的水平方向排列著。另一方面，沿垂直方 向排列有多段(在本實施方式中為四段)連接焊盤對89。也就是說，在半導體芯片部22和 沈的布線連接部中，沿水平方向和垂直方向交替布置有具有正八邊形形狀的第一連接焊盤 65和第二連接焊盤63。這里，在水平方向上布置有多個連接焊盤對89并且在垂直方向上 布置有四段連接焊盤對89，從而構(gòu)造成連接焊盤陣列91。此處，限定了八邊形形狀。因為 該八邊形的第一連接焊盤65與鋪設(shè)布線40d連接(見圖32)，所以該八邊形的第一連接焊 盤65可一體地設(shè)有部分突出的連接用突出部65a。在此情況下，該形狀按照整體八邊形形 狀而稍微突出，從而落入八邊形的范圍內(nèi)。在連接焊盤陣列91中，第一連接焊盤65和第二連接焊盤63從平面圖看密集地布 置著。第一連接焊盤65和第二連接焊盤63可以彼此部分重疊地布置著。連接導體68和 貫通連接導體69分別與第一連接焊盤65和第二連接焊盤63連接，第一半導體芯片部22 和第二半導體芯片部26通過連接布線67彼此電連接，每個連接布線67都包括將連接導體 68和貫通連接導體69彼此連結(jié)的連結(jié)導體71。對于連接導體68和貫通連接導體69的截 面形狀，連接導體68和貫通連接導體69可形成為具有與連接焊盤65和63的平面形狀相 同的八邊形形狀。按照與第三實施方式相同的方式形成連接布線67。也就是說，絕緣膜77 埋置于半導體移除區(qū)域52中，連接導體68和貫通連接導體69穿過絕緣膜77，對連結(jié)導體 71的正面進行平坦化處理使其與絕緣膜77的正面齊平。在本實施方式中，各自與四條垂直信號線對應(yīng)的鋪設(shè)布線40d和53d分別被連接 至四段連接焊盤對89的第一連接焊盤65和第二連接焊盤63。在第一半導體芯片部22中， 每個第一連接焊盤65由第一層金屬形成，每條鋪設(shè)布線40d由第四層金屬形成。因為鋪設(shè) 布線40d可在第一連接焊盤65的下方延伸，所以能夠增大相鄰鋪設(shè)布線40d間的距離。同 樣，在第二半導體芯片部沈中，每個第二連接焊盤63由第四層金屬形成，每條鋪設(shè)布線53d 由第一層金屬形成。由于可將鋪設(shè)布線53d設(shè)置成在第二連接焊盤63下方延伸，因而能夠 增大相鄰鋪設(shè)布線53d間的距離。在第四實施方式的固體攝像器件84中，第一連接焊盤65和第二連接焊盤63的平 面形狀是八邊形的，并且形成了這樣連接焊盤陣列91 在該連接焊盤陣列91中第一連接焊 盤65和第二連接焊盤63沿水平方向和垂直方向交替地密集地布置著。也就是說，在半導 體芯片部22和沈的布線連接部中形成有密集的連接焊盤陣列91。由于對應(yīng)于四列垂直信 號線的鋪設(shè)布線40d和53d是與連接焊盤陣列91的四段連接焊盤對89的各段連接，因而 相鄰鋪設(shè)布線40d間的距離和相鄰鋪設(shè)布線53d間的距離增大，從而減小了相鄰耦合電容。 此外，由于在相鄰的連接導體對之間有絕緣膜77，因此能夠減小連接導體對之間的相鄰耦 合電容。與下面說明的其中將成對的第一連接焊盤65和第二連接焊盤63沿垂直方向布置 的結(jié)構(gòu)相比，在其中將成對的第一連接焊盤65和第二連接焊盤63沿水平方向布置的結(jié)構(gòu) 中由四列鋪設(shè)布線的布線長度差異所產(chǎn)生的布線阻抗差異有所減小。連接焊盤65及63的面積和間距大于像素的面積和間距。然而，在連接焊盤65和 63的上述布局中，能夠?qū)Σ季€40d和53d進行鋪設(shè)，從而提供高性能的固體攝像器件。在第四實施方式中，即使在使用第一實施方式和第二實施方式的連接布線67的 結(jié)構(gòu)時，也同樣能減小相鄰耦合電容。
在第四實施方式中，能夠得到與第一 第三實施方式的優(yōu)點相同的優(yōu)點。第五實施方式 圖36圖示了本發(fā)明第五實施方式的半導體器件即MOS固體攝像器件。在該圖中， 僅示出了布線連接部的布局，該布線連接部包括使第一半導體芯片部22與第二半導體芯 片部26電連接的連接焊盤65和63。在第五實施方式的固體攝像器件93中，像上面說明的那樣，兩個半導體芯片部22 和26彼此結(jié)合，移除第一半導體芯片部22的半導體部的一部分，并且兩個半導體芯片部22 和26是通過半導體移除區(qū)域52中的連接布線67彼此連接。在本實施方式中，由于上述各 實施方式的幾種結(jié)構(gòu)適用于除布線連接部布局以外的其它結(jié)構(gòu)，因此不再贅述。在第五實施方式中，夾著像素陣列23、以在垂直方向上相互面對的方式在像素陣 列23的兩個外側(cè)上設(shè)置有連接焊盤陣列91A和91B，并且對應(yīng)于垂直信號線的鋪設(shè)布線 40d和53d交替地與連接焊盤陣列91A和91B連接。在本實施方式中，與圖31中一樣，連接 焊盤對89 (該連接焊盤對89中，沿水平方向布置有成對的第一連接焊盤65和第二連接焊 盤63)以多段的方式設(shè)置著(這里為兩段)。連接焊盤陣列91A和91B的連接焊盤對89密 集地布置著。成對鋪設(shè)布線40d及53d以兩層的間隔交替連接至連接焊盤陣列91A和91B 的兩段式連接焊盤對89。兩個連接焊盤陣列91A和91B形成在圖15B所示的半導體移除區(qū) 域52a和52b中。在圖36中，連接焊盤65和63的平面形狀為八邊形，優(yōu)選為正八邊形。然而，由于 可以增大布線間的距離，因而連接焊盤的平面形狀可以是四邊形或六邊形的(優(yōu)選為正六 邊形)。本實施方式適用于下面說明的結(jié)構(gòu)該結(jié)構(gòu)中可以用沿垂直方向布置有第一連接 焊盤65和第二連接焊盤63的連接焊盤對來代替連接焊盤對89。在第五實施方式的固體攝像器件93中，夾著像素陣列23而設(shè)置連接焊盤陣列91A 和91B，并且對應(yīng)于垂直信號線的多列(兩列)鋪設(shè)布線交替地連接至連接焊盤陣列91A和 91B的兩段式連接焊盤對89。利用這種結(jié)構(gòu)，無需使相鄰鋪設(shè)布線40d之間的距離以及鋪 設(shè)布線53d之間的距離變窄。換句話說，可以充分增加相鄰鋪設(shè)布線40d之間的距離以及 鋪設(shè)布線53d之間的距離。因此，能夠減小相鄰耦合電容。此外，由于減小了鋪設(shè)布線間的 布線長度差異，因而能夠進一步減小布線阻抗差異。連接焊盤65及63的面積和間距大于像素的面積和間距。然而，在連接焊盤65和 63的上述布局中，能夠?qū)Σ季€40d和53d進行鋪設(shè)，從而提供高性能的固體攝像器件。在第五實施方式中，即使在使用第一、第二或第三實施方式的連接布線的結(jié)構(gòu)時， 也同樣能減小相鄰耦合電容。在第五實施方式中，能夠得到與第一 第三實施方式的優(yōu)點相同的優(yōu)點。第六實施方式圖37和圖38圖示了本發(fā)明第六實施方式的半導體器件即MOS固體攝像器件。在 這兩個圖中，具體地，僅示出了布線連接部的布局，該布線連接部包括使第一半導體芯片部 22電連接至第二半導體芯片部26的連接焊盤65和63。在第六實施方式的固體攝像器件95中，像上面說明的那樣，將兩個半導體芯片部 22和26彼此結(jié)合，移除第一半導體芯片部22的半導體部的一部分，并且兩個半導體芯片 部22和26通過半導體移除區(qū)域52中的連接布線67彼此連接。在本實施方式中，由于上述 各實施方式的幾種結(jié)構(gòu)適用于除布線連接部布局以外的其它結(jié)構(gòu)，因此不再贅述。在第六實施方式中，形成有連接焊盤陣列91，其中具有與圖31所示相同的正八邊 形形狀的第一連接焊盤65和第二連接焊盤63沿水平方向和垂直方向交替地布置著，并且 每四列的鋪設(shè)布線40d和53d與連接焊盤陣列91的四段式連接焊盤對89的各段相連接。 第一半導體芯片部22中的各個第一連接焊盤65由第一層金屬形成，而連接至連接焊盤65 的每條鋪設(shè)布線40d由第四層金屬形成。第二半導體芯片部26中的各個第二連接焊盤63 由第四層金屬形成，而連接至連接焊盤63的每條鋪設(shè)布線53d由第一層金屬形成。第一半導體芯片部22中的鋪設(shè)布線40d被設(shè)置得在不與該鋪設(shè)布線40d連接的 另一所需第一連接焊盤65的下方延伸。由于連接焊盤65的面積相對較大，因此在連接焊 盤65與經(jīng)過該連接焊盤65而延伸且具有不同電位的另一布線40之間可能產(chǎn)生耦合電容。 于是，在本實施方式中，在第一連接焊盤65與所需鋪設(shè)布線40d之間形成了屏蔽布線96，該 屏蔽布線96由介于第一連接焊盤65和鋪設(shè)布線40d間的某一層的金屬形成。也就是說， 屏蔽布線96由第二層金屬(該第二層金屬形成在第一連接焊盤65與所需鋪設(shè)布線40d之 間)或第三層金屬形成。如圖38所示，在某些情況下，三條鋪設(shè)布線40d在第一連接焊盤 65的下方經(jīng)過而延伸。因此，在四段連接焊盤對89中連續(xù)地形成有屏蔽布線96，使該屏蔽 布線具有與第一連接焊盤65的寬度對應(yīng)的寬度。在第六實施方式的固體攝像器件中，由于形成了屏蔽布線96 (其設(shè)置在第一連接 焊盤65與在第一連接焊盤65下方延伸的鋪設(shè)布線40d之間)，因而防止了在具有不同電位 的第一連接焊盤65與鋪設(shè)布線40d之間產(chǎn)生耦合電容。因此，能夠提供高性能的固體攝像 器件。在第六實施方式中，與第一 第三實施方式一樣，能夠獲得諸如減小了相鄰耦合 電容等同樣的優(yōu)點。在第六實施方式中，不管連接焊盤65的平面形狀或者連接焊盤65的布局如何，均 可通過屏蔽布線96得到上述優(yōu)點。第七實施方式圖39圖示了本發(fā)明第七實施方式的半導體器件即MOS固體攝像器件。在該圖中， 具體地，僅示出了布線連接部的布局，該布線連接部包括使第一半導體芯片部22與第二半 導體芯片部26電連接的連接焊盤65和63。在第七實施方式的固體攝像器件97中，像上面說明的那樣，將兩個半導體芯片部 22和26彼此結(jié)合起來，移除第一半導體芯片部22的半導體部的一部分，并且該兩個半導體 芯片部22和26通過半導體移除區(qū)域52中的連接布線67彼此連接。在本實施方式中，由 于上述各實施方式的幾種結(jié)構(gòu)適用于除布線連接部布局以外的其它結(jié)構(gòu)，因此不再贅述。在第七實施方式中，在對應(yīng)于垂直信號線的鋪設(shè)布線40d和53d進行延伸的垂直 方向上，沿該垂直方向(所謂的縱向方向)布置有成對的第一連接焊盤65和第二連接焊盤 63。在鋪設(shè)布線40d和53d進行排列的水平方向上布置有多個連接焊盤對99并在垂直方 向上布置著多段(三段)連接焊盤對99，從而構(gòu)成連接焊盤陣列98。像第四實施方式中所說明的那樣，第一連接焊盤65和第二連接焊盤63從平面圖 看具有八邊形形狀，優(yōu)選為正八邊形形狀。第一連接焊盤65和第二連接焊盤63通過連接 布線67彼此電連接，類似于上述說明，各個連接布線67包括連接導體68、貫通連接導體69和連結(jié)導體71。當?shù)谝话雽w芯片部22中多層布線層41的布線40是由四層金屬構(gòu)成時，優(yōu)選第 一連接焊盤65由第一層金屬形成，而連接至第一連接焊盤65的鋪設(shè)布線40d由第四層金 屬形成。然而，本發(fā)明不限于此。第一連接焊盤65和鋪設(shè)布線40d可由任意層的金屬形成。當?shù)诙雽w芯片部26中多層布線層55的布線53是由四層金屬構(gòu)成時，優(yōu)選第 二連接焊盤63由第四層金屬形成，而連接至第二連接焊盤63的鋪設(shè)布線53d由第一層金 屬形成。然而，本發(fā)明不限于此。第二連接焊盤63和鋪設(shè)布線53d可由任意層的金屬形成。 鋪設(shè)布線40d和53d以3列的間隔連接至連接焊盤陣列98的三段連接焊盤對99。在第七實施方式的固體攝像器件97中，通過布置多段連接焊盤對99來配置成連 接焊盤陣列98，在上述連接焊盤對99中沿垂直方向布置有第一連接焊盤65和第二連接焊 盤63。因此，能夠?qū)Σ季€40d和53d進行鋪設(shè)。特別地，即使在連接焊盤65和63的面積大 于像素的面積時，也能夠?qū)Σ季€40d和53d進行鋪設(shè)，從而提供高性能的固體攝像器件。當 鋪設(shè)布線40d和53d被設(shè)置成分別與連接焊盤65和63相交叉地延伸時，能夠充分增大相 鄰鋪設(shè)布線間的距離，從而減小了產(chǎn)生于鋪設(shè)布線間的相鄰耦合電容。

在第七實施方式中，即使在使用第一、第二和第三實施方式的連接布線的結(jié)構(gòu)時， 也同樣能減小相鄰耦合電容。在第七實施方式中，能夠得到與第一 第三實施方式的優(yōu)點相同的優(yōu)點。連接焊盤65和63的平面形狀為八邊形，但也可以是例如四邊形或六邊形(優(yōu)選 為正六邊形)等多邊形，或者可以是圓形，等等?？蓪⑦B接導體68和貫通連接導體69的橫 截面形狀構(gòu)造成連接焊盤65和63的平面形狀。連接焊盤65和63的平面形狀可以不同于 連接導體68和貫通連接導體69的橫截面形狀。在上述各實施方式的固體攝像器件中，電子作為信號電荷，第一導電型是ρ型，而 第二導電型是η型。然而，各實施方式還適用于其中空穴作為信號電荷的固體攝像器件。在 此情況下，各個半導體基板以及半導體阱區(qū)域或者半導體區(qū)域的導電類型都是反過來配置 而成。η型被配置成第一導電型而ρ型被配置成第二導電型。η溝道晶體管和ρ溝道晶體 管適用于邏輯電路的MOS晶體管。第八實施方式圖40圖示了本發(fā)明第八實施方式的半導體器件。第八實施方式的半導體器件131 包括堆疊而成的半導體芯片100 該半導體芯片100中，含有第一半導體集成電路和多層布 線層的第一半導體芯片部101與含有第二半導體集成電路和多層布線層的第二半導體芯 片部116彼此結(jié)合起來。以讓上述兩個多層布線層相互面對的方式將第一半導體芯片部 101和第二半導體芯片部116彼此結(jié)合。第一半導體芯片部和第二半導體芯片部二者之間 可設(shè)有保護層114和保護層127然后可通過粘合劑層129結(jié)合起來。作為另一種選擇，第 一半導體芯片部和第二半導體芯片部可通過等離子體接合方式而結(jié)合。在本實施方式中，形成有半導體移除區(qū)域52，在該半導體移除區(qū)域52中將第一半 導體芯片部101中的半導體部的一部分完全移除，并在半導體移除區(qū)域52中形成連接布線 67，各個接布線67用于使第一半導體芯片部101連接至第二半導體芯片部116。半導體移 除區(qū)域52是涵蓋了如下部分的所有區(qū)域該部分中形成有半導體集成電路的各個連接布 線67。并且，半導體移除區(qū)域52是形成在半導體芯片部101的周邊部中。
在第一半導體芯片部101中，第一半導體集成電路即邏輯電路102形成于被減薄 的第一半導體基板103中。也就是說，在形成于半導體基板(例如，但不限于，硅基板)103 中的半導體阱區(qū)域104中形成有多個MOS晶體管Trll、Trl2和Trl3。MOS晶體管Trll Trl3的每一者都包括一對源極/漏極區(qū)域105以及形成在絕緣膜上的柵極電極106。MOS 晶體管Trll Trl3被器件隔離區(qū)域107彼此隔開。MOS晶體管Trll Trl3是代表性的晶體管。邏輯電路102可包括CMOS晶體管。 因此，可將多個MOS晶體管配置成η溝道MOS晶體管或者ρ溝道MOS晶體管。于是，當形成 η溝道MOS晶體管時，是在ρ型半導體阱區(qū)域中形成η型源極/漏極區(qū)域。而當形成ρ溝道 MOS晶體管時，是在η型半導體阱區(qū)域中形成ρ型源極/漏極區(qū)域。在半導體基板103上形成有多層布線層111，該多層布線層111中利用層間絕緣膜 108而堆疊有由多層金屬(三層金屬)形成的布線109。布線109可由例如Cu布線(但不 限于Cu布線)等材料制成。MOS晶體管Trll Trl3與所需的第一層布線109a通過連接 導體112而連接起來。三層布線109通過連接導體而彼此連接。在第二半導體芯片部116中，第二半導體集成電路即邏輯電路117形成在第二半 導體基板118中。也就是說，在形成于半導體基板(例如，但不限于，硅基板)118中的半導 體阱區(qū)域119中形成有多個MOS晶體管Tr21、Tr22和Tr23。MOS晶體管Tr21 Tr23的 每一者都包括一對源極/漏極區(qū)域121以及形成在絕緣膜上的柵極電極122。MOS晶體管 Tr21 Tr23被器件隔離區(qū)域123彼此隔開。MOS晶體管Tr21 Tr23是代表性的晶體管。邏輯電路117可包括CMOS晶體管。 因此，可將多個MOS晶體管配置成η溝道MOS晶體管或者ρ溝道MOS晶體管。于是，當形成 η溝道MOS晶體管時，是在ρ型半導體阱區(qū)域中形成η型源極/漏極區(qū)域。當形成ρ溝道 MOS晶體管時，是在η型半導體阱區(qū)域中形成ρ型源極/漏極區(qū)域。在半導體基板118上形成有多層布線層126，該多層布線層126中利用層間絕緣膜 124而堆疊有由多層金屬(三層金屬)形成的布線125。布線125可由例如Cu布線(但不 限于Cu布線)等材料制成。MOS晶體管Tr21 Tr23與所需的第一層布線125a通過連接 導體120而連接起來。三層布線125通過連接導體而彼此連接。第二芯片部116的半導體 基板118還用作被減薄的第一半導體芯片部101的支撐基板。作為第一半導體集成電路，可使用半導體存儲電路來代替邏輯電路102。在此情 況下，用作第二半導體集成電路的邏輯電路117被設(shè)置成能夠處理該半導體存儲電路的信號。在半導體移除區(qū)域52中，通過蝕刻來移除整個第一半導體基板103。形成包括氧 化硅(SiO2)膜58和氮化硅(SiN)膜59的堆疊絕緣膜61，該堆疊絕緣膜61從半導體移除 區(qū)域52的底面和側(cè)面延伸至半導體基板103的背面。堆疊絕緣膜61對從半導體基板103 的背面和半導體移除區(qū)域52的側(cè)面露出的半導體基板103進行保護。 在半導體移除區(qū)域52中，形成了從氮化硅膜59到達第一連接焊盤65的連接孔 64，該第一連接焊盤65與第一半導體芯片部101的多層布線層111中的所需布線(由第三 層金屬形成的布線109d)電連接。另外，形成了穿過第一半導體芯片部101并到達第二連接 焊盤63的貫通連接孔62，該第二連接焊盤63與第二半導體芯片部116的多層布線層126 中的所需布線(由第三層金屬形成的布線125d)電連接。
連接布線67包括埋置在連接孔64中并與第一連接焊盤65電連接的連接導體68、 埋置在貫通連接孔62中并與第二連接焊盤63連接的貫通連接導體69、以及在導體68和 69的上端處將這兩個導體68和69相互電連接的連結(jié)導體71。連接布線67的暴露在外的 連結(jié)導體71用作通過焊接引線與外部導線連接的電極焊盤。

可通過第一實施方式中所述的制造方法來制造第八實施方式的半導體器件。在此 情況下，用第一半導體集成電路代替第一實施方式中第一半導體芯片部的像素陣列和控制 電路，并且用第二半導體集成電路代替第一實施方式中第二半導體芯片部的邏輯電路。在第八實施方式的半導體器件中，由于第一半導體芯片部101和第二半導體芯片 116彼此結(jié)合起來，因此，在形成第一半導體集成電路和第二半導體集成電路時可以使用最 優(yōu)化處理技術(shù)。因此，能夠充分實現(xiàn)第一半導體集成電路和第二半導體集成電路的性能，從 而提供高性能的半導體器件。在本實施方式中，將第一半導體芯片部101的一部分(即用于形成連接導體68和 貫通連接導體69的區(qū)域中的半導體部)完全地移除。由于在半導體移除區(qū)域52中形成了 連接導體68和貫通連接導體69，因而能夠減小半導體基板103與連接導體68之間以及半 導體基板103與貫通連接導體69之間的寄生電容，從而實現(xiàn)半導體器件的高性能化。 在第八實施方式中，在形成芯片之前，將處于部分完成狀態(tài)的第一半導體基板103 和第二半導體基板118彼此結(jié)合，然后在制造工序中減薄第一半導體基板103。也就是，在 減薄第一半導體基板103時使用第二半導體基板118作為支撐基板。因此，能夠減少部件 的數(shù)量并能簡化制造工序。在本實施方式中，減薄第一半導體基板103并在移除了半導體 部的半導體移除區(qū)域52中形成貫通連接孔62和連接孔64。因此，減小了這些孔的縱橫比， 從而以高精度形成了各連接孔。于是，能夠以高精度制造出高性能的半導體器件。第九實施方式圖41圖示了本發(fā)明第九實施方式的半導體器件。第九實施方式的半導體器件132 包括堆疊而成的半導體芯片100 該半導體芯片100中，含有第一半導體集成電路和多層布 線層的第一半導體芯片部101與含有第二半導體集成電路和多層布線層的第二半導體芯 片部116彼此結(jié)合起來。以讓上述兩個多層布線層相互面對的方式將第一半導體芯片部 101和第二半導體芯片部116彼此結(jié)合。在本實施方式中，形成有半導體移除區(qū)域52 (在該半導體移除區(qū)域52中，將第一 半導體芯片部101的半導體部的一部分完全移除)，并形成從半導體移除區(qū)域52的內(nèi)表面 延伸至半導體基板103背面的堆疊絕緣膜61。在半導體移除區(qū)域52中形成經(jīng)過平坦化處 理并且與半導體基板103上的堆疊絕緣膜61的正面齊平的絕緣膜77。類似于上述說明，由 例如氧化硅膜等絕緣膜形成絕緣膜77，該絕緣膜77具有與堆疊絕緣膜61正面上的氮化硅 膜59的蝕刻速率不同的蝕刻速率。然后，形成了穿過絕緣膜77而分別到達第一連接焊盤65和第二連接焊盤63的連 接孔64和貫通連接孔62。通過該兩個連接孔64和62形成了使第一連接焊盤65連接至第 二連接焊盤63的連接布線67。連接布線67包括埋置在連接孔64中并與第一連接焊盤65 電連接的連接導體68、埋置在貫通連接孔62中并與第二連接焊盤63電連接的貫通連接導 體69、以及在導體68和69的上端處將這兩個導體相互電連接的連結(jié)導體71。在必要時， 連接導體68、貫通連接導體69和連結(jié)導體71由金屬一體形成。連結(jié)導體71形成在經(jīng)過平坦化處理后的絕緣膜77之上。其它結(jié)構(gòu)與第八實施方式中的前述結(jié)構(gòu)相同。因此，與圖40中的各部件對應(yīng)的部 件由相同的附圖標記表示，并且不再贅述?？赏ㄟ^第二實施方式中所述的制造方法來制造第九實施方式的半導體器件132。 在此情況下，用第一半導體集成電路代替第二實施方式中第一半導體芯片部的像素陣列和 控制電路，并且用第二半導體集成電路代替第二實施方式中第二半導體芯片部的邏輯電
路。
在第九實施方式的半導體器件132中，將第一半導體芯片部101的一部分(即用 于形成連接導體68和貫通連接導體69的區(qū)域中的半導體部)完全地移除，并在該移除過 程后的半導體移除區(qū)域52中埋置絕緣膜77。因為連接導體68和貫通連接導體69分別埋 置在形成于絕緣膜77中的連接孔64和貫通連接孔62中，所以利用絕緣膜77使連接導體 68和69與半導體基板103的側(cè)面隔開一定距離。因此，能夠減小半導體基板103與連接導 體68之間以及半導體基板103與貫通連接導體69之間的寄生電容。由于有絕緣膜77埋 置于半導體移除區(qū)域52內(nèi)，因而通過與堆疊絕緣膜61進行機械配合能夠可靠地保護半導 體基板103的面對著半導體移除區(qū)域52側(cè)壁的表面。因此，能夠?qū)崿F(xiàn)半導體器件的高性能 化。在本實施方式中，減薄了第一半導體基板103然后形成了貫通連接孔62和連接孔 64。因此，減小了這些孔的縱橫比，從而以高精度形成貫通連接孔62和連接孔64。于是，能 夠以高精度制造出高性能的半導體器件。省略了進一步的說明，但能夠獲得與第八實施方式的優(yōu)點相同的優(yōu)點。第十實施方式圖42圖示了本發(fā)明第十實施方式的半導體器件。第十實施方式的半導體器件133 包括堆疊而成的半導體芯片100 該半導體芯片100中，含有第一半導體集成電路和多層布 線層的第一半導體芯片部101與含有第二半導體集成電路和多層布線層的第二半導體芯 片部116彼此結(jié)合起來。以讓上述兩個多層布線層相互面對的方式將第一半導體芯片部 101和第二半導體芯片部116彼此結(jié)合起來。在本實施方式中，形成有半導體移除區(qū)域52 (在該半導體移除區(qū)域52中將第一半 導體芯片部101的半導體部的一部分完全移除)，并形成從半導體移除區(qū)域52的內(nèi)表面延 伸至半導體基板103背面的堆疊絕緣膜61。在半導體移除區(qū)域52中埋置有經(jīng)過平坦化處 理并且與半導體基板103上的堆疊絕緣膜61的正面齊平的絕緣膜77。在絕緣膜77的與連 接布線67對應(yīng)的部分中形成有從該正面算起具有所需深度的凹部81。然后，形成了穿過位于凹部81下方的絕緣膜77而分別到達第一連接焊盤65和第 二連接焊盤63的連接孔64和貫通連接孔62。利用這兩個連接孔62和64形成了使第一 連接焊盤65連接至第二連接焊盤63的連接布線67。該連接布線67包括埋置在連接孔64 中并與第一連接焊盤65電連接的連接導體68、埋置在貫通連接孔62中并與第二連接焊盤 63電連接的貫通連接導體69、以及在導體68和69的上端處將這兩個導體相互電連接的連 結(jié)導體71。在必要時，連接導體68、貫通連接導體69和連結(jié)導體71由金屬一體形成。連 結(jié)導體71埋置在絕緣膜77的凹部81中。連結(jié)導體71的正面與經(jīng)過平坦化處理后的絕緣 膜77的正面齊平。
其它結(jié)構(gòu)與第八實施方式中的前述結(jié)構(gòu)相同。因此，與圖40中的各部件對應(yīng)的部 件由相同的附圖標記表示，并且不再贅述?？赏ㄟ^第三實施方式中所述的制造方法來制造第十實施方式的半導體器件133。 在此情況下，用第一半導體集成電路代替第三實施方式中第一半導體芯片部的像素陣列和 控制電路，并用第二半導體集成電路代替第三實施方式中第二半導體芯片部的邏輯電路。在第十實施方式的半導體器件133中，將第一半導體芯片部101的一部分(即用 于形成連接導體68和貫通連接導體69的區(qū)域中的半導體部)完全地移除，并在該移除過 程后的半導體移除區(qū)域52中埋置有絕緣膜77。在絕緣膜77中形成凹部81，并且連接導體 68和貫通連接導體69分別穿過形成于凹部81下方的絕緣膜77中的連接孔64和貫通連接 孔62，從而形成連接布線67。這樣，利用絕緣膜77使連接導體68和貫通連接導體69與半 導體基板103的側(cè)面隔開一定距離，從而減小了連接導體68與半導體基板103之間以及貫 通連接導體69與半導 體基板103之間的寄生電容。由于有絕緣膜77埋置于半導體移除區(qū) 域52內(nèi)，因而通過與堆疊絕緣膜61進行機械配合能夠可靠地保護半導體基板103的面對 著半導體移除區(qū)域52側(cè)壁的表面。因此，能夠?qū)崿F(xiàn)固體攝像器件的高性能化。由于連結(jié)導體71埋置于絕緣膜77的凹部81中，并且對連結(jié)導體71進行了平坦 化處理以使其與絕緣膜77的正面齊平，從而能夠獲得表面不平坦性很小的半導體器件。在第十實施方式中，減薄了第一半導體基板103，在絕緣膜77中形成了凹部81，然 后形成了貫通連接孔62和連接孔64。因此，減小了這些孔的縱橫比，從而以高精度形成了 貫通連接孔62和連接孔64。于是，能夠以高精度制造出高性能的半導體器件。省略了進一步的說明，但能夠得到與第八實施方式的優(yōu)點相同的優(yōu)點。在上述第八 第十實施方式中，是將兩個半導體芯片部彼此結(jié)合起來。在本發(fā)明 上述實各施方式的半導體器件中，也可以使三個以上半導體芯片部彼此結(jié)合。即使在三個 以上半導體芯片部彼此結(jié)合的結(jié)構(gòu)中，也可將前述的完全移除了半導體部的結(jié)構(gòu)應(yīng)用于含 有第一半導體集成電路的第一半導體芯片部與含有第二半導體集成電路的第二半導體芯 片部間的連接部。除邏輯電路外的存儲電路和其他電路也適用于半導體集成電路。在上述各實施方式中，第四 第七實施方式中所述的連接焊盤陣列91、91A、91B 和98的布局適用于將第一 第三實施方式的連接布線67區(qū)域中的半導體部完全移除而得 到的固體攝像器件。連接焊盤陣列91、91A、91B和98的布局適用于第八 第十實施方式的 半導體器件。連接焊盤陣列91、91A、91B和98的布局不限于此。當結(jié)合了其他晶片或芯片 以形成連接布線時，連接焊盤陣列的布局適用于其中在連接布線附近的半導體沒有被移除 的情況。連接焊盤陣列的布局適用于如下的半導體器件(例如固體攝像器件或具有上述半 導體集成電路的半導體器件等)在該半導體器件中，沒有移除半導體部而是讓連接導體 68和貫通連接導體69穿過半導體基板并且埋置在半導體基板中，且有絕緣膜介于半導體 基板與連接導體68的壁之間及半導體基板與貫通連接導體69的壁之間。圖43和圖44圖示了在未移除半導體部的情況下形成有連接布線并應(yīng)用了連接焊 盤布局的固體攝像器件的實例。在本實例中，固體攝像器件135具有如下結(jié)構(gòu)沒有移除上 述第二實施方式中如圖16所示的連接布線67區(qū)域中的半導體。在本實例中，在連接布線 區(qū)域中，形成穿過第一半導體基板31并到達第一連接焊盤65的連接孔64，并且形成穿過 包括半導體基板31的第一半導體芯片部22并到達第二連接焊盤63的貫通連接孔62。在連接孔64和貫通連接孔62每一者的內(nèi)表面上存在有半導體基板31和用于絕緣的絕緣膜 136。即，形成了這樣的連接布線該連接布線中，連接導體68和貫通連接導體69分別埋置 在連接孔64和貫通連接孔62中從而分別與第一連接焊盤65和第二連接焊盤63連接，并 且連接導體68和貫通連接導體69通過連結(jié)導體71而彼此連接。由于其他結(jié)構(gòu)與第二實 施方式中所述的結(jié)構(gòu)相同，因此與圖16中的各部件對應(yīng)的部件由相同的附圖標記表示，并 且不再贅述。
另一方面，如圖44所示，本實例固體攝像器件135中包括有連接焊盤63和65的 布線連接部布局與圖31中的布局具有相同的結(jié)構(gòu)。也就是說，形成了這樣的連接焊盤陣列 91 該連接焊盤陣列91中，以四段的形式密集地布置有由八邊形連接焊盤63和65構(gòu)成的 連接焊盤對89。由于其他具體結(jié)構(gòu)與圖31所示的結(jié)構(gòu)相同，因此與圖31中的各部件對應(yīng) 的部件由相同的附圖標記表示，并且不再贅述。在本實例的固體攝像器件135中，類似于圖31的前述說明，相鄰鋪設(shè)布線40d之 間的距離以及鋪設(shè)布線53d之間的距離有所增大。因此，能夠減小相鄰耦合電容。圖45和圖46圖示了半導體器件的另一實例，在該半導體器件中在未移除半導體 部的情況下形成有連接布線，并且該半導體器件包括應(yīng)用了連接焊盤布局的半導體集成電 路。在本實例中，半導體器件137具有如下結(jié)構(gòu)沒有移除上述第九實施方式中如圖41所 示的形成有連接布線67的區(qū)域中的半導體。在本實例中，在連接布線區(qū)域中，形成了穿過 第一半導體基板31并到達第一連接焊盤65的連接孔64，并且形成了穿過包括半導體基板 31的第一半導體芯片部22并到達第二連接焊盤63的貫通連接孔62。在連接孔64和貫通 連接孔62每一者的內(nèi)表面上存在有半導體基板31和用于絕緣的絕緣膜136。S卩，形成了這 樣的連接布線該連接布線中，連接導體68和貫通連接導體69分別埋置在連接孔64和貫 通連接孔62中從而分別與第一連接焊盤65和第二連接焊盤63連接，并且連接導體68和 貫通連接導體69通過連結(jié)導體71而彼此連接。由于其他結(jié)構(gòu)與第九實施方式中所述的結(jié) 構(gòu)相同，因此與圖41中的各部件對應(yīng)的部件由相同的附圖標記表示，并且不再贅述。另一方面，如圖46所示，本實例中包括有連接焊盤63和65的布線連接部布局與 圖31中的布局具有相同的結(jié)構(gòu)。也就是說，形成了這樣的連接焊盤陣列91 該連接焊盤陣 列91中，以四段的方式密集地布置有由八邊形連接焊盤63和65構(gòu)成的連接焊盤對89。由 于其他具體結(jié)構(gòu)與圖31所示的結(jié)構(gòu)相同，因此與圖31中的各部件對應(yīng)的部件由相同的附 圖標記表示，并且不再贅述。在本實例的固體攝像器件137中，類似于圖31的上述說明，相鄰鋪設(shè)布線40d之 間的距離以及鋪設(shè)布線53d之間的距離有所增大。因此，能夠減小相鄰耦合電容。在未移除半導體部的情況下形成有連接布線的固體攝像器件以及具有集成電路 的半導體器件中，第五實施方式(圖36)、第六實施方式(圖37和圖38)或第七實施方式 (圖39)等中的布局適于作為連接焊盤的布局。在上述各實施方式的固體攝像器件中，必須使形成有第一半導體芯片部22的像 素陣列23的半導體基板或半導體阱區(qū)域的電位穩(wěn)定化。也就是說，需要使貫通連接導體69 和連接導體68的電位差異穩(wěn)定化，使得在工作時在貫通連接導體69和連接導體68附近的 半導體基板或半導體阱區(qū)域的電位(所謂的基板電位)不會發(fā)生變化。為了使基板電位穩(wěn) 定化，在本實例中，在半導體阱區(qū)域32中形成有由雜質(zhì)擴散層構(gòu)成的接觸部，并且該接觸部通過連接導體44和布線40與形成在第一半導體芯片部22上的部分附近處的電極焊盤部連接。通過向該電極焊盤部施加例如電源電壓VDD或接地電壓(OV)等固定電壓，經(jīng)由接 觸部將電源電壓VDD或接地電壓(OV)施加至半導體阱區(qū)域32，從而使該半導體阱區(qū)域的基 板電位穩(wěn)定化。例如，當半導體基板或半導體阱區(qū)域為η型時，則供給電源電壓。而當半導 體基板或半導體阱區(qū)域為P型時，則供給接地電壓。在上述各實施方式的固體攝像器件中，當進行加工以形成包括貫通連接導體69 和連接導體68的連接布線67時，為了保護邏輯電路的晶體管不受等離子體損壞而安裝了 保護二極管。在形成連接布線67時，通過等離子體蝕刻來形成分別到達焊盤63和65的貫 通連接孔62和連接孔64。然而，具體地，在進行等離子體加工時，邏輯電路中的連接焊盤 63被充有過量的等離子體離子。當經(jīng)由布線53將該過量的等離子體離子充給邏輯電路中 的晶體管時，晶體管會受到所謂的等離子體損壞。保護二極管用來防止這種等離子體損壞。在本實施方式中，在列信號處理電路5的每列電路部的每個邏輯電路中都形成有 保護二極管。如上所述，對應(yīng)于各條垂直信號線的鋪設(shè)布線分別通過連接焊盤63和65而 被連接至各個連接布線67的貫通連接導體69和連接導體68。在第二半導體芯片部26中， 在形成有列電路部的MOS晶體管的半導體基板45中的每個列電路部中都形成有保護二極 管。這些保護二極管分別與被連接至列電路部的MOS晶體管的柵極電極的對應(yīng)鋪設(shè)布線相 連接。連接至鋪設(shè)布線的保護二極管被設(shè)置為比列電路部的MOS晶體管更靠近連接焊盤 63。在進行等離子體加工時，由充給邏輯電路的連接焊盤63中的過量等離子體離子所產(chǎn)生 的電荷會流入保護二極管，從而不會損壞列電路部。因此，在對連接布線67進行加工時能 夠防止對列電路部造成等離子體損壞。此外，為了防止對另一周邊電路的MOS晶體管造成 等離子體損壞并防止對列電路部造成等離子體損壞，可安裝同樣的保護二極管。上述各實施方式的固體攝像器件適用于諸如數(shù)碼相機或攝像機等照相機系統(tǒng)、或 者諸如具有圖像拍攝功能的便攜電話和具有圖像拍攝功能的其他裝置等電子裝置。第十一實施方式圖47圖示了本發(fā)明第十一實施方式的作為電子裝置實例的照相機。本實施方式 的照相機是能夠拍攝靜態(tài)圖像和動態(tài)圖像的攝像機。本實施方式的照相機141包括固體攝 像器件142、用于將入射光引導至固體攝像器件142的感光部上的光學系統(tǒng)143、以及快門 裝置144。照相機141還包括用于驅(qū)動固體攝像器件142的驅(qū)動電路145和對從固體攝像 器件142輸出的信號進行處理的信號處理電路146。固體攝像器件142是上述各實施方式的固體攝像器件之一。光學系統(tǒng)(光學鏡 頭)143用來自于被拍攝物體的圖像光(入射光)在固體攝像器件142的攝像面上形成圖 像。然后，在給定時間內(nèi)在固體攝像器件142中累積信號電荷。光學系統(tǒng)143可以是由多 個光學透鏡配置而成的光學鏡頭系統(tǒng)?？扉T裝置144對固體攝像器件142的光照射時間和 遮光時間進行控制。驅(qū)動電路145提供驅(qū)動信號以控制固體攝像器件142的傳輸操作和快 門裝置144的快門操作?；谟沈?qū)動電路145提供的驅(qū)動信號(時序信號)來傳送固體攝 像器件142的信號。信號處理電路146處理各種信號。將經(jīng)過信號處理后的圖像信號存儲 在例如存儲器等存儲媒介中或輸出至監(jiān)視器。在例如第十一實施方式的照相機等電子裝置中，能夠?qū)崿F(xiàn)高性能的固體攝像器件 142。因此，能夠提供具有高可靠性的電子裝置。
雖然已經(jīng)說明了本發(fā)明的一些實施方式，但對于本領(lǐng)域技術(shù)人員來說顯而易見的 是，在本發(fā)明的范圍內(nèi)可以有更多的實施方式和實施例。因此，本發(fā)明在除了本申請權(quán)利要 求書及其等同物 所教導的范圍之外不受其他限制。
權(quán)利要求
1.一種半導體器件，其包括第一半導體部，所述第一半導體部包括位于所述第一半導體部一側(cè)的第一布線層； 第二半導體部，所述第二半導體部包括位于所述第二半導體部一側(cè)的第二布線層，所 述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層側(cè) 與所述第二半導體部的第二布線層側(cè)彼此面對；以及導電材料件，所述導電材料件穿過所述第一半導體部而延伸至所述第二半導體部的所 述第二布線層，且借助于所述導電材料件使得所述第一布線層與所述第二布線層電連通。
2.如權(quán)利要求1所述的半導體器件，其中，所述第一半導體部和所述第二半導體部是 通過等離子體結(jié)合方式而被固定在一起。
3.如權(quán)利要求1所述的半導體器件，其中，所述第一半導體部和所述第二半導體部是 通過粘合劑而被固定在一起。
4.如權(quán)利要求1至3中任一項所述的半導體器件，其中，所述半導體器件包括位于像素 陣列區(qū)域與移除區(qū)域之間的控制區(qū)域。
5.如權(quán)利要求4所述的半導體器件，其中，所述導電材料件被形成在所述半導體器件 的所述移除區(qū)域中。
6.如權(quán)利要求5所述的半導體器件，其中，所述第一半導體部的位于所述移除區(qū)域中 的一部分被移除。
7.如權(quán)利要求5所述的半導體器件，還包括遮光膜，所述遮光膜形成在所述半導體器 件的所述控制區(qū)域中的所述第一半導體部上方。
8.一種半導體器件制造方法，其包括如下步驟形成第一半導體部，所述第一半導體部包括位于所述第一半導體部一側(cè)的第一布線層；形成第二半導體部，所述第二半導體部包括位于所述第二半導體部一側(cè)的第二布線層；以所述第一半導體部的第一布線層側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對 的方式，將所述第一半導體部和所述第二半導體部相結(jié)合；并且設(shè)置導電材料件，所述導電材料件穿過所述第一半導體部而延伸至所述第二半導體部 的所述第二布線層，使得所述第一布線層與所述第二布線層電連通。
9.如權(quán)利要求8所述的半導體器件制造方法，其中，通過等離子體結(jié)合方式將所述第 一半導體部和所述第二半導體部固定在一起。
10.如權(quán)利要求8所述的半導體器件制造方法，其中，通過粘合劑 將所述第一半導體部和所述第二半導體部固定在一起。
11.如權(quán)利要求8至10中任一項所述的半導體器件制造方法，其中，所述半導體器件包 括位于像素陣列區(qū)域與移除區(qū)域之間的控制區(qū)域。
12.如權(quán)利要求11所述的半導體器件制造方法，其中，所述導電材料件是形成在所述 半導體器件的所述移除區(qū)域中。
13.如權(quán)利要求12所述的半導體器件制造方法，其中，將所述第一半導體部的位于所 述移除區(qū)域中的一部分移除。
14.如權(quán)利要求12所述的半導體器件制造方法，還包括在所述半導體器件的所述控制區(qū)域中的所述第一半導體部上方形成遮光膜的步驟。
15.一種半導體器件，其包括第一半導體部，所述第一半導體部包括位于所述第一半導體部一側(cè)的第一布線層和位 于與所述第一布線層側(cè)相反的側(cè)的器件層；第二半導體部，所述第二半導體部包括位于所述第二半導體部一側(cè)的第二布線層，所 述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層側(cè) 與所述第二半導體部的第二布線層側(cè)彼此面對；第一導電材料件，所述第一導電材料件穿過所述第一半導體部的所述器件層而延伸至 所述第一半導體部的所述第一布線層中的連接點；以及第二導電材料件，所述第二導電材料件穿過所述第一半導體部而延伸至所述第二半導 體部的所述第二布線層中的連接點，使得所述第一布線層與所述第二布線層電連通。
16.如權(quán)利要求15所述的半導體器件，其中，所述第一半導體部和所述第二半導體部 是通過等離子體結(jié)合方式而被固定在一起。
17.如權(quán)利要求15所述的半導體器件，其中，所述第一半導體部和所述第二半導體部 是通過粘合劑而被固定在一起。
18.如權(quán)利要求15至17中任一項所述的半導體器件，其中，所述半導體器件包括位于 像素陣列區(qū)域與移除區(qū)域之間的控制區(qū)域。
19.如權(quán)利要求18所述的半導體器件，其中，所述第一導電材料件和所述第二導電材 料件被形成在所述半導體器件的所述移除區(qū)域中。
20.如權(quán)利要求19所述的半導體器件，其中，所述第一半導體部的位于所述移除區(qū)域 中的一部分被移除。
21.如權(quán)利要求19所述的半導體器件，還包括遮光膜，所述遮光膜形成在所述半導體 器件的所述控制區(qū)域中的所述第一半導體部上方。
22.如權(quán)利要求19所述的半導體器件，還包括將所述第一導電材料件的位于所述半導 體器件的第一半導體部側(cè)的端部與所述第二導電材料件的位于所述半導體器件的第一半 導體部側(cè)的端部連接起來的連接點。
23.一種半導體器件制造方法，其包括如下步驟形成第一半導體部，所述第一半導體部包括位于所述第一半導體部一側(cè)的第一布線層 和位于與所述第一布線層側(cè)相反的側(cè)的器件層；形成第二半導體部，所述第二半導體部包括位于所述第二半導體部一側(cè)的第二布線層；以所述第一半導體部的第一布線層側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對 的方式，將所述第一半導體部和所述第二半導體部相結(jié)合；設(shè)置第一導電材料件，所述第一導電材料件穿過所述第一半導體部的所述器件層而延 伸至所述第一半導體部的所述第一布線層中的連接點；并且并行地設(shè)置第二導電材料件，所述第二導電材料件穿過所述第一半導體部而延伸至所 述第二半導體部的所述第二布線層中的連接點，使得所述第一布線層與所述第二布線層電 連通。
24.如權(quán)利要求23所述的半導體器件制造方法，其中，通過等離子體結(jié)合方式將所述第一半導體部和所述第二半導體部固定在一起。
25.如權(quán)利要求23所述的半導體器件制造方法，其中，通過粘合劑將所述第一半導體 部和所述第二半導體部固定在一起。
26.如權(quán)利要求23至25中任一項所述的半導體器件制造方法，其中，所述半導體器件 包括位于像素陣列區(qū)域與移除區(qū)域之間的控制區(qū)域。
27.如權(quán)利要求沈所述的半導體器件制造方法，其中，所述第一導電材料件和所述第 二導電材料件是形成在所述半導體器件的所述移除區(qū)域中。
28.如權(quán)利要求27所述的半導體器件制造方法，其中，將所述第一半導體部的位于所 述移除區(qū)域中的一部分移除。
29.如權(quán)利要求27所述的半導體器件制造方法，還包括在所述半導體器件的所述控制 區(qū)域中的所述第一半導體部上方形成遮光膜的步驟。
30.一種電子裝置，其包括光學單元和攝像單元，所述攝像單元包括a)第一半導體部，所述第一半導體部包括第一布線層和位于所述第一布線層上方的器 件層；b)第二半導體部，所述第二半導體部包括位于所述第二半導體部一側(cè)的第二布線層， 所述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層 側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對；c)第一導電材料件，所述第一導電材料件穿過所述第一半導體部的所述器件層而延伸 至所述第一半導體部的所述第一布線層中的連接點；以及d)第二導電材料件，所述第二導電材料件穿過所述第一半導體部而延伸至所述第二半 導體部的所述第二布線層中的連接點，使得所述第一布線層與所述第二布線層電連通。
31.如權(quán)利要求30所述的電子裝置，還包括位于所述光學單元與所述攝像單元之間的 快門裝置。
32.一種電子裝置，其包括光學單元和攝像單元，所述攝像單元包括a)第一半導體部，所述第一半導體部包括位于所述第一半導體部一側(cè)的第一布線層和 位于與所述第一布線層側(cè)相反的側(cè)的器件層；b)第二半導體部，所述第二半導體部包括位于所述第二半導體部一側(cè)的第二布線層， 所述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層 側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對；c)第一導電材料件，所述第一導電材料件穿過所述第一半導體部的所述器件層而延伸 至所述第一半導體部的所述第一布線層中的連接點；以及d)第二導電材料件，所述第二導電材料件穿過所述第一半導體部而延伸至所述第二半 導體部的所述第二布線層中的連接點，使得所述第一布線層與所述第二布線層電連通。
33.如權(quán)利要求32所述的電子裝置，還包括位于所述光學單元與所述攝像單元之間的 快門裝置。
全文摘要
本發(fā)明公開了半導體器件、半導體器件制造方法及電子裝置。所述半導體器件包括第一半導體部，其包括位于其一側(cè)的第一布線層；第二半導體部，其包括位于其一側(cè)的第二布線層，所述第一半導體部和所述第二半導體部被固定在一起，且所述第一半導體部的第一布線層側(cè)與所述第二半導體部的第二布線層側(cè)彼此面對；以及導電材料件，其穿過所述第一半導體部而延伸至所述第二半導體部的所述第二布線層，且借助于所述導電材料件使得所述第一布線層與所述第二布線層電連通。本發(fā)明能夠提供諸如減小了寄生電容以實現(xiàn)高性能的固體攝像器件等半導體器件、用于制造該半導體器件的方法、以及包括該固體攝像器件的諸如照相機等電子裝置。
文檔編號H04N5/374GK102110700SQ20101059372
公開日2011年6月29日 申請日期2010年12月17日 優(yōu)先權(quán)日2009年12月25日
發(fā)明者堀池真知子, 糸長總一郎 申請人:索尼公司