專利名稱：固態(tài)成像設備的制作方法
技術領域：
本發(fā)明涉及作為用于檢測物理量分布的半導體設備的例子的固態(tài)成像設備、成像 裝置和電子裝置，且更具體地，涉及一種(例如，通過水平地傳送信號)向其它功能單元和 向外部順序地輸出信號的機制。
背景技術：
在電路領域中，由特定功能單元生成的電信號通常(例如，通過水平傳送)被順序 地傳送給其它功能單元和外部。例如，在各種領域中使用通過以矩陣形狀排列多個單位元件(例如像素)的物理 量分布檢測半導體設備，其中這些單位元件具有對在從外部輸入的諸如光或輻射的電磁 波、壓力(接觸等)等等的物理量的改變的敏感性。作為例子，在視頻裝置的領域中，使用包括CCD (電荷耦合器件)型或M0S(金屬氧 化物半導體)或CMOS(互補金屬氧化物半導體)型的成像元件(成像設備)在內(nèi)的固態(tài)成 像設備，作為物理量的例子，其檢測光(電磁波的例子)的變化。近年來，作為固態(tài)成像設備的例子，能夠克服在CCD圖像傳感固有的各種問題的 M0S和CMOS圖像傳感器備受關注。在計算機裝置領域，使用基于壓力的電特性的變化或光 特性的變化來檢測指紋的圖像的指紋驗證設備等等。這些設備讀出作為電信號的物理量分 布，其被單位元件(固態(tài)成像設備中的像素)轉換成電信號。例如，對于每個像素，CMOS圖像傳感器具有由浮動擴散放大器等配置的放大器電 路。在讀出像素信號時，常常使用被稱為列并行輸出型或列型的系統(tǒng)。該列并行輸出系統(tǒng) 或列系統(tǒng)是用于(作為地址控制的例子)選擇像素陣列單元的特定行、同時訪問這一行中 的像素、并對這一行中的所有像素同時且并行地從像素陣列單元中讀出像素信號的系統(tǒng)。在固態(tài)成像設備中，可以采用用于通過模擬-數(shù)字轉換器將從像素陣列單元讀出 的模擬像素信號轉換成數(shù)字數(shù)據(jù)然后輸出該數(shù)字數(shù)據(jù)的系統(tǒng)。這同樣也適用于列并行輸出型的固態(tài)成像設備。已經(jīng)提出各種信號輸出電路作 為固態(tài)成像設備的信號輸出電路。作為最先進型的信號輸出電路，考慮包括用于每列的 AD轉換器且將圖像信號取出到外部作為數(shù)字數(shù)據(jù)的系統(tǒng)(參見例如W.Yang et al. ,"An Integrated 800X600 CMOS image system", ISSCC99 DIFEST OF TECHNICAL PAPERS, SESSION 17/PAPER WA17. 3，PP. 304-305，F(xiàn)eb.，IEEE, 1999 (此后稱為非專利文獻 1))。作為AD轉換系統(tǒng)，已經(jīng)從電路大小、處理速度(速度的增加)、分辨率等等的角度 來考慮各種系統(tǒng)。作為例子，存在被稱為斜率積分型或斜坡信號比較型(在本說明書中此 后被稱為參考信號比較型)的AD轉換系統(tǒng)，其用于比較模擬單元信號與其值逐漸改變的所 謂斜坡狀參考信號(斜坡波)，用于將單元信號轉換成數(shù)字數(shù)據(jù)，與該比較處理并行地進行
3計數(shù)處理，以及基于當完成比較處理時的點處的計數(shù)值來獲取單元信號的數(shù)字數(shù)據(jù)。在非 專利文獻1中，公開了采用參考信號比較型的AD轉換系統(tǒng)的配置示例。像素的模擬輸出可 以在低頻帶中以列并行進行AD轉換?？梢哉f這適合于實現(xiàn)高圖像質(zhì)量和高速度這兩者的 圖像傳感器。

發(fā)明內(nèi)容
但是，當基于從單位像素獲得的圖像信號的關于像素的信息被輸出到后一級(通 常被稱為水平傳送)時，在用于水平傳送的信號線(信息傳送路徑具體地，被稱為水平信 號線)上出現(xiàn)的寄生電容引發(fā)了問題。當寄生電容的電容值增加時，寄生電容很有可能導 致信號延遲，且防止在信息傳送的速度的提高。例如，當進行高速操作用于例如增加幀速率時，有必要以高速進行諸如行掃描和 水平傳送的操作。當包含AD轉換時，也有必要以高速進行AD轉換。當希望在高速操作期 間增加水平傳送的速度時，直到由列地址選擇來指定的列的信息輸出級驅(qū)動了水平信號線 且列的信息到達了后一級的電路的時間是主要的。當采用列并行輸出型時，在水平方向上用于像素列的信息輸出級被連接到水平信 號線。各個信息輸出級的寄生電容被組合以形成總體寄生電容C。由于作為信息傳送路徑 的水平信號線的長度而導致的線電阻R取決于像素列的數(shù)量而增加。用大的寄生電容C和 大的線電阻R作為負載來驅(qū)動所選列的信息輸出級。寄生CR限制了像素信息的傳送速度。 近年來，由于存在對于像素增加的需求，被連接于水平信號線的信息輸出級的數(shù)量趨于增 加。這限制了近年來特別需求的高速操作。因此，希望提供一種向設備的其它功能單元和外部順序地傳送和輸出信號，且能 夠以高速傳送信號的機制。根據(jù)本發(fā)明的實施例，提供一種固態(tài)成像設備，包括互補信號生成單元，其基于 從像素單元的各個單位像素讀出的模擬像素信號，生成具有彼此互補的兩種互補信號；兩 種互補信號線，其傳輸兩種互補信號；以及差分放大單元，其通過差分輸入接收在兩種互補 信號線上的信號，并比較該信號。直接地說，固態(tài)成像設備具有如下特性當水平地傳送像素信息時，像素信息被傳 送作為彼此互補的兩種互補信號，且由后一級處的差分放大單元再現(xiàn)原始信息(或與其等 同的信息)。固態(tài)成像設備可以被形成作為一個芯片，或可以是具有通過集合地封裝成像單元 和信號處理單元而形成的成像功能的模塊狀形式。本實施例還應用于成像裝置。在該例中，成像裝置獲得與固態(tài)成像設備一樣的效 果。成像裝置涉及攝像機(或攝像機系統(tǒng))或具有成像功能的便攜式裝置?！俺上瘛辈粌H包 括去通常攝像機拍攝期間捕獲圖像，而且包括在更廣意義上的指紋檢測等等。根據(jù)本發(fā)明的實施例，提供一種電子裝置，其包括兩種互補信號線傳輸具有彼此 的互補性的兩種互補信息；掃描單元，其分別傳送在互補信號線上的兩種互補信息 ’放大 單元，其分別放大在兩種互補信號線上的兩種互補信息；以及差分放大單元，其通過差分輸 入接收由放大單元放大的各個信號，并比較信號。直接地說，電子裝置具有如下特性當傳送信息時，信息被傳送作為具有彼此互補
4性的兩種互補數(shù)據(jù)，且在后一級處的差分放大單元來再現(xiàn)原始數(shù)據(jù)。具體地，放大單元被插 入在互補性信號線和差分放大單元之間，且在信號線側上的幅度被設置得很小，且在差分 放大單元的輸入側上幅度被設置得大。根據(jù)本發(fā)明的實施例，像素信息被傳送作為互補信號，且被后一級處的差分放大 單元再現(xiàn)。因此，即使噪聲被混合到信號線上的信號中，可以消除噪聲的影響。因此，能夠 進行高速傳送。根據(jù)本發(fā)明的另一實施例，數(shù)字數(shù)據(jù)被傳送作為互補數(shù)據(jù)并被后一級處的差分放 大單元再現(xiàn)。因此，即使噪聲被混合到信號線上的信號中，可以消除噪聲的影響。放大單元 被插入在互補信號線和差分放大單元之間，在信號線側上的幅度被設置得小，且在差分放 大單元的輸入側上的幅度被設置得大。因此，可以解決由于在作為總線線的水平信號線上 的寄生電容而造成的問題。這是因為功耗更小，且在具有小幅度的信息的傳送中能夠比在 具有大幅度的信息的傳送中具有較高速傳送操作。


圖1是根據(jù)本發(fā)明的實施例的作為固態(tài)成像設備的CMOS固態(tài)成像設備的示意 圖；圖2A是示出用于執(zhí)行參考信號比較型的AD轉換的基本電路的配置的例子(第一 例子)的圖；圖2B是示出用于執(zhí)行參考信號比較型的AD轉換的基本電路的配置的例子(第二 例子)的圖；圖3A是用于說明參考信號比較型的AD轉換的第一處理例子中的操作的時序圖；圖3B是用于說明參考信號比較型的AD轉換的第二處理例子中的操作的時序圖；圖3C是用于說明參考信號比較型的AD轉換的第四處理例子中的選擇的時序圖；圖4A是示出數(shù)據(jù)存儲/傳送與輸出單元的細節(jié)的電路方框圖；圖4B是示出數(shù)據(jù)存儲/傳送與輸出單元和輸出電路的外圍的配置例子的電路方 框圖；圖4C是用于說明圖4B所示的配置的級別操作的電壓電平圖；圖5A是用于說明具體配置例子的圖；圖5B是用于說明具體配置例子的圖；圖6A是用于說明圖5B所示的比較的配置例子的操作的圖；圖6B是用于說明應用了圖5B所示的配置例子的實施例的操作的圖；圖6C是用于說明在圖5B所示的配置例子中第三電平調(diào)整單元的電平控制動作的 圖；圖6D是用于說明在圖5B所示的配置例子中第三電平調(diào)整單元的電平控制動作的 另一圖；圖6E是用于說明在在圖5B所示的配置例子中的差分放大單元的NM0S晶體管的 偏壓電平和信息再現(xiàn)動作之間的關系的圖；以及圖7是示出作為使用與根據(jù)實施例的固態(tài)成像設備相同的機制的物理信息獲取 裝置的例子的成像裝置的示意結構的圖。
具體實施例方式下文參考

本發(fā)明的實施例。在下述例子中，使用作為X-Y地址型的固態(tài) 成像設備的例子的CMOS固態(tài)成像設備作為設備。假設，由NM0S組成CMOS固態(tài)成像設備的 所有像素。但是，這僅是一個例子。將被使用的設備不局限于M0S型的固態(tài)成像設備。稍后 描述的所有實施例都可以以相同的方式被應用于通過以線狀或矩陣狀來排列多個單位元 件而檢測所形成的物理量分布的所有半導體設備，其中，多個單位元件具有對從外部輸入 的諸如光或輻射的電磁波的敏感性。<固態(tài)成像設備的概述>圖1是作為根據(jù)本發(fā)明的實施例的固態(tài)成像設備的CMOS固態(tài)成像設備(CMOS圖 像傳感器)的示意圖。固態(tài)成像設備1具有以行和列(S卩，以二維矩陣狀)排列多個像素的像素單元，該 多個像素包括輸出對應于入射光量的信號的光接收元件(電荷生成單元的例子)。來自各 個像素的信號輸出是電壓信號。在固態(tài)成像設備1中列并行地提供CDS(相關雙采樣)處 理功能單元、ADC(模擬數(shù)字轉換器)等等?！傲胁⑿械靥峁荢處理功能單元和數(shù)字轉換單元”意味著，基本平行于垂直列中 的垂直信號線(列信號線的例子)19而提供多個CDS處理功能單元和多個數(shù)字轉換單元。當在平面上看設備時，可以在相對于像素陣列單元10的列方向上的僅一個邊緣 側(在圖中下側排列的輸出側)上排列所有各個多個功能單元?？商鎿Q地，可以在相對于 像素陣列單元10的列方向上的一個邊緣側(在圖中下側上排列的輸出側)上和在該一個 邊緣側的相反側上的另一邊緣側(圖中上側)上分開地排列各個多個功能單元。在后一情 況下，可考慮也在各個邊緣側上分開地排列在行方向上進行讀出掃描(水平掃描)的水平 掃描單元，且可以彼此獨立地操作這些水平掃描單元。例如，作為以列并行提供CDS處理功能單元和數(shù)字轉換單元的典型例子，存在如 下列型其中對于在成像單元的輸出側上提供的被稱為列區(qū)域的部分中的各個垂直列提供 CDS處理功能單元和數(shù)字轉換單元，且順序地向輸出側讀出信號。固態(tài)成像設備1不局限于 列型(列并行型)。例如，還可能采用將一個CDS處理功能單元和一個數(shù)字轉換單元分配到 相鄰的多個(例如兩個)垂直信號線19(垂直列)的形式、或?qū)⒁粋€CDS處理功能單元和 一個數(shù)字轉換單元分配到位于N線間隔(N是正整數(shù)；N-1條線被排列在N條線之間)處的 N個垂直信號線19(垂直列)。在除了列型以外的所有形式中，多個垂直信號線19(垂直列)共同使用一個CDS 處理功能單元和一個數(shù)字轉換單元。因此，提供用于供應多個列的像素信號的開關電路 (開關)，其中多個列的像素信號從像素陣列單元10側被供應到一個CDS處理功能單元和 一個數(shù)字轉換單元。取決于后一級的處理，分別需要諸如用于提供存儲輸出信號的存儲器 的措施之類的措施。在任何情況下，提供例如采用將一個CDS處理功能單元和一個數(shù)字轉換單元分配 到多個垂直信號線19(垂直列)的形式，相比于在讀出像素列單元中的像素信號以在各個 單位像素中進行相同信號處理之后進行各個像素信號的信號處理的形式，能夠簡化在各個單位像素中的結構，且處理圖像傳感器的像素的增加、尺寸的減少、成本的減少等等?？梢圆⑿杏谝粤胁⑿信帕械亩鄠€信號處理單元，同時處理一行的像素信號。因此， 相比于在輸出電路側和在設備的外部上的一個CDS處理功能單元和一個數(shù)字轉換單元中 進行處理的情況，可以以低速激活信號處理單元。該形式在功率節(jié)省、帶寬性能、噪聲等等 方面有優(yōu)勢。換句話說，當功耗、帶寬性能等等被設置成相同時，整個傳感器的高速操作是 可能的。在列型的結構的情況下，還存在如下優(yōu)勢可以以低速激活信號處理單元，該結構 在功耗、帶寬性能、噪聲等等方面有優(yōu)勢，且不需要開關電路(開關)。在以下實施例中，除 非另外具體說明，否則采用列型。如圖1所示，根據(jù)本實施例的固態(tài)成像設備1包括像素陣列單元10，也被稱為像 素單元；成像單元等等，其中將多個單位像素3排列為行和列；驅(qū)動控制單元7，被提供在像 素陣列單元10的外側；讀出電流源單元24，其供應向像素陣列單元10的單位像素3讀出 的像素信號的操作電流(讀出電流)；列處理單元26，具有被排列為各個垂直列上的列電路 25 ；以及輸出電路(S/A 傳感放大器)28。在相同的半導體襯底上提供各個功能單元。當需要時在輸出電路28的前一級處提供數(shù)字算術單元29?！爱斝枰獣r”意味著， 例如，在列電路25的后一級處、而不是在列電路25中，進行在復位電平Srst和信號電 平Ssig之間的差分處理，或由列處理單元26進行對應于補數(shù)計數(shù)處理和其他乘法累計 (multiply-accumulate)處理的數(shù)據(jù)校正。在圖1中，為了圖示的簡化，現(xiàn)在示出了行和列的一部分。但是實際上，在各個行 和列上排列幾十到幾千個單位像素3。單位像素3典型地包括作為發(fā)光元件(電荷生成 單元)的光電二極管，其是檢測單元的例子；以及像素(像素信號生成單元的例子)內(nèi)的放 大器，其具有用于放大的半導體元件(例如晶體管)。在固態(tài)成像設備1中，像素陣列單元10可適用于通過使用顏色分離過濾器來進 行彩色成像。換句話說，像素陣列單元10適用于通過提供任一個顏色分離過濾器的濾色 器而成像的彩色圖像，該顏色分離過濾器由在例如光接收表面上的所謂拜耳陣列(Bayer array)中的用于對彩色圖像成像的多個顏色的濾色器的組合來組成，其中使得各個電荷生 成單元(光電二極管等等)的電磁波(在該例中，光)入射在該光接收表面上。每個列電路25具有差分處理單元(⑶S) 25a和AD轉換單元(ADC) 25b的功能，該差 分處理單元(CDS) 25a執(zhí)行在緊接著像素復位(下文稱為復位電平)之后的信號電平(即 像素信號So的參考電平)與信號電平之間的差分處理，以獲取由復位電平與信號電平之間 的差值所指示的信號分量，AD轉換單元(ADC) 25b將作為像素信號的參考電平的復位電平 與信號電平之間的差值的信號分量轉換為N位數(shù)字數(shù)據(jù)。差分處理單元25a和AD轉換單元25b的排列次序是任意的。例如，如圖1所示， 差分處理單元25a可以進行模擬復位電平與模擬信號電平之間的差分處理，且AD轉換單元 25b可以將差分處理的結果轉換成數(shù)字數(shù)據(jù)?？商鎿Q地，雖然未在圖中示出，AD轉換單元 25b可以將復位電平和信號電平分別轉換成數(shù)字數(shù)據(jù)，且差分處理單元25a可以計算各個 數(shù)字數(shù)據(jù)之間的差值。在AD轉換單元25b中將像素信號轉換成數(shù)字數(shù)據(jù)不是必不可少的。差分處理單元25a的功能等同于用于計算復位電平Srst和信號電平Ssig之間的 差值的處理，其中該信號電平Ssig包括像素信號電壓Vx的真實信號分量Vsig(對應于所接收的光量)(等同于所謂⑶S處理)。通過此功能，可能消除被稱為固定樣式噪聲(FPN) 和復位噪聲的噪聲信號分量。以此方式，根據(jù)本實施例的列電路25可以被配置以用作AD轉換/噪聲消除信號 處理設備，其具有用于將從像素陣列單元10傳送的模擬像素信號轉換成數(shù)字數(shù)據(jù)的AD轉 換功能、以及控制和消除噪聲分量的功能。列電路25將從由選擇列地址的垂直掃描單元14 選擇的行中的單位像素3輸出的像素信號電壓Vx對于一行同時地轉換成n位數(shù)字數(shù)據(jù)，并 進行噪聲消除信號處理。作為在列處理單元26中的AD轉換處理，能夠采用并行地逐行使用被提供在各列 中的列電路25(更具體地，AD轉換單元25b)來對被并行地保持在行單元中的模擬信號進 行AD轉換的方法。在該例中，可考慮采用參考信號比較型(單斜坡積分型(single slope integration)、斜坡信號比較型等等)的AD轉換系統(tǒng)。該方法具有如下特性由于可以由 簡單的結構實現(xiàn)AD轉換器，因此即使并行地提供電路，電路尺寸也不大。 在該例中，通過設計AD轉換單元25b的電路配置和操作，能夠進行⑶S處理，用于 相對于通過垂直信號線19輸入的電壓模式的像素信號來計算緊接著像素復位之后的復位 電平與真實的信號電平(對應于所接收的光量)之間的差值。能夠使得AD轉換單元25b 用作消除諸如固定樣式噪聲的的噪聲信號分量的差分處理單元25a。在參考信號比較型的AD轉換中，基于從轉換開始(比較處理的開始)到轉換結束 (比較處理的結束)的時間來確定計數(shù)操作有效期(指示該時期的信號被稱為計數(shù)使能信 號)，且基于計數(shù)使能信號將模擬處理對象信號轉換成數(shù)字數(shù)據(jù)。采用用于列電路25的處理信號比較型的AD轉換系統(tǒng)僅是一個例子。只要可以進 行AD轉換處理和噪聲消除信號處理，可以優(yōu)選地采用其他任意電路配置。像素信號電壓Vx被AD轉換成數(shù)字數(shù)據(jù)，且被列電路25水平地傳送?？梢运降?傳送對應于像素信號電壓Vx的模擬信息。在該例中，可建議對于每個像素列進行CDS處理， 其用于在差分處理單元25a中計算復位電平Srst與像素信號電壓Vx的像素電平Ssig之 間的差值。該實施例特性在于，在用于解決由于水平傳送中在水平信號線18上的負載電容 導致的問題的機制。作為參考信號比較型的AD轉換的具體機制，可以使用諸如在非專利文 件1中公開的機制之類的任何機制。如稍后詳細描述的，根據(jù)本實施例的水平傳送具有如下特性具有表示對應于像 素信號電壓Vx的一個信息的互補性的兩個信息被水平地傳送以恢復在后一級電路中的原 始信息。具體地，優(yōu)選地，關于通過AD轉換像素信號電壓Vx而獲得的數(shù)字信息的各個位數(shù) 據(jù)，具有互補性的兩個邏輯上相反的互補數(shù)據(jù)被水平地傳送以恢復后一級電路的原始位數(shù) 據(jù)。例如，當水平地傳送模擬信息時，通過組成一對的不同的水平信號線18和18x將 具有相反極性的差分信號分別傳送給輸出電路28。當水平地傳送數(shù)字數(shù)據(jù)時，通過組成一 對的水平信號線18和18x(對于每個位)來將具有對于每個位的相反L/H的關系的互補數(shù) 據(jù)(互補位數(shù)據(jù))傳送給輸出電路28。任意地判斷如何生成差分信號和互補數(shù)據(jù)。差分信 號和互補數(shù)據(jù)被統(tǒng)稱為互補信息。驅(qū)動控制單元7具有用于順序地讀出像素陣列單元10的信號的控制電路功能。例如，驅(qū)動控制單元7包括控制列地址和列掃描的水平掃描單元(列掃描電路)12 ；控制列 地址和列掃描的垂直掃描單元(列掃描電路)14 ；以及具有例如生成內(nèi)部時鐘的功能的通 信/時序控制單元20。單位像素3通過行選擇的行控制線15和垂直信號線19分別被連接于垂直掃描單 元14和列處理單元26，其中列電路25被提供用于各個垂直列。行控制線15指示從垂直掃 描單元14進入像素的通常的配線。垂直掃描單元14選擇像素陣列單元10的行，并向該行供應所需的脈沖。例如，垂 直掃描單元14包括垂直解碼器14a，其定義在垂直方向上的讀出行(選擇像素陣列單元 10的行)；以及垂直驅(qū)動單元14b，其向在由垂直解碼14a定義的(在行方向上的)讀出地 址上的單位像素3的行控制線15供應脈沖，并驅(qū)動之。垂直解碼器14a選擇除了從其讀出 信號的行(讀出行還被稱為選擇行或信號輸出行)以外的例如用于電子快門的行。水平掃描單元12具有讀出掃描單元的功能，該讀出掃描單元選擇與時鐘同步地 依次選擇列處理單元26的列電路25，并向水平信號線18讀出通過數(shù)字地轉換像素信號而 獲得的數(shù)據(jù)。例如，水平掃描單元12包括水平解碼器12a，其定義在水平方向上的讀出行 (選擇在列處理單元26中的各個列電路25)；和水平驅(qū)動單元12b，其根據(jù)由水平解碼器 12a定義的讀出地址來將列處理單元26的各個信號導向水平信號線18。水平信號線18是 用于傳送由列電路25生成的數(shù)據(jù)的總線。雖然未在圖中示出，通信/時序控制單元20包括時序生成器TG(讀出地址控制 設備的例子)的功能塊，其供應各個單元的操作所需的時鐘和預定時序的脈沖信號；以及 通信接口的功能塊，其由終端5a接收經(jīng)從外部的主控制單元供應的主時鐘CLK0，經(jīng)由終端 5b接收從外部的主控制單元供應的指示操作模式等等的數(shù)據(jù)，并向外部的主控制單元輸出 包括關于固態(tài)成像設備1的信息的數(shù)據(jù)。例如，通信/時序控制單元20向水平解碼器12a輸出水平地址信號，并向垂直解 碼器14a輸出垂直地址信號。各個解碼器12a和14a分別接收地址信號，并選擇對應于地 址信號的行和列。水平掃描單元12和垂直掃描單元14包括用于地址設置的解碼器12a和 14a,并響應于從通信/時序控制單元20給出的控制信號CN1和CN2，通過進行移位操作(掃 描)來切換(switch)讀出地址。在該情況下，由于以二維矩陣狀排列單位像素3，因此可考慮通過進行(垂直)掃 描，以在行單元中(列并行)訪問并獲取由被提供在單位像素3中的像素信號生成單元所 生成的、并通過垂直信號線19在列方向上輸出的模擬像素信號，然后進行(水平)掃描，以 在作為垂直列的排列方向的行方向上訪問并向外部讀出像素信號(在該例中，數(shù)字化的像 素數(shù)據(jù))，來增加讀出像素信號和像素數(shù)據(jù)的速度。不需要說，不僅掃描是可能的，而且用于 通過直接指定期望被讀出的單位像素3的地址來讀出所需單位像素3的信息的隨機訪問是 可能的。采用諸如水平掃描單元12和垂直掃描單元14之類的驅(qū)動控制單元7的各個組 件，來與像素陣列單元10 —起形成固態(tài)成像設備1的一部分，作為在單晶硅的半導體區(qū)域 中整體地形成的所謂單芯片的組件，且作為半導體系統(tǒng)的一個例子的CMOS圖像傳感器。可以形成固態(tài)成像設備1作為其中以此方式在半導體區(qū)域中整體地形成各個單 元的一個芯片。替換地，雖然未在圖中示出，但固態(tài)成像設備1可以采用模塊狀的形式，模
9塊狀的形式具有通過集合地封裝除了諸如像素陣列單元10、驅(qū)動控制單元7和列處理單元 26之類的各種信號處理單元、諸如攝像鏡頭、低通濾光器和/或紅外切斷過濾器(infrared cut filter)之類的光學系統(tǒng)而形成的成像功能。在具有這種結構的固態(tài)成像設備1中，通過垂直信號線19向列處理單元26的列 電路25，對于各個垂直列，供應從單位像素3輸出的像素信號。在基本結構中沒有提供數(shù)據(jù)存儲/傳送與輸出單元256的情況下，AD轉換單元 25b或差分處理單元25a的輸出被連接于水平信號線18。當信號模擬地經(jīng)過差分處理單元 25a的差分處理，然后被AD轉換單元25b轉換成數(shù)字數(shù)據(jù)時，AD轉換單元25b的輸出被連 接于水平信號線18。相反地，當信號被AD轉換單元25b轉換成數(shù)字數(shù)據(jù)，然后經(jīng)過差分處 理單元25a的差分處理時，差分處理單元25a的輸出被連接于水平信號線18。如圖1所示， 以下說明前面的情況。通過控制線12c從水平掃描單元12向AD轉換單元25b輸入控制脈沖(水平數(shù)據(jù) 傳送時鐘CpH )。AD轉換單元25b具有保持計數(shù)結果的鎖存器功能，且保持數(shù)據(jù)直到通過控 制線12c接收控制脈沖的指令。在該實施例中，如圖所示，各個列電路25的輸出側包括在AD轉換單元25b的后 一級上的數(shù)據(jù)存儲/傳送與輸出單元256、作為存儲由AD轉換單元25b保持的計數(shù)結果的 N位存儲器設備；以及在AD轉換單元25b和數(shù)據(jù)存儲/傳送與輸出單元256之間排列的作 為數(shù)據(jù)開關單元的例子的開關(SEL)258。當采用包括數(shù)據(jù)存儲/傳送與輸出單元256的結構時，以預定時序，與另一垂直列 中的另一開關258共同地，將作為控制脈沖的存儲器傳送指令脈沖CN8從通信/時序控制 單元20供應給開關258之一。當供應了存儲器傳送指令脈沖CN8時，基于負載功能，開關258向數(shù)據(jù)存儲/傳送 與輸出單元256傳送在對應于開關258的列中的AD轉換單元25b的數(shù)據(jù)。數(shù)據(jù)存儲/傳 送與輸出單元256保持并存儲所傳送的數(shù)據(jù)。由于提供了開關258，因此根據(jù)本實施例的水平掃描單元12具有讀出掃描單元的 功能，該讀出掃描單元與由列處理單元26的各個差分處理單元25a和各個AD轉換單元25b 分別進行的處理并行地讀出由各個數(shù)據(jù)存儲/傳送與輸出單元256保持的數(shù)據(jù)。當采用包括數(shù)據(jù)存儲/傳送與輸出單元256的結構時，AD轉換單元25b可以向數(shù) 據(jù)存儲/傳送與輸出單元256傳送在此保持的AD轉換數(shù)據(jù)。因此，能夠控制AD轉換單元 25b的AD轉換處理和用于彼此獨立地向水平信號線18讀出AD轉換的結果的操作。可以實 現(xiàn)用于進行AD轉換處理的管道操作，和用于向外部并行地讀出信號的操作。例如，通過鎖存(保持或存儲)AD轉換單元25b中的像素數(shù)據(jù)的AD轉換結果，來 完成AD轉換。然后，在預定時序，像素數(shù)據(jù)被傳送給數(shù)據(jù)存儲/傳送與輸出單元256，并在 其中存儲和保持傳送數(shù)據(jù)。然后，列電路25基于以預定時序與從水平掃描線12通過控制 線12c輸入的控制脈沖同步的移位操作，從輸出端5c向列處理單元26的外部和具有像素 陣列單元10的芯片的外部順序地輸出在數(shù)據(jù)存儲/傳送與輸出單元256中存儲和保持的 像素數(shù)據(jù)。 參考信號比較型的AD轉換的機制Y>圖2A和2B示出了用于執(zhí)行參考信號比較型的AD轉換的基本電路配置的例子。
如圖2A所示，作為用于執(zhí)行參考信號比較型的AD轉換的第一配置例子，電路包括 向列處理單元26供應AD轉換的參考信號SLP_ADC的參考信號生成單元27。參考信號SLP_ ADC僅必須具有隨通常特定傾斜而線性地變化的波形。該變化可以是平滑的斜面狀變化或 可以是順序的階梯方式的變化。參考信號生成單元27包括數(shù)字模擬轉換器(DAC) 27a。參考信號生成單元27從由 來自通信/時序控制單元20的參考數(shù)據(jù)CN4指示的初始值開始，與計數(shù)時鐘Ckdac同步地 生成參考信號SLP_ADC，并向列處理單元26的各個AD轉換單元25b供應所生成的參考信號 SLP_ADC作為AD轉換的參考電壓(ADC參考信號)。雖然未在圖中示出，但可考慮提供用于 噪聲預防的過濾器。從通信/時序控制單元20向參考信號生成單元27的DA轉換器27a供應的控制 數(shù)據(jù)CN4包括用于均衡數(shù)字數(shù)據(jù)相對于時間的變化率的信息，以便在每個比較處理中的參 考信號SLP_ADC基本上具有相同的傾斜(變化率)。具體地，與計數(shù)時鐘Ckdac同步地在每 個單位時間上改變計數(shù)值，且由電流加法型的DA轉換器來將計數(shù)值轉換成電壓信號。計數(shù) 時鐘Ckdac可以與計數(shù)時鐘CK_CNT —致。AD轉換單元25b包括電壓比較單元(比較器)252，比較由參考信號生成27的DA 轉換器27a生成的參考信號SLP_ADC與通過各個行控制線15(V1、V2、V3……和Vv)的垂直 信號線19(H1、H2……和Hh)從單位像素3獲得的模擬像素信號；以及計數(shù)器單元254，其計 數(shù)直到電壓比較單元252完成比較處理，或直到完成和保持計數(shù)的結果以后經(jīng)過預定時間 的時間。AD轉換單元25b具有n位AD轉換功能。在該配置例子中的計數(shù)器單元254具有計數(shù)單元和數(shù)據(jù)保持單元(計數(shù)值保持單 元)的兩種功能，其中計數(shù)單元根據(jù)隨參考信號SLP_ADC的時間的改變來計數(shù)時鐘CK_CNT 并生成計數(shù)數(shù)據(jù)(計數(shù)值)，且數(shù)據(jù)保持單元保持在由計數(shù)單元生成的計數(shù)數(shù)據(jù)中對應于 像素信號電壓Vx的計數(shù)數(shù)據(jù)。AD轉換單元25b在電壓比較單元252和計數(shù)器單元254之間具有計數(shù)操作控制單 元253，其控制計數(shù)操作的時段和用于在計數(shù)器單元254中保持計數(shù)數(shù)據(jù)的操作。計數(shù)操作 控制單元253具有計數(shù)相位調(diào)整單元(PH SEL) 260，其控制在計數(shù)器單元254中的計數(shù)處理 (計數(shù)操作有效期TEN)的時段。用于控制計數(shù)時段的計數(shù)時段控制信號SEL從通信/時序 控制單元20被供應給計數(shù)相位調(diào)整單元260。比較脈沖C0MP從電壓比較單元252被供應 給計數(shù)相位調(diào)整單元260?？上胂笫褂糜嫈?shù)時段控制信號SEL的各種方法。例如，計數(shù)時段控制信號SEL被 用于均勻地控制在所有列中的計數(shù)器單元254的計數(shù)操作有效期，控制通過將垂直列劃分 為若干(典型地兩個)組而形成的各個組的計數(shù)操作有效期，并根據(jù)像素信號電壓Vx控制 計數(shù)操作有效期。計數(shù)相位調(diào)整單元260基于來自通信/時序控制單元20的計數(shù)時段控制信號SEL 或在前一行或自身行中的電壓比較單元252的像素信號電壓Vx和參考信號SLP_ADC (統(tǒng)稱 為相位調(diào)整控制信號)的比較結果(可以使用不同于電壓比較單元252的比較器)，邏輯 地反轉來自電壓比較單元252的比較脈沖C0MP，并將比較脈沖C0MP傳遞給計數(shù)器單元254 作為(在相反相位中的)計數(shù)使能信號EN。可替換地，計數(shù)相位調(diào)整單元260將比較脈沖 C0MP直接傳遞給計數(shù)器單元254，作為(在相同相位中的)計數(shù)使能信號EN。計數(shù)相位調(diào)整單元260是確定計數(shù)時段的計數(shù)時段控制單元的例子。例如，EX-0R (異或)被用作計數(shù)相位調(diào)整單元260。比較脈沖C0MP被輸入到一個 輸入端，且相位調(diào)整控制信號被輸入到另一輸入端。在該例中，當相位調(diào)整控制信號處于H 電平時EX-0R門將比較脈沖C0MP邏輯地反轉為計數(shù)使能信號EN，且當相位調(diào)整控制信號處 于L電平時，直接使用比較脈沖C0MP作為計數(shù)使能信號EN。在該配置例子中的列AD轉換處理中，參考信號SLP_ADC從DA轉換器27a被共同 地供應給在各個列中排列的電壓比較單元252，且對于由各個電壓比較單元252處理的像 素信號電壓Vx，電壓比較單元252使用共同的參考信號SLP_ADC進行比較處理。計數(shù)器單 元254使用計數(shù)相位調(diào)整單元260的輸出作為計數(shù)使能信號EN，基于當計數(shù)使能信號EN處 于H電平時的計數(shù)時鐘CK_CNT來進行計數(shù)處理，并在結束計數(shù)處理時保持計數(shù)結果。除了計數(shù)時段控制信號SEL以外，從通信/時序控制單元20向各個AD轉換單元 25b的計數(shù)相位調(diào)整單元260和計數(shù)器單元254輸入控制信號CN5，用于指示其他控制信 息，如關于計數(shù)器單元254是否按下計數(shù)模式或上計數(shù)模式進行兩次計數(shù)處理、以及對于 在第一次計數(shù)處理中的初始值Dini進行設置和復位處理的信息。由參考信號生成單元27生成的階梯狀參考信號SLP_ADC被輸入與電壓比較單元 252的其他輸入端RAMP共同的電壓比較單元252的一個輸入端RAMP。對應于其他輸入端 的垂直列中的垂直信號線19被連接于其他輸入端。來自像素陣列單元10的像素信號電壓 被分別輸入到其他輸入端。電壓比較單元252的輸出信號(比較脈沖C0MP)被供應給計數(shù) 相位調(diào)整單元260。計數(shù)時鐘CK_CNT從共同的通信/時序控制單元20被輸入給計數(shù)器單元254的時 鐘端CK。雖然在圖中未示出計數(shù)器單元254的結構，但可以通過將包括鎖存器的數(shù)據(jù)存儲 單元的配線形式改變?yōu)橥接嫈?shù)器格式來實現(xiàn)計數(shù)器單元254。計數(shù)器單元254用一個計 數(shù)時鐘CK_CNT的輸入進行內(nèi)部計數(shù)。當計數(shù)器單元254在用于獲取一個像素的信號分量Vsig的數(shù)字數(shù)據(jù)Dsig的兩次 計數(shù)處理中切換下計數(shù)操作和上計數(shù)操作時，優(yōu)選地，使用能夠切換下計數(shù)操作和上計數(shù) 操作的上下計數(shù)器。另一方面，當計數(shù)器單元254在兩次計數(shù)操作中僅必須進行下計數(shù)操作和上計數(shù) 操作之一時，僅必須使用對應于操作的上計數(shù)或下計數(shù)器。但是，原則上，還有可能，作為一 種使用形式，可切換下計數(shù)操作和上計數(shù)操作的上下計數(shù)器被用于進行下計數(shù)操作和上計 數(shù)操作之一。但是，通常，上下計數(shù)器需要用于模式切換的電路配置。與僅對應于上計數(shù)器 和下計數(shù)器的單一計數(shù)模式的配置相比，電路尺寸大。因此，當計數(shù)器單元254僅僅必須進 行下計數(shù)操作和上計數(shù)操作中的任何一個時，可考慮不采用上下計數(shù)器。作為計數(shù)器單元254，優(yōu)選地使用異步計數(shù)器形式，計數(shù)輸出值從該異步計數(shù)器被 輸出而不同步于計數(shù)時鐘CK_CNT?；旧希谕接嫈?shù)器的情況下，由計數(shù)時鐘CK_CNT來 限制所有觸發(fā)器(計數(shù)器基本元件)的操作。因此，當請求較高頻率操作時，作為計數(shù)器 單元254，優(yōu)選地使用適合于高速操作的異步計數(shù)器，因為僅有第一觸發(fā)器(計數(shù)器基本元 件)來確定其操作限制頻率。通過控制線12c從水平掃描單元12向計數(shù)器單元254輸入控制脈沖。計數(shù)器單 元254具有保持計數(shù)結果的鎖存功能。計數(shù)器單元254保持計數(shù)器輸出值直到通過控制線
1212c接收控制脈沖的指令。在各個AD轉換單元25b的輸出側上，例如，計數(shù)器單元254的輸出可以被連接于 水平信號線18?？商鎿Q地，如圖1所示，還可能采用如下配置在計數(shù)器單元254的后一級 處提供作為用于存儲由計數(shù)器單元254保持的計數(shù)結果的存儲器設備的數(shù)據(jù)存儲/傳送與 輸出單元256。數(shù)據(jù)存儲/傳送與輸出單元256的輸出被連接于水平信號線。如上所述，在該實 施例中，具有每個比特的相反L/H的關系的互補數(shù)據(jù)被傳送給輸出電路28。因此，例如，水 平信號線是由列電路25使用的對應于比特數(shù)量“n”(n是正整數(shù))的2*n條總線，和用于傳 送互補數(shù)據(jù)的一組(水平信號線18和18x)。例如，在10( = n)比特的情況下，排列2*10 =20條總線。根據(jù)計數(shù)操作有效期，參考信號比較型的AD轉換可以被粗略地劃分為前半計數(shù) 操作和后半計數(shù)操作。在前半計數(shù)操作中，在參考信號SLP_ADC開始變化時的時間點處開 始計數(shù)，且在參考信號SLP_ADC和處理對象信號電壓彼此一致時的時間點處結束計數(shù)。在 后半計數(shù)操作中，在參考信號SLP_ADC和處理對象信號電壓彼此一致時的時間點處開始計 數(shù)，且當計數(shù)到達該計數(shù)中的期望的計數(shù)數(shù)量時的時間點處(典型地，處理到達最大AD轉 換時段時的時間點)結束計數(shù)。在本說明書中，在從在參考信號SLP_ADC開始變化時的時間點到參考信號SLP_ ADC和像素信號電壓Vx變得相同時的時間點的前半時段中進行的計數(shù)處理也被稱為實數(shù) (real number)計數(shù)處理。另一方面，在從參考信號SLP_ADC和像素信號電壓Vx彼此一致 時的時間點到處理到達在該處理中的最大AD轉換時段時的時間點的后半時段中進行的計 數(shù)處理也被稱為補數(shù)(complement)計數(shù)處理。根據(jù)計數(shù)模式，AD轉換可以被粗略地劃分為上計數(shù)模式的處理和下計數(shù)模式的處理。在從垂直信號線19輸出的像素信號So (像素信號電壓Vx)中，通常在時間序列 中，信號電平Ssig出現(xiàn)在包括像素信號的噪聲的、作為參考電平的復位電平Srst之后。對 于參考電平(復位電平Srst ；實踐中，相當于復位電平Srst)的處理被稱為在預充電相位 (可以被簡稱為P相位)中的處理(或在復位計數(shù)器時段中的處理)。對于信號電平Ssig 的處理被稱為在數(shù)據(jù)相位(可以被簡稱為D相位)中的處理(或在數(shù)據(jù)計數(shù)器時段中的處 理)。當在P相位(phase)處理之后進行D相位處理時，D相位處理是對于通過將信號分量 Vsig加上復位電平Srst而獲得的信號電平Ssig的處理。當采用了第一配置例子時，在各個垂直列中提供計數(shù)器單元254。因此，當與對于 參考信號比較型的AD轉換中的每個列的AD轉換一起執(zhí)行CDS功能時，可以根據(jù)前半計數(shù) 操作和后半計數(shù)操作的組合、計數(shù)模式(上計數(shù)和下計數(shù))，并根據(jù)在P相位處理和D相位 處理中采用前半計數(shù)操作和后半計數(shù)操作以及計數(shù)模式中的哪個，來采用各種處理方法。另一方面，如圖2B所示，作為用于執(zhí)行參考信號比較型的AD轉換的第二配置例 子，像參考信號生成單元27 —樣，對于各個垂直列共同地使用計數(shù)器單元254。列電路25 具有電壓比較單元252和數(shù)據(jù)存儲/傳送與輸出單元256。計數(shù)器單元254在各種P相位 處理和D相位中，在對應于參考信號SLP_ADC的斜坡時段的最大AD轉換時段期間，進行上 計數(shù)操作(或下計數(shù)操作)。計數(shù)器單元254的各個位的計數(shù)數(shù)據(jù)(還被稱為計數(shù)時鐘)
13CK0、……以及CKn-1被通知給各個垂直列中的數(shù)據(jù)存儲/傳送與輸出單元256。當反轉在 列中的電壓比較單元252的比較輸出C0MP時，在各個垂直列中的數(shù)據(jù)存儲/傳送與輸出單 元256捕獲并保持計數(shù)器單元254的計數(shù)數(shù)據(jù)。該配置例子中的計數(shù)器單元254具有根據(jù)參考信號SLP_ADC隨時間的改變來計數(shù) 計數(shù)時鐘CK_CNT并生成計數(shù)數(shù)據(jù)(計數(shù)值)的計數(shù)單元的功能。數(shù)據(jù)存儲/傳送與輸出 單元256具有保持在由計數(shù)單元生成的計數(shù)數(shù)據(jù)中對應于像素信號電壓Vx的計數(shù)數(shù)據(jù)的 數(shù)據(jù)保持單元(計數(shù)值保持單元)的功能。數(shù)據(jù)存儲/傳送與輸出單元256在不同存儲單元中，在其內(nèi)部保持在各種P相位 處理和D相位處理中獲取的各個數(shù)據(jù)Dp和Dd。數(shù)據(jù)存儲/傳送與輸出單元256在水平掃 描單元12的控制下，通過各個水平信號線18向數(shù)字算術單元29傳送在各個P相位處理和 D相位處理中獲取的各個數(shù)據(jù)Dp和Dd。數(shù)字算術單元29計算在各個數(shù)據(jù)Dp和Dd之間的 差值以計算信號分量Vsig的數(shù)字數(shù)據(jù)Dsig。數(shù)據(jù)存儲/傳送與輸出單元256的輸出被連接于水平信號線。在該實施例中，具 有對于每個位的相反L/H的關系的互補數(shù)據(jù)被傳送給數(shù)字算術單元29。因此，例如，水平信 號線是由列電路25使用的對應于比特數(shù)量“n” (n是正整數(shù))的2*2*n條總線，和用于傳 送對于P相位和D相位中的數(shù)據(jù)Dp和Dd中的每個的互補數(shù)據(jù)的一組(水平信號線18和 18x)。例如，在10( = n)比特的情況下，排列2*2*10 = 40條總線。在配置和處理方法的所有例子中，原則上，斜坡狀參考信號SLP_ADC被供應給比 較器(電壓比較器)，通過將垂直信號線19輸入的模擬像素信號電壓Vx與參考信號SLP_ ADC相比較，且當計數(shù)操作有效期來到時，開始時鐘信號中的計數(shù)，從而計數(shù)在指定計數(shù)操 作有效期中的時鐘數(shù)量，以進行AD轉換。在所有配置例子和處理方法中，在P相位處理期間，讀出單位像素3的復位分量 Vrst，且處理在像素信號電壓Vx中的復位電平Srst。對于每個單位像素3波動的噪聲被包 括在復位分量Vrst作為偏移量。但是，在復位分量Vrst中的波動通常小，且復位電平Srst 通常對所有像素是共同的。因此，通常已知在任意垂直信號線19的像素信號電壓Vx中的 復位分量Vrst的輸出值(=復位電平Srst)。因此，在P相位處理期間，能夠通過調(diào)整參 考信號SLP_ADC來減少比較時段。例如，在P相位處理期間的最大計數(shù)數(shù)量Drm被設置為 7比特的計數(shù)數(shù)量(128時鐘)。另一方面，在D相位處理期間，除了復位電平Srst以外還讀出對應于每個像素單 元3的入射光的量的信號分量Vsig，且處理包括信號分量Vsig的信號電平Ssig。因此，在 D相位處理期間，由于讀出了對應于入射光量的信號分量Vsig，因此為了判斷寬區(qū)域中的 光量的幅度，需要將比較時段設置得寬，且較大地改變被供應給電壓比較單元252的參考 信號SLP_ADC。例如，在D相位處理期間的比較處理的最大計數(shù)數(shù)量Dsm被設置為10比特 的計數(shù)數(shù)量(1024個時鐘)到12比特的計數(shù)數(shù)量(4096個時鐘)。對于復位電平Srst的 比較處理的最長時段被減少到短于對于信號電平Ssig的比較處理的最長時段。不將最長 時段都設置為相同，而通過以此方式將前一最長時段設置得短于后一最長時段，減少了兩 次AD轉換的總體AD轉換時段。<固態(tài)成像設備的操作；第一處理例子中的操作>圖3A是用于說明在參考信號比較型的AD轉換的第一處理例子中的操作的時序
圖。當應用第一處理例子時，采用圖2A所示的第一配置例子作為電路配置。作為參考信號比較型的AD轉換中的計數(shù)操作有效期，當在列電路25中進行復位 電平和信號電平之間的差分處理時，例如，通常，在兩次處理時，能夠應用第一處理例子，其 中在開始參考信號SLP_ADC中的改變時的時間段處設置計數(shù)的開始，且在參考信號SLP_ ADC和處理對象信號電壓變得彼此一致時的時間點處設置計數(shù)的結束。換句話說，在第一處 理例子中，前半計數(shù)操作被應用于兩次處理。在該例中，在用于獲取一個像素的信號分量Vsig的數(shù)字數(shù)據(jù)Dsig的兩次計數(shù)處 理中，計數(shù)器單元254切換和進行下計數(shù)操作和上計數(shù)操作。作為整體的操作，當D相位處 理是上計數(shù)時，可以將該操作考慮為用于計數(shù)信號電平Ssig的實數(shù)的操作。當D相位處理 是下計數(shù)時，可以將該操作考慮為用于計數(shù)信號電平Ssig的補數(shù)(負數(shù))的操作。雖然未詳細說明，但基本上，例如應用與在JP-A-2005-311933和 JP-A-2006-33452中公開的方法相同的方法。在被稱為參考信號比較型的通常AD轉換處 理中，首先，關于某個處理對象行Vx，對于垂直列HI到Hh，計數(shù)器單元254的各個觸發(fā)器被 復位為P相位中的最大AD轉換等級的最小值min，例如，在第一次處理期間、即在作為對于 復位電平Srst的AD轉換時期的P相位中的處理時期中的“0”。計數(shù)器單元254被設置在 下計數(shù)模式。并行地進行由電壓比較單元252對參考信號SLP_ADC與像素信號電壓Vx的 P相位電平的比較處理和由計數(shù)器單元254進行的計數(shù)處理，以進行對P相位電平的AD轉 換。假設，開始時，參考信號SLP_ADC高于像素信號電壓Vx的P相位電平，且電壓比較單 元252的比較輸出C0MP處于H電平。在開始比較處理之后，電壓比較單元252的比較輸出 C0MP在作為P相位電平的復位電平Srst和參考信號SLP_ADC彼此一致時的時間點處從H 電平改變到L電平。此時，計數(shù)器單元254保持指示數(shù)字值Drst的計數(shù)值，該數(shù)字值Drst 對應于復位電平Srst的幅度(當考慮指示-Drst的符號時)。在第二次的隨后的處理、即作為用于信號電平Ssig的AD轉換時期的D相位中的 處理時期期間，除了復位電平Srst以外，還讀出與每個單位像素3的入射光量相對應的信 號分量Vsig，且進行在P相位中的讀出相同的處理。首先，計數(shù)器單元254被設置在與在P 相位處理期間的下計數(shù)模式相反的上計數(shù)模式。并行地進行由電壓比較單元252在參考信 號SLP_ADC與像素信號電壓Vx的D相位電平之間的比較處理，以進行D相位電平的AD轉 換。假設，在開始時，參考信號SLP_ADC高于像素信號電壓Vx的D相位電平，且電壓比較單 元252的比較輸出C0MP處于H電平。在開始比較處理之后，電壓比較單元252的比較輸出 C0MP在當作為D相位電平的信號電平Ssig和參考信號SLP_ADC彼此一致時的時間點處從 H電平改變到L電平。在此時，計數(shù)器單元254保持對應于信號電平Ssig的幅度的計數(shù)值。在這種情況下，與在P相位相反地，從在P相位的讀出和AD轉換期間獲取的像素 信號電壓Vx的復位電平Srst的數(shù)字值Drst (負值)上計數(shù)了計數(shù)值。信號電平Ssig是通 過將信號分量Vsig添加到復位電平Srst來獲得的電平。因此，信號電平Ssig的AD轉換結 果的計數(shù)值基本上是“Drst+Dsig”。但是，由于上計數(shù)的開始點是作為復位電平Srst的AD 轉換結果的“-Drst”，因此，在計數(shù)單元254中實際保持的計數(shù)值是“-Drst+Qsig+Drst)) =Dsig”。換句話說，在計數(shù)器單元254中的計數(shù)處理是在不同計數(shù)模式中的計數(shù)操作；在P 相位處理期間的下計數(shù)和在D相位處理期間的上計數(shù)。因此，在計數(shù)器單元254中，自動地進行在作為復位電平Srst的AD轉換結果的計數(shù)數(shù)“-Drst”和作為信號電平Ssig的AD轉 換結果的計數(shù)數(shù)“Drst+Dsig”之間的差分處理(減法處理)。在計數(shù)器254中保持對應于 差分處理的結果的計數(shù)數(shù)Dsig。在計數(shù)值單元254中保持的對應于差分處理的結果的計數(shù) 數(shù)Dsig表示對應于信號分量Vsig的數(shù)字數(shù)據(jù)。如上所述，可以由計數(shù)器單元254中的差分處理通過兩次讀出和計數(shù)處理、即P相 位處理期間的下計數(shù)和D相位處理期間的上計數(shù)來消除包括在單位像素3的每個中的波動 的復位電平Srst?？梢酝ㄟ^簡單的配置來獲取對應于每個單位像素3的入射光量的信號分 量Vsig的AD轉換結果。因此，列電路25操作不僅作為將模擬像素信號轉換成數(shù)字像素數(shù) 據(jù)的數(shù)字轉換單元，還作為CDS處理功能單元。在第一處理例子中的AD轉換處理具有如下特性在一個像素的第一次的計數(shù)處 理和第二次的計數(shù)處理中，在下計數(shù)P相位處理中和在上計數(shù)D相位處理中進行各個計數(shù) 操作，以實際上進行在P相位的補數(shù)的計數(shù)處理和在D相位的實數(shù)的計數(shù)處理。實際上，補 數(shù)的計數(shù)處理是在負側上的計數(shù)處理，且可以被視為減法元素。實數(shù)的計數(shù)處理是在正側 上的計數(shù)處理，且可以被視為加法元素。在應用第一處理例子時，在用于獲取一個像素的信號分量Vsig的數(shù)字數(shù)據(jù)Dsig 的兩次計數(shù)處理中切換和進行下計數(shù)操作和上計數(shù)操作。因此，可考慮在計數(shù)器單元254 中使用能夠切換下計數(shù)操作和上計數(shù)操作的上下計數(shù)器。當在計數(shù)器單元254的后一級處提供數(shù)據(jù)存儲/傳送與輸出單元256時，在開始 計數(shù)器單元254的操作和水平傳送之前，子時鐘DLAT從通信/時序控制單元20被供應給 數(shù)據(jù)存儲/傳送與輸出單元256作為存儲器傳送指令脈沖CN8。通過子時鐘DLAT作為觸 發(fā)，數(shù)據(jù)存儲/傳送與輸出單元256將在計數(shù)器單元254中保持的前一行Vx-1中的數(shù)字數(shù) 據(jù)Dsig捕獲到計數(shù)器254中的鎖存器電路，并保持數(shù)字數(shù)據(jù)Dsig。在AD轉換時期結束后，列電路25將數(shù)字數(shù)據(jù)Dsig保存在數(shù)據(jù)存儲/傳送與輸出 單元256中的計數(shù)器單元254，并開始對新的行Vx的AD轉換。由在列處理單元26的各個 垂直列中的列電路25中的AD轉換處理的背景下的水平掃描單元12來依次選擇在數(shù)據(jù)存 儲/傳送與輸出單元256中的前一行中的數(shù)字數(shù)據(jù)Dsig，并通過各個水平信號線18和18x 將其傳送給輸出電路28作為互補數(shù)據(jù)Qsig和xQsig，用于互補信息傳送。輸出電路28基 于互補數(shù)據(jù)Qsig和xQsig來再現(xiàn)原始數(shù)字數(shù)據(jù)Dsig。并行于AD轉換處理，與AD轉換處理 并行地進行對于互補數(shù)據(jù)Qsig和xQsig的水平傳送操作。當水平掃描單元12以高速順序 地選擇各個垂直列時，通過在數(shù)據(jù)存儲/傳送與輸出單元256的輸出級處的驅(qū)動晶體管來 將各個列中的互補數(shù)據(jù)Qsig和xQsig以高速傳送到輸出電路28。然后，對于各個行依次重 復相同的操作，從而創(chuàng)建二維圖像。<固態(tài)成像設備的操作；第二處理例子中的操作>當由列電路25進行在復位電平和信號電平之間的差分處理時，在兩次處理中，還 可以采取第二處理例子，其中在參考信號SLP_ADC和處理對象信號電壓彼此一致時的時間 點處開始計數(shù)，且在計數(shù)到達在該計數(shù)中的期望的計數(shù)數(shù)(典型地，處理到達最大AD轉換 時期的時間點)時的時間點處結束計數(shù)。換句話說，在第二處理例子中，后半計數(shù)操作被應 用于兩次處理。在該情況下，如在上述情況下一樣，在獲取一個像素的信號分量Vsig的數(shù)字數(shù)據(jù)
16Dsig的兩次計數(shù)處理中，計數(shù)器單元254切換和進行對于每個垂直列的下計數(shù)操作和上計 數(shù)操作。因此，當應用了第二處理例子時，圖2A所示的第一配置例子被采用作為電路配置。在第二處理例子中的基本操作與在第一處理例子不是那么的不同。但是，在第二 處理例子中的操作與在第一處理例子的不同之處在于，考慮了對應于在最大AD轉換時期 的后半段中進行的計數(shù)處理的數(shù)據(jù)的校正。第二處理例子中的整個操作可以被看作用于對 補數(shù)進行計數(shù)的操作。在這種情況下，由于對補數(shù)進行計數(shù)，因此需要用于獲得作為實數(shù)的 最終數(shù)據(jù)的數(shù)據(jù)校正的機制。用于數(shù)據(jù)校正的機制可以通過第一次計數(shù)處理中的初始值來 實現(xiàn)，或可以通過在后一級處的數(shù)字算術單元29中的數(shù)字算術運算來實現(xiàn)。下面描述了為什么需要考慮數(shù)據(jù)校正的理由。在P相位處理期間的最大計數(shù)數(shù)被 表示為Drm，且在D相位處理期間對應于最大信號分量Vsig的最大計數(shù)數(shù)被表示為Dsm。在 這種情況下，在D相位處理期間的最大計數(shù)數(shù)被表示為“Drm+Dsm”。在各個相位中的最大AD 轉換時期中，當在像素信號電壓Vx和參考信號SLP_ADC彼此一致且反轉了比較輸出C0MP 之后在后半段中進行計數(shù)處理時，當復位電平Srst被表示為Drst時，在P相位中的計數(shù)值 Dp被表示為“Drm-Drst”。當信號電平Ssig的計數(shù)值被表示為Dsig時，在D相位中的計數(shù) 值 Dd 被表示為 “(Drm+Dsm) - (Drst+Dsig) ”。當在P相位處理期間在上計數(shù)模式中和在D相位處理期間在下計數(shù)模式中進行計 數(shù)且從在P相位處理中獲得的計數(shù)值開始D相位處理時，在D相位處理之后的數(shù)據(jù)被表示 為(Drm-Dr st)-{(Drm+Dsm)-(Drst+Dsig)} = Dsig-Dsm。為 了偏移 “_Dsm” 并獲得信號分 量Vsig的數(shù)字數(shù)據(jù)Dsig，例如，在僅第一次的P相位處理期間的初始值Dini必須被設置到 Dsm,或Dsm僅必須被數(shù)字算術單元29添加到“Dsig-Dsm”。在計數(shù)模式的這種組合中，關于信號電平Ssig，在下計數(shù)中進行在后半AD轉換處 理時期中的補數(shù)計數(shù)。因此，能夠通過由補數(shù)計數(shù)將計數(shù)處理的特性組合到負側且由下計 數(shù)處理將計數(shù)處理的特性組合到負側，來獲得Dsig作為到正側的值。上述“Dsig-Dsm”表 示該值。在這種情況下，存在優(yōu)勢可在第二次處理之后，根據(jù)第一次中的初始值的設置來 立即獲取數(shù)字數(shù)據(jù)Dsig。另一方面，當在P相位處理期間按下計數(shù)模式進行計數(shù)和在D相位處理期間按上 計數(shù)模式進行計數(shù)且從在P相位處理中獲得的計數(shù)值開始D相位處理時，D相位處理之后的 數(shù)據(jù)被表示為{(Drm+Dsm)-(Drst+Dsig)}-(Drm-Drst) = Dsm-Dsig。為了偏移 Dsm 并獲得 信號分量Vsig的數(shù)字數(shù)據(jù)Dsig的負數(shù)，例如，在第一次的P相位處理期間的初始值Dini僅 必須被設置為“-Dsm”，或Dsm僅必須被數(shù)字算術單元29從“Dsm-Dsig”中減去。為了將數(shù) 字數(shù)據(jù)Dsig的負數(shù)“-Dsig”復位到正數(shù)，例如，被反轉的比特數(shù)據(jù)僅必須從數(shù)據(jù)存儲/傳送 與輸出單元256中輸出，或比特數(shù)據(jù)僅必須被數(shù)字算術單元29反轉。但是，準確地，當僅進 行比特數(shù)據(jù)的反轉時，存在差值“ 1”。因此，為了獲得更精確的數(shù)據(jù)，可考慮在數(shù)字算術單元 29中添加“1”。替換地，還可以通過在數(shù)字算術單元29中進行算術操作{Dsm-(Dsm-Dsig)} 來獲取數(shù)字數(shù)據(jù)Dsig。在計數(shù)模式的這種組合中，關于信號電平Ssig，在上計數(shù)中進行在后半AD轉換時 期中的補數(shù)計數(shù)。因此，可以通過由補數(shù)計數(shù)將計數(shù)處理的特性組合到負側且由下計數(shù)處 理將計數(shù)處理的特性組合到負側，來獲得Dsig作為到負側的值。上述“Dsm-Dsig”表示該值。
17
圖3B是用于說明在參考信號比較型的AD轉換的第二處理例子中的操作。在圖 3B中示出與第一處理例子的組合。具體地，當在前一行中的像素信號電壓Vx中的信號電 壓Ssig處于相對于預定閾值的低亮度范圍內(nèi)時，應用第一處理例子。當信號電平Ssig處 于相對于預定閾值的高亮度范圍內(nèi)時，應用第二處理例子。在圖中所示的例子中，在像素信號電壓Vx_0和像素信號電壓Vx_l的兩者中，其中 像素信號電壓Vx_0的前一行中的信號電平Ssig處于低亮度范圍，(該行不總是處于低亮 度范圍內(nèi))，且像素信號電壓Vx_l的前一行中的信號電平Ssig處于高亮度范圍內(nèi)(該行不 總是處于高亮度范圍內(nèi))，復位數(shù)據(jù)Drst是50，信號數(shù)據(jù)Dsig是1950，在P相位處理時期 中的最大計數(shù)數(shù)Drm是128，且在D相位處理時期中的最大計數(shù)數(shù)Dsm是4096。在第一處 理例子和第二處理例子兩者中，在P相位處理期間在下計數(shù)模式中進行計數(shù)，且在D相位處 理期間在上計數(shù)模式中進行計數(shù)。在P相位處理期間，從初始值=0開始計數(shù)處理。在該 圖中，像素信號電壓Vx_0和像素信號電壓Vx_l不同且比較器的反轉時序平移。但是，實際 上，由于像素信號電壓Vx_0和像素信號電壓Vx_l如上所述相同，比較器的反轉時序相同。在P相位處理和D相位處理兩者中，第一處理例子被應用到像素信號電壓Vx_0。 因此，首先，在被準備作為P相位處理時期的Drm = 128的計數(shù)時期中，由電壓比較電壓252 進行在參考信號SLP_ADC和像素信號電壓Vx_0之間的比較。在像素信號電壓Vx_0的復位 電平Srst_0和參考信號SLP_ADC彼此一致時的第五十計數(shù)處，反轉電壓比較單元252的比 較輸出C0MP( = C0MP0UT0)。另外，還反轉計數(shù)使能信號EN( = PC0MP0UT0) (C0MP0UT0和 PC0MP0UT0是同相的)。停止下計數(shù)操作，并在計數(shù)器單元254中保持計數(shù)值“_50”。在被準備作為D相位處理時期的Drm+Dsm = 128+4096的計數(shù)時期中，由電壓比較 單元252進行參考信號SLP_ADC和像素信號電壓Vx_0的比較。在當像素信號電壓Vx_0的信 號電平Ssig_0和參考信號SLP_ADC彼此一致時的第“50+1950”= 2000計數(shù)處，反轉電壓比 較單元252的比較輸出C0MP( = C0MP0UT0)。另外，還反轉計數(shù)使能信號EN ( = PC0MP0UT0) 并停止上計數(shù)操作。此時，由于從在P相位處理中獲得的計數(shù)值“_50”進行上計數(shù)，因此在 計數(shù)器單元254中保持“-50+2000” = 1950。1950與信號數(shù)據(jù)Dsig —致。另一方面，在P相位處理和D相位處理兩者中，第二處理例子被應用于像素信號電 壓Vx_l。因此，首先，在被準備作為P相位處理時期的Drm= 128的計數(shù)時期中，由電壓比 較單元252進行參考信號SLP_ADC和像素信號電壓Vx_0的比較。在像素信號電壓Vx_l的 復位電平Srst_l彼此一致時的第五十計數(shù)處，反轉比較輸出C0MP( = C0MP0UT1)。另外，還 反轉計數(shù)使能信號EN( = PC0MP0UT1) (C0MP0UT0和PC0MP0UT0是反相的)。計數(shù)器單元254 從該點開始下計數(shù)，并在Drm = 128次計數(shù)處停止計數(shù)操作。因此，由于計數(shù)器單元254下 計數(shù)“128-50 = 78”，因此在結束P相位處理之后在計數(shù)器單元254中保持“_78”。在被準備作為D相位處理時期的Drm+Dsm = 128+4096計數(shù)時期中，由電壓比較單 元252進行參考信號SLP_ADC和像素信號電壓Vx_l的比較。在像素信號電壓Vx_l的信號 電平Ssig_l和參考信號SLP_ADC彼此一致時的第2000計數(shù)處，反轉電壓比較單元252的 比較輸出C0MP( = C0MP0UT1)。但是，還反轉計數(shù)使能信號EN( = PC0MP0UT1) (C0MP0UT0和 PC0MP0UT0是反相的)。計數(shù)器單元254從該點開始上計數(shù)，并在Drm+Dsm = 128+4096次 計數(shù)處停止計數(shù)操作。因此，計數(shù)器單元254向上計數(shù)“128+4096-2000 = 2224”個時鐘。在此點處，由于從在P相位處理中獲得的計數(shù)值“_78”開始上計數(shù)，因此在計數(shù)器單元254中保持 “-78+2224” = 2146。將計數(shù)值2146的數(shù)據(jù)Dout傳送到數(shù)字算術單元29。數(shù)字算術單元 29從對應于信號數(shù)據(jù)Dsig的最大值的最大計數(shù)數(shù)Dsm減去數(shù)據(jù)Dout，以獲得“4096-2146” =1950作為最終信號數(shù)據(jù)Dsig。對于像素信號電壓Vx_0和像素信號電壓Vx_l兩者，在D相位處理期間，計數(shù)相 位調(diào)整單元260通過時鐘信號CLK鎖存電壓比較單元252的比較輸出C0MP，其升高到接近 例如參考信號SLP_ADC的斜坡期中的中間電壓，對應于劃分低亮度范圍和高亮度范圍的閾 值。計數(shù)相位調(diào)整單元260進行計數(shù)調(diào)整，用于判斷在下一行的處理期間是正常輸出比較 輸出C0MP以作為計數(shù)使能信號EN還是反轉輸出以作為計數(shù)使能信號EN。如果將在用于劃 分低亮度范圍和高亮度范圍的CLK信號上升時的時刻(timing)設置在參考信號SLP_ADC 的中間電壓，則計數(shù)器單元254的激活期不會變得長于參考信號SLP_ADC的斜坡期的一半。當在行中的D相位處理期間像素信號電壓Vx的信號電平Ssig屬于低亮度范圍 時，電壓比較單元252的比較輸出C0MP被反轉并且在時鐘信號CLK的上升點處于L電平。 因此，計數(shù)相位調(diào)整單元260鎖存L電平作為比較輸出C0MP的相位信息。相反，當在行中 的D相位處理期間像素信號電壓Vx的信號電平Ssig屬于高亮度范圍時，電壓比較單元252 的比較輸出C0MP未被反轉并且在時鐘信號CLK的上升點處于H電平。因此，計數(shù)相位調(diào)整 單元260鎖存H電平作為比較輸出C0MP的相位信息。將比較脈沖C0MP輸入到EX-0R門的一個輸入端，并且將行中的鎖存信息輸入到 另一端，作為相位調(diào)整控制信號。當信號電平Ssig屬于低亮度范圍時，相位調(diào)整控制信號 處于L電平，并且當信號電平Ssig屬于高亮度范圍時，相位調(diào)整控制信號處于H電平。以 這種方式，當信號電平屬于行中的低亮度范圍時，在下一行的處理期間，輸出比較脈沖C0MP 作為未被邏輯反轉的計數(shù)使能信號EN。因此，將前半計數(shù)操作(第一處理例子)應用于處 理。當信號電平Ssig屬于行中的高亮度范圍時，在下一行的處理期間，將比較脈沖C0MP邏 輯反轉并輸出作為計數(shù)使能信號EN。因此，將后半計數(shù)操作(第二處理例子)應用于處理。在此例子中，當通過數(shù)字算術單元29進行補數(shù)計數(shù)操作中所涉及的數(shù)據(jù)校正時， 通過水平信號線18和18x，將由計數(shù)相位調(diào)整單元260鎖存的比較輸出C0MP的相位信息通 知給數(shù)字算術單元29。基于該信息，數(shù)字算術單元29將補數(shù)計數(shù)操作中所涉及的數(shù)據(jù)校正 應用于經(jīng)過補數(shù)計數(shù)的像素數(shù)據(jù)。<固態(tài)成像設備的操作；第三處理例子中的操作>盡管圖中沒有示出，但是在第三處理例子中，當采用稱為參考信號比較型等的AD 轉換系統(tǒng)時，采用可以與AD轉換同時進行差分處理功能同時防止計數(shù)器單元254的面積增 加的問題的機制。根據(jù)電路配置，采用在第一次AD轉換處理和第二次AD轉換處理期間以相同計數(shù) 模式進行計數(shù)并將第一次和第二次中的計數(shù)相位設置得不同的機制，而不是切換計數(shù)模式 的機制。如在第一處理例子和第二處理例子中那樣，在第二次結束處理期間，從第一次計數(shù) 處理的結果開始計數(shù)處理。在第三處理例子中，由于不需要切換技術模式，作為電路配置，能夠采用圖2A所 示的第一配置例子或者采用圖2B所示的第二配置例子?！皩⒂嫈?shù)相位設置得不同”意味著在第一次AD轉換處理(例如P相位中的處理)和第二次AD轉換處理(例如D相位中的處理)中將計數(shù)處理時段設置得不同。更具體地， 在從參考信號SLP_ADC開始變化的時間點直到參考信號SLP_ADC與像素信號電壓Vx變得 相同的時段中進行的計數(shù)處理和從參考信號SLP_ADC與像素信號電壓Vx變得相同的時間 點到處理達到該處理中的最大AD轉換時期的時間點(一般是參考信號SLP_ADC停止變化 的時間點)的時段中進行的AD轉換處理存在差別。這個差別意味著計數(shù)相位間的差別。換句話說，在兩次計數(shù)處理中，使用比較輸出C0MP被反轉的時間點作為分界，組 合作為前半計數(shù)操作的實數(shù)計數(shù)處理和作為后半計數(shù)操作的補數(shù)計數(shù)處理。一般而言，從參考信號SLP_ADC中的變化開始的時間點直到參考信號SLP_ADC與 像素信號電壓Vx變得相同的時段和從參考信號SLP_ADC與像素信號電壓Vx變得相同的時 間點到處理達到該處理中的最大AD轉換時期的時間點的時段對應于從電壓比較單元252 輸出的比較脈沖C0MP的輸出電平。因此，僅需要切換在比較脈沖C0MP處于L電平的時段 中開始的計數(shù)處理和在比較脈沖C0MP處于H電平的時段中開始的計數(shù)處理。另外，在第三處理例子中，為了使得能夠獲取差分處理結果作為兩次計數(shù)處理的 結果，作為第一方法，當開始第一次計數(shù)處理時，用對應于計數(shù)模式并被初始設置為初始值 Dini的符號(加號或減號)附加到與在參考信號SLP_ADC與像素信號電壓Vx變得相同的 時間點后進行的計數(shù)處理中的最大AD轉換時期相等的計數(shù)值。從初始值Dini開始計數(shù)處 理。可替換地，作為第二方法，盡管如在第一處理中從“0”開始計數(shù)處理，但是在第二次計 數(shù)處理完成后，由在計數(shù)器單元254的后一級處的數(shù)字算術單元29校正初始值Dini。當在 計數(shù)器單元254的后一級處不需要校正初始值Dini并且僅需要獲得對于一個像素的AD轉 換處理結果時，第一方法是合適的方法。另一方面，當獲得多個像素的信號分量Vsig的乘 法累計的AD轉換處理結果時，第二方法是合適的方法。換句話說，在第三處理例子中，當將另一方分配給用于信號電平Ssig的計數(shù)處理 時，可以認為用于信號電平Ssig的計數(shù)處理是用于計數(shù)補數(shù)的操作。在此情況下，由于計 數(shù)了補數(shù)，因此需要用于獲取作為真實數(shù)量的最終數(shù)據(jù)的數(shù)據(jù)校正的機制。可以通過第一 次計數(shù)操作中的初始值來實現(xiàn)用于數(shù)據(jù)校正的機制，或者可以通過作為后一級電路的數(shù)字 算術單元29中的數(shù)字算法操作來實現(xiàn)。<固態(tài)成像設備的操作；第四處理例子中的操作>圖3C是用于說明參考信號比較型AD轉換的第四處理例子中的操作的時序圖。第四處理例子對應于在列電路25的后一級(例如數(shù)字算術單元29)處進行的復 位電平和信號電平之間的差分處理。在此情況下，盡管只進行了下計數(shù)操作和上計數(shù)操作之一，但是在兩次處理期間， 計數(shù)開始于參考信號SLP_ADC中的變化開始的時間點，并且計數(shù)結束于參考信號SLP_ADC 與處理對象信號電壓彼此一致的時間點?？商鎿Q地，計數(shù)開始于參考信號SLP_ADC與處理 對象信號電壓彼此一致的時間點，并且計數(shù)結束于處理達到該處理中的期望計數(shù)數(shù)的時間 點(典型地是處理達到最大AD轉換時期的時間點)。在第四處理例子中，由于不需要切換計數(shù)模式，作為電路配置，可以采用圖2A所 示的第一配置例子，或者可以采用圖2B所示的第二配置例子。例如，當采用第一配置例子 時，僅需要采用計數(shù)器單元254和數(shù)據(jù)存儲/傳送及輸出單元256兩者以將在P相位的處 理和D相位的處理中所獲取的各個數(shù)據(jù)Dp和Dd存儲在其內(nèi)部的不同存儲單元中。
20
在圖3C中，采用圖2B所示的第二配置例子。在從任意行Vx中的像素單元3讀出 垂直信號線19_1到相位電平(復位電平Srst)穩(wěn)定了之后，參考信號生成單元 27開始隨著被供應至各個列中的電壓比較單元252的參考信號SLP_ADC的時間的變化，并 且計數(shù)器單元254開始上計數(shù)并比較計數(shù)與用于每列的復位電平Srst。當復位電平Srst 與參考信號SLP_ADC彼此一致時反轉比較輸出C0MP。因此，數(shù)據(jù)存儲/傳送及輸出單元256 捕獲在反轉時刻的計數(shù)數(shù)據(jù)，并將該計數(shù)數(shù)據(jù)存儲在用于P相位數(shù)據(jù)Dp的存儲單元(存儲 器設備1)中。此外，在穩(wěn)定了 D相位電平(信號電平Ssig)的讀出后，參考信號生成單元27開 始隨著被供應至各個列中的電壓比較單元252的參考信號SLP_ADC的時間的變化，并且計 數(shù)器單元254開始上計數(shù)并比較計數(shù)與用于每列的信號電平Ssig。當信號電平Ssig與參 考信號SLP_ADC彼此一致時反轉比較輸出C0MP。因此，數(shù)據(jù)存儲/傳送及輸出單元256捕 獲在反轉時刻的計數(shù)數(shù)據(jù)，并將該計數(shù)數(shù)據(jù)存儲在用于D相位數(shù)據(jù)Dd的存儲單元(存儲器 設備2)中。在AD轉換期結束后，在水平掃描單元12的控制下，將由數(shù)據(jù)存儲/傳送及輸出單 元256存儲的P相位和D相位中的n位數(shù)字數(shù)據(jù)Dp和Dd分別通過2*2*n水平信號線18 和18x順序傳送到數(shù)字算術單元29，作為互補數(shù)據(jù)Qp、xQp、Qd和xQd。換句話說，列電路 25將各次中的處理的計數(shù)結果輸出到數(shù)字算術單元29作為關于復位電平Srst的互補數(shù)據(jù) QP和xQp、以及關于信號電平Ssig的互補數(shù)據(jù)Qd和xQd。數(shù)字算術單元29基于互補數(shù)據(jù) QP和xQp再現(xiàn)原始數(shù)字數(shù)據(jù)Dp，并基于互補數(shù)據(jù)Qd和xQd再現(xiàn)原始數(shù)字數(shù)據(jù)Dd。其后， 數(shù)字算術單元29使用再現(xiàn)的數(shù)據(jù)Dp和Dd進行“Dd-Dp”的差分處理，以獲取關于信號分量 Vsig的AD轉換數(shù)據(jù)。其后，對每行依次重復相同的操作，由此建立了二維圖像。〈水平傳送的問題〉通過作為總線的水平信號線18將由各個列中的數(shù)據(jù)存儲/傳送及輸出單元256 存儲的數(shù)據(jù)順序傳送到輸出電路(或數(shù)字算術單元29)側，作為單端信息(single end information)。在此情況下，由于在水平信號線18上出現(xiàn)了寄生電容，因此發(fā)生由于寄生 電容的出現(xiàn)而引起的各種問題。例如，發(fā)生傳送速度的衰減，并且由于用于水平信號線18 來控制寄生電容的配線寬度(金屬寬度)需要增加而引起芯片尺寸增加。例如，寄生電容的值是通過總計以下而獲得的值(1)由于水平信號線18而引起的電容；(2)由于輸出電路28的輸入級而引起的電容；(3)由于1個數(shù)據(jù)存儲/傳送及輸出單元256的1個輸出級X數(shù)據(jù)存儲/傳送及 輸出單元256的個數(shù)而引起的電容；以及(4)用于連接水平信號線18與1個數(shù)據(jù)存儲/傳送及輸出單元256的1個輸出 級X數(shù)據(jù)存儲/傳送及輸出單元256的個數(shù)的配線的電容。因此，當通過順序選擇數(shù)據(jù)存儲/傳送及輸出單元256而將由各個列中的數(shù)據(jù)存 儲/傳送及輸出單元256存儲的數(shù)據(jù)讀出到水平信號線18時，由于水平信號線18的寄生 電容，在數(shù)據(jù)傳送中發(fā)生錯誤。具體地，當寄生電容的電容值增加時，這導致信號延遲并且 阻止了數(shù)據(jù)傳送速度的增加。例如，當進行高速操作以例如增加幀頻時，需要以高速進行諸如行掃描、AD轉換和
21水平數(shù)據(jù)傳送之類的操作。在這些操作中，當希望增加水平數(shù)據(jù)傳送的速度時，直到由水平 掃描單元12選擇的數(shù)據(jù)存儲/傳送及輸出單元256驅(qū)動水平信號線18并且數(shù)據(jù)存儲/傳 送及輸出單元256的信號到達輸出電路28的時間是主要的。在具有水平方向的像素，例如，2000列中的單位像素的像素陣列單元10的情況 下，2000個數(shù)據(jù)存儲/傳送及輸出單元256被連接到水平信號線18。數(shù)據(jù)存儲/傳送及輸 出單元256的各個輸出級的寄生電容被組合。所選擇的數(shù)據(jù)存儲/傳送及輸出單元256驅(qū) 動水平信號線18時具有很大的寄生電容作為負載。近年來，由于需要增加像素，因此與水 平信號線18連接的數(shù)據(jù)存儲/傳送及輸出單元256的數(shù)量趨向增加。這種趨向限制了特 別是所需要的高速操作。作為這樣的問題的解決方法，增加用于水平信號線18的配線寬度以便降低寄生 電容并控制由于寄生電容引起的配線延遲的方法是可考慮的。然而，為了通過用作總線的 水平信號線18按位來傳送數(shù)據(jù)，芯片尺寸增加。因此，在此實施例中，提供了數(shù)字地轉換像素信號并將像素信號輸出到固態(tài)成像 設備1的外部的機制。使用該機制，能夠解決由于水平信號線的寄生電容而引起的問題。該 機制的基礎在于，在水平信號線18上傳送數(shù)據(jù)作為互補信息而不是在水平信號線傳送數(shù) 據(jù)作為單端信息。下面具體說明該機制。<數(shù)據(jù)存儲/傳送及輸出單元和輸出電路的配置>圖4A到4C是用于說明列處理單元26 (具體地是數(shù)據(jù)存儲/傳送及輸出單元256 周圍的單元)和輸出電路28的配置例子的圖。圖4A是示出數(shù)據(jù)存儲/傳送及輸出單元 256的細節(jié)的電路方框圖。圖4B是輸出數(shù)據(jù)存儲/傳送及輸出單元256周圍的單元和輸出 電路28的配置例子的電路方框圖。圖4C是用于說明數(shù)據(jù)存儲/傳送及輸出單元256周圍 的單元和輸出電路28的基本操作的電壓電平圖。在根據(jù)該實施例的固態(tài)成像設備1中，作為用于不受水平信號線18的寄生電容的 影響而實現(xiàn)高速數(shù)據(jù)傳送的機制，從各個數(shù)據(jù)存儲/傳送及輸出單元256的數(shù)據(jù)保持功能 單元輸出的處于H和L邏輯電平的數(shù)據(jù)被轉換成用于該數(shù)據(jù)的在水平信號線18和18x上 傳送的互補數(shù)據(jù)Qsig和xQsig，并被輸出電路28重新轉換成邏輯電平的原始數(shù)據(jù)D，而不 是通過傳送驅(qū)動器直接輸出到水平信號線18。作為用于該機制的基礎結構，如圖4A(1)所示，數(shù)據(jù)存儲/傳送及輸出單元256包 括D型觸發(fā)器(D-FF)402，其作為從列電路25的AD轉換單元25b捕獲數(shù)據(jù)并保持數(shù)據(jù)的 數(shù)據(jù)保持單元的例子，其中這些數(shù)據(jù)被與被輸入到時鐘端CK的子時鐘DLAT同步地輸入到 D輸入端；以及傳送驅(qū)動器404和404x，其作為總線驅(qū)動電路(數(shù)據(jù)輸出級)的例子，該總 線驅(qū)動電路作為傳送輸出功能單元。D型觸發(fā)器402的非反轉輸出Q被輸入到傳送驅(qū)動器404。傳送驅(qū)動器404通過 作為總線的水平信號線18被連接到輸出電路28。另一方面，D型觸發(fā)器402的反轉輸出xQ 被輸入到傳送驅(qū)動器404x。傳送驅(qū)動器404x通過作為總線的水平信號線18x被連接到輸 出電路28。與各個傳送驅(qū)動器404_1到404_h和404x_l和404x_h對應的水平數(shù)據(jù)傳送時 鐘cpH_l到9^_11被從通信/計時控制單元20輸入到各個傳送驅(qū)動器404_1到404_h和 404x_l和404x_h的輸出使能端0E。當與各個傳送驅(qū)動器404_1到404_h和404x_l和404x_
22h對應的水平數(shù)據(jù)傳送時鐘(pH_l到(pHJl激活(即，輸出使能端0E處于H電平)時，各個 傳送驅(qū)動器404_1到404_h和404x_l和404x_h將所輸入的信息通過水平信號線18和18x 傳送到輸出電路28。如圖4A (2)所示，各個計數(shù)器單元254_1到254_4具有異步上/下計數(shù)器并級聯(lián)連 接用于n位的計數(shù)器元(cell)(例如D鎖存器)254_0到254_n_l的結構。“級聯(lián)連接”意 味著用于將前一級處的計數(shù)器元的輸出數(shù)據(jù)輸入到后一級處的計數(shù)器元的時鐘端的連接。 計數(shù)時鐘CK_CNT被供應至前一級處的計數(shù)器元254_0的時鐘端。數(shù)據(jù)存儲/傳送及輸出 單元256的各個D型觸發(fā)器401_1到402_h具有按位的D鎖存器。各個傳送驅(qū)動器401_1 到404_h、404x_l到404x_h具有驅(qū)動晶體管(D_Tr)。用于對應于計數(shù)數(shù)的n位的計數(shù)器 元、D鎖存器和驅(qū)動晶體管被串聯(lián)。驅(qū)動晶體管被并行連接到與其對應的水平信號線18和18x(下文中也稱作水平傳 送總線BUS和xBUS)，并使用水平掃描單元12傳送來自各個D鎖存器的互補數(shù)據(jù)Q和xQ， 其中各個D鎖存器按位選擇性輸出計數(shù)數(shù)據(jù)。在D型觸發(fā)器(D_FF)402的后一級處，固態(tài)成像設備1包括第一幅度電平變化單 元410和410x，其將從D型觸發(fā)器402輸出的H (電源側)和L (地側)邏輯電平之一改變到 電源和地之間的第三電壓電平；主放大單元411，其放大互補信息，其中由第一幅度電平變 化單元410和410x改變該互補信息的幅度電平；以及鎖存器單元419，其保持在預定時刻 主放大單元411的輸出信息(比較結果)。鎖存器單元419是捕獲從差分放大單元418輸 出的信息并在預定時刻保持該信息的數(shù)據(jù)保持單元的例子。定義用于保持主放大單元411 的輸出信息(比較結果)的時刻的控制脈沖(鎖存器時鐘)LT被從水平掃描單元12供應 至鎖存器單元419。假設鎖存器時鐘LT與水平數(shù)據(jù)傳送時鐘cpH同步。更具體地，設置控制脈沖使得 鎖存器單元419保持一般在由水平數(shù)據(jù)傳送時鐘q>H定義的傳送周期的中間的位置上的主 放大單元411的輸出信息(比較結果)。如圖4B所示，主放大單元411包括第二幅度電平變化單元417和417x，其用作 放大信息的互補信號放大單元，其中由第一幅度電平變化單元410和410x改變該信息的幅 度電平；以及差分放大單元418，其比較并放大第二幅度電平變化單元417和417x的輸出。 水平傳送總線BUS上的數(shù)據(jù)Q和水平傳送總線xBUS上的數(shù)據(jù)xQ是反轉的數(shù)據(jù)(互補數(shù) 據(jù))。第二幅度電平變化單元417和417x具有一致的結構。主放大單元411和鎖存器單元 419被提供在為各個列公共的水平傳送總線BUS和xBUS而提供的輸出電路28中。在各個列傳送驅(qū)動器404和404x中，第一幅度電平變化單元410和410x包括第 一電平調(diào)整單元414和414x，其將從D型觸發(fā)器402的最后級放大器的輸出端Q和xQ輸出 的H(電源側)和L(地側)邏輯電平之一轉換成在電源和地之間的第三電壓電平。第一幅度電平變化單元410和410x還包括第二電平調(diào)整單元415和415x，其將 從D型觸發(fā)器輸出的H和L邏輯電平的另一個轉換成在電源和地之間的第四電壓電平；以 及第三電平調(diào)整單元416和416x，其控制在由第二電平調(diào)整單元415和415x轉換的第四電 壓電平處的過充電(overcharge)，并將第四電壓電平的最大值限制到在電源和地之間的第 五電壓電平。第二電平調(diào)整單元415和415x以及第三電平調(diào)整單元416和416x被提供在 為各個列公共的水平傳送總線BUS和xBUS而提供的輸出電路28中。
例如，如圖4C所示，第一電平調(diào)整單元414和414x將從D型觸發(fā)器402輸出的H 邏輯電平改變?yōu)樵陔娫春偷刂g的第三電壓電平VL3。響應于該變化，第二電平調(diào)整單元 415和415x將從D型觸發(fā)器402輸出的L邏輯電平改變?yōu)樵陔娫春偷刂g的第四電壓電平 VH4 ( > VL3)。以這種方式，根據(jù)該實施例的傳送驅(qū)動器404和404x (具體地，第一電平調(diào)整單元 414和414x)和第二電平調(diào)整單元415和415x具有反轉的結構。如圖4C所示，在來自D型 觸發(fā)器402的通用電壓電平VL(等于地電勢)和VH(等于用于邏輯電路的電源電勢)處的 二進制邏輯電平的數(shù)據(jù)(圖中的(1))被轉換成具有較窄的電壓幅度(VL3到VH4)的模擬 電壓信號，并被輸出到水平傳送總線BUS和xBUS(圖中的(2))。這樣的目的是，從高速數(shù) 據(jù)傳送的觀點來看，在高負載水平傳送總線BUS和xBUS的驅(qū)動中，在保持原始VL和VH邏 輯電平的同時，根據(jù)傳送能力、功耗、抗噪聲性能等，使得傳送信息比通過水平傳送總線BUS 和xBUS而將數(shù)據(jù)傳送到輸出電路28更有利。輸出電路28的第二幅度電平變化單元417和417x接收在水平傳送總線BUS和 xBUS上的、由傳送驅(qū)動器404和404x(具體地，第一電平調(diào)整單元414和414x)和第二電 平調(diào)整單元415和415x從邏輯電平轉換成具有電壓幅度(VL3到VH4)的窄模擬信號的電 壓信息(VL3到VH4)。然后，第二幅度電平變化單元417和417x將該電壓信息轉換(反轉 并放大)成用于差分放大單元418的、幅度電平VL6到VH6比VL3到VH4更寬的電壓信息 VQ，并輸出該電壓信息(圖中的(3))。第三電平調(diào)整單元416和416x具有這樣的功能當互補數(shù)據(jù)Q和xQ處于L電平并 且未驅(qū)動第一電平調(diào)整單元414和414x時，將在由第四電壓電平VH4對水平傳送總線BUS 和xBUS充電時的最大充電電勢限制到第五電壓電平，以控制對電源電平的過充電，其中由 第二電平調(diào)整單元415和415x轉換第四電壓電平VH4。例如，如圖4C(4)所示，差分放大單元418基于在幅度電平VL6到VH6處以相反極 性變化的電壓信息VQ和xVQ，使用電壓比較器來比較水平傳送總線BUS上的電壓信息VQ是 高于還是低于水平傳送總線xBUS上的電壓信息xVQ。差分放大單元418使用電壓比較器的 放大功能(需要時，與輸出緩沖器聯(lián)合處理)，將電壓信息VQ和電壓信息xVQ之間的電壓差 放大到用于鎖存器單元419的邏輯電平VLout和VHout。當在單一端處的水平信號線18上傳送信息時，由于作為水平傳送路徑的水平信 號線18很長，寄生電容CR限制了傳送速度。當采用用于并行進行AD轉換的計數(shù)操作和水 平傳送操作的管線處理(pipeline processing)以增加操作速度時，在計數(shù)器操作期間的 電源噪聲被混合在水平傳送路徑中，并限制了傳送速度的增加。另一方面，在該實施例中，不是在保持輸出電路(此例子中的D型觸發(fā)器402)的 邏輯輸出電平的同時在水平信號線18上傳送數(shù)據(jù)，而是將數(shù)據(jù)作為互補信息而傳送并轉 換成具有較小幅度的、被傳輸?shù)捷敵鲭娐?8的電壓信號，并在輸出電路28中再次再現(xiàn)為用 于后一級電路的邏輯電平。在水平信號線18和18x上傳送數(shù)據(jù)，作為互補并且小幅度電壓 信號。結果，實現(xiàn)高速水平傳送。由于傳送了互補信息，因此即使諸如電源噪聲的公共模式 噪聲被混合在水平傳送路徑中，也可以消除噪聲的影響。因此，可以明顯降低傳送誤差。具 體地，當作為互補數(shù)據(jù)而傳送數(shù)字數(shù)據(jù)時，基于所傳送的互補數(shù)據(jù)來再現(xiàn)原始數(shù)據(jù)，然后在 預定時刻鎖存原始數(shù)據(jù)。這也使得能夠明顯提高數(shù)據(jù)準確性。下面說明具體配置例子。
〈配置例子〉圖5A和5B是用于說明具體配置例子的圖。如圖5A所示，數(shù)據(jù)存儲/傳送及輸出 單元256的第一電平調(diào)整單元414和414x具有在D型觸發(fā)器402的輸出端Q和xQ與水平 傳送總線BUS和xBUS之間的用作驅(qū)動晶體管(D-Tr)的NMOS晶體管420和用作具有模擬 切換功能的切換晶體管的NMOS晶體管422。來自水平掃描單元12的對應于各列的水平數(shù)據(jù)傳送時鐘φΗ_1和tpH_h被供應至 NMOS晶體管422的柵極端。NMOS晶體管422在水平掃描單元12的控制下將NMOS晶體管 420的反轉輸出輸出到各個列公共的水平傳送總線BUS和xBUS。將D型觸發(fā)器402的輸出端Q和xQ的輸出數(shù)據(jù)輸入到NMOS晶體管420的柵極端。 NMOS晶體管420的源極端接地。NMOS晶體管420的漏極端連接到NMOS晶體管422的一個 輸入和輸出端(例如源極端)。當NMOS晶體管422導通時，NMOS晶體管420邏輯反轉D型觸發(fā)器402的輸出端 Q和xQ的輸出數(shù)據(jù)的H(電源側)邏輯電平并將其轉換成在電源和地之間的第三電壓電平 VL3。邏輯反轉從D型觸發(fā)器402的輸出端Q和xQ輸出的L (地側)和H邏輯電平的L 邏輯電平并將其轉換成第四電壓電平VL3的第二電平調(diào)整單元415和415x被連接到水平 傳送總線BUS和xBUS。在該配置例子中，作為第二電平調(diào)整單元415和415x，使用用作上 拉(pull up)水平傳送總線BUS和xBUS的電勢的部件。具體地，用作上拉部件的第二電平調(diào)整單元415和415x使用PMOS晶體管進行上 拉，以便當?shù)谝浑娖秸{(diào)整單元414和414x的輸出無效時(等效于數(shù)據(jù)Q和xQ處于L電平的 時間)將水平傳送總線BUS和xBUS拉到電源電壓Vdd側。為此目的，在水平傳送總線BUS 和xBUS與電源電壓Vdd之間提供具有PMOS晶體管440的第二電平調(diào)整單元415和415x。 將電源電壓Vdd供應至PMOS晶體管440的源極端。PMOS晶體管440的漏極端連接到水平 傳送總線BUS和xBUS。第三電平調(diào)整單元416和416x將第四電壓電平VH4的過充電限制為第五電壓電 平VH5，發(fā)生過充電是因為第一電平調(diào)整單元414和414x無效(等效于數(shù)據(jù)Q和xQ處于 L電平的時間)的狀態(tài)持續(xù)。作為第三電平調(diào)整單元416和416x，在水平傳送總線BUS和 xBUS與地之間提供二極管連接的NMOS晶體管442，以將陽極置于水平傳送總線BUS和xBUS 側并將陰極置于地側。PMOS晶體管440還執(zhí)行第二幅度電平變化單元417和417x的部分功能。第 二幅度電平變化單元417和417x包括NM0S晶體管450，其柵極與水平傳送總線BUS 和xBUS連接；在NMOS晶體管450的負載側(漏極端側)提供的電流鏡像連接的 (current-mirror-connected)PMOS 晶體管 452 和 454 ；以及在 PMOS 晶體管 454 的負載側 (漏極端側)提供的NMOS晶體管456。將電源電壓Vdd供應至PMOS晶體管452和454的各個源極端。PMOS晶體管452 和454的各個基極端被公共連接并被連接到PMOS晶體管452的漏極端。NMOS晶體管450 的源極端接地。NMOS晶體管450的漏極端連接到PMOS晶體管452的漏極端(并進一步連 接到PMOS晶體管452和454的柵極端)。NMOS晶體管456的源極端接地。NMOS晶體管456 的漏極端連接到PMOS晶體管454的漏極端。漏極端的連接點連接到差分放大單元418的輸入端之一。第二幅度電平變化單元417的NMOS晶體管456的漏極端連接到差分放大單 元418的非反相輸入端(+)，并且第二幅度電平變化單元417x的NMOS晶體管456的漏極端 連接到差分放大單元418的反相輸入端(_)。 放大器輸出端的電壓信息VQ和xVQ也被供應至PMOS晶體管440的柵極端(控制 輸入端)。由第二幅度電平變化單元417放大的電壓信息VQ和xVQ被供應至PMOS晶體管 440的控制輸入端，其中PMOS晶體管440是NMOS晶體管420的負載晶體管。配置了反饋電 路，其在用于基于放大的信號來控制水平傳送總線BUS和xBUS上的信號幅度的方向上起作 用(稍后描述反饋電路的操作的細節(jié))。主放大單元411具有定義NMOS晶體管456的操作電流的偏置單元460。偏置單 元460包括PM0S晶體管462，在其柵極端處設置偏置電壓Vb ；以及在PMOS晶體管462的 負載側(漏極端側)提供的NMOS晶體管464。電源電壓Vdd被供應至PMOS晶體管462的 源極端。PMOS晶體管462的漏極端連接到NMOS晶體管464的漏極端。NMOS晶體管464的 源極端接地。NMOS晶體管464的柵極端和漏極端連接。第二幅度電平變化單元417和417x的各個NMOS晶體管456連接到偏置單元460 的NMOS晶體管464的柵極端并被電流鏡像連接到NMOS晶體管464。換句話說，將預定偏置 電平從用作恒流源的偏置單元460輸入到NMOS晶體管456的輸入側(柵極端)。在用作xBUS放大單元的第二幅度電平變化單元417的放大器輸出端處的電壓信 息VQ被供應至差分放大單元418的非反相輸入(+)。在用作xBUS放大單元的第二幅度電 平變化單元417x的放大器輸出端處的電壓信息xVQ被供應至差分放大單元418的反相輸 入(_)。由差分放大單元418比較并放大電壓信息VQ和電壓信息xVQ。由差分放大單元 418比較并放大的電壓信息VD (假設VLout對應于所再現(xiàn)的數(shù)據(jù)的L電平，VHout對應于數(shù) 據(jù)的H電平)被供應至鎖存器單元419。鎖存器單元419基于與水平數(shù)據(jù)傳送時鐘φΗ同 步的鎖存器時鐘來捕獲一般在傳送周期的中間位置上的電壓信息VD,以再現(xiàn)原始邏輯數(shù)據(jù) D并與水平數(shù)據(jù)傳送時鐘φΗ同步地輸出邏輯數(shù)據(jù)D?？紤]到數(shù)字數(shù)據(jù)的水平傳送，在鎖存器單元419中判斷最終數(shù)據(jù)以提高數(shù)據(jù)再現(xiàn) 的準確性。然而，不是必須提供鎖存器單元419。在模擬信息的水平傳送中，不用鎖存器單 元419，只需照原樣使用從差分放大單元418輸出的電壓信息。如從圖中很明顯，第二幅度電平變化單元417和417χ具有一致的結構。優(yōu)選第二 幅度電平變化單元417和417χ具有一致的性能，使得放大器輸出端處的電壓信息VQ和xVQ 呈現(xiàn)類似的特性。為此目的，例如，優(yōu)選在彼此接近的位置布置第二幅度電平變化單元417 和417x。具體地，第二幅度電平變化單元417和417x的操作點基本上取決于NMOS晶體管 456的操作電流。因此，優(yōu)選在彼此接近的位置上布置在第二幅度電平變化單元417側的 NMOS晶體管456和在第二幅度電平變化單元417x側的NMOS晶體管456。NMOS晶體管456被電流鏡像連接到偏置單元460的NMOS晶體管464。因此，為了 對稱地布置各個晶體管的鏡像電路，優(yōu)選在穿過NMOS晶體管464的對稱位置上布置在第二 幅度電平變化單元417側的NMOS晶體管456和在第二幅度電平變化單元417x側的NMOS 晶體管456。圖中所示的圖表(電路圖)示意性示出了該布置。在第二幅度電平變化單元 417和417x中，還優(yōu)選在接近的位置中布置各個晶體管440、450、452、454和456。在具有PMOS晶體管440作為上拉部件的第二幅度電平變化單元417和417x的結構中，當某列中的輸出數(shù)據(jù)Q和XQ是“L”時，使用PMOS晶體管440來將水平傳送總線BUS 和xBUS的電壓上拉到電源電壓Vdd側。當某列中的輸出數(shù)據(jù)Q和xQ變化到“H”時，由驅(qū) 動NMOS晶體管420下拉電壓，并且信號值“H”被邏輯反轉并傳輸。不用說，當某列中的輸 出數(shù)據(jù)是“L”時，由于NMOS晶體管420截止，因此由PMOS晶體管440的上拉來邏輯反轉并 傳輸信號值“L”。當某列中的輸出數(shù)據(jù)Q和xQ變化到“H”時，NMOS晶體管420導通，并且水平傳送 總線BUS和xBUS的電壓被下拉，并且下降了某個電壓而達到在對應于H電平的電源電壓 Vdd和對應于L電平的地電壓GND之間的第三電壓電平VH3。電壓下降的程度取決于NMOS 晶體管420的漏極和源極之間的驅(qū)動能力(與漏極和源極之間的驅(qū)動電流和輸出電阻有 關)以及水平傳送總線BUS和xBUS上的負載電阻和負載電容。在配置第一電平調(diào)整單元414時，使用邏輯反轉從AD轉換單元25b和D型觸發(fā)器 402輸出的H和L邏輯電平的晶體管(此例子中的NMOS晶體管420)。因此，存在這樣的優(yōu) 點能夠容易地將H和L電平之一(此例子中的H電平)轉換成第三電壓電平VH3。在具體配置用于當某列中的輸出數(shù)據(jù)Q和xQ是“L”時將電壓上拉到在對應于H電 平的電源電壓Vdd和對應于L電平的地電壓GND之間的第四電壓電平VL4的上拉部件時， 如果使用MOS晶體管，存在這樣的優(yōu)點與使用電阻元件的形式相比，能夠在較小的面積中 實現(xiàn)上拉部件。另外，在從L電平到H電平的轉變(水平傳送總線BUS和xBUS上的邏輯反 轉；從H電平到L電平)時，可以利用PMOS晶體管440的驅(qū)動能力。因此，與電阻元件相 比，驅(qū)動能力也很高。然而，當NMOS晶體管420導通時，流通電流很可能從PMOS晶體管440 經(jīng)過PMOS晶體管422流到NMOS晶體管420。<配置例子中的放大動作>圖6A和6B是用于說明圖5B所示的第二幅度電平變化單元417和417x的放大動 作的圖，并功能性地示出了電路配置。圖6A是用于說明應用用于圖5B所示的配置例子的 比較性例子的操作的圖。圖6B是用于說明根據(jù)應用圖5B所示的配置例子的此實施例的操 作的圖。如圖6A所示，在比較性例子的配置中，為了在具有較大寄生電容CR的傳送路徑上 進行數(shù)據(jù)傳送，如在此實施例中，使用差分傳送電路。在該差分傳送電路中，由用于對傳送 路徑充電的負載晶體管(作為電流源)和用于互補數(shù)據(jù)的驅(qū)動晶體管驅(qū)動傳送電路，并且 由差分放大器比較并輸出電壓。然而，在這樣的比較例子的配置中，傳送速度取決于用于在 DC平衡中充電和放電的負載晶體管和驅(qū)動晶體管的能力。當傳送路徑的寄生電容CR很大 時，傳送路徑上的傳送速度取決于該能力。另一方面，在根據(jù)圖5B所示的實施例的配置例子中，第二幅度電平變化單元417 和417x配置反饋放大器電路。換句話說，連接PMOS晶體管454的漏極端和NMOS晶體管 456的漏極端的連接點是放大器輸出端。在放大器輸出端生成的用于差分放大單元418的 電壓信息VQ和xVQ被返回到PMOS晶體管440的柵極端(控制輸入端)。PMOS晶體管440 配置反饋電路，用于基于柵極端處的柵極電壓來控制水平傳送總線BUS和xBUS中的電勢波 動。當從D型觸發(fā)器402輸出的邏輯數(shù)據(jù)Q和xQ處于L電平時，NMOS晶體管420截 止以在用于使用PMOS晶體管440的上拉動作來增加水平傳送總線BUS和xBUS的電勢的方向上起作用。然后，NMOS晶體管450在ON方向上起作用，并且電流鏡像連接的PMOS晶體 管452和454的電流增加。該電流增加在用于增加在放大器輸出端處生成的電壓信息VQ 和xVQ的方向上起作用。將信息通知給PMOS晶體管440的柵極端。當柵極端處的電勢上 升時，由于PMOS晶體管440在OFF方向上起作用，因此操作電阻增加。結果，PMOS晶體管 440在用于降低水平傳送總線BUS和xBUS的電勢的方向上起作用。換句話說，當水平傳送 總線BUS和xBUS的電勢上升(幅度增加)時，將第二幅度電平變化單元417和417x的放 大器輸出端處的電壓信息VQ和xVQ輸入到PMOS晶體管440，并且PMOS晶體管440在用于 控制水平傳送總線BUS和xBUS的幅度增加的方向上起作用。相反，當從D型觸發(fā)器402輸出的邏輯數(shù)據(jù)Q和xQ處于H電平時，NMOS晶體管420 導通以被下拉并在用于降低水平傳送總線BUS和xBUS的電勢的方向上起作用。然后，NMOS 晶體管在OFF方向上起作用，并且電流鏡像連接的PMOS晶體管452和454的電流降低。該 電流降低在用于降低在放大器輸出端處生成的電壓信息VQ和xVQ的方向上起作用。該信 息被通知給PMOS晶體管440的柵極端。當柵極端處的電勢下降時，PMOS晶體管440在ON方向上起作用。因此，操作電阻 降低，并且PMOS晶體管440在用于增加水平傳送總線BUS和xBUS的電勢的方向上起作用。 換句話說，當水平傳送總線BUS和xBUS的電勢下降(幅度降低)時，將第二幅度電平變化單 元417和417x的放大器輸出端處的電壓信息VQ和xVQ輸入到PMOS晶體管440，并且PMOS 晶體管440在用于控制水平傳送總線BUS和xBUS的幅度降低的方向上起作用。從該事實可見，第二幅度電平變化單元417和417x操作為反饋放大器電路。在第 二幅度電平變化單元417和417x的放大器輸出端處生成的電壓信息VQ和xVQ被輸入到作 為負載晶體管的PMOS晶體管440的柵極端。因此，水平傳送總線BUS和xBUS的幅度電平 以自對準(self-aligning)的方式穩(wěn)定到與NMOS晶體管456的柵極端處的偏置電平平衡 的電平。作為NMOS晶體管420的負載晶體管的PMOS晶體管440被用作第二電平調(diào)整單元 415，并且放大器輸出端處的電壓信息VQ和xVQ被反饋到PMOS晶體管440的柵極端。因此， 存在這樣的優(yōu)點可以容易地配置反饋放大器電路。以這種方式，在根據(jù)該實施例的配置中，如圖6B所示，電路包括用于傳送互補輸 出數(shù)據(jù)的兩個水平傳送總線BUS和xBUS ；NMOS晶體管420，被分布并布置在水平傳送總線 BUS和xBUS上，并且操作為各個列中的驅(qū)動晶體管，用于基于互補輸出數(shù)據(jù)驅(qū)動水平傳送 總線BUS和xBUS ；以及第二幅度電平變化單元417和(BUS放大單元)和417x(xBUS放大 單元)，作為向其輸入水平傳送總線BUS和xBUS上的信號并生成被輸入到作為差分放大器 的差分放大單元418的輸入信號(電壓信息VQ和xVQ)的放大級。電路還包括PMOS晶體 管440，其操作為被輸入有由第二幅度電平變化單元417(BUS放大單元)和417x(xBUS)生 成的電壓信息VQ和xVQ并將電壓信息VQ和xVQ反饋到水平傳送總線BUS和xBUS，即在用 于控制水平傳送路徑的幅度的方向上起作用的負載晶體管。使用這樣的配置，關于作為數(shù)據(jù)傳送路徑的水平傳送總線BUS和xBUS，作為負載 晶體管的PMOS晶體管440還操作為反饋晶體管。因此，由于水平傳送總線BUS和xBUS上 的信息的幅度被控制得很小，高速操作是可能的。由作為放大級的操作為BUS放大單元的 第二幅度電平變化單元417和操作為xBUS放大單元的第二幅度電平變化單元417x放大作
28為差分放大器的差分放大單元418的輸入，以將其改變?yōu)殡妷盒畔Q和xVQ。因此，能夠迅 速準確地比較電壓信息。此外，由于傳送數(shù)據(jù)作為互補信息，因此即使噪聲被混合在水平傳 送總線BUS和xBUS中，也能夠消除噪聲的影響。因此，噪聲電阻較高。<配置例子中的電平控制動作>圖6C和6D是用于說明圖5B所示的配置例子中的第三電平調(diào)整單元416和416x 進行的電平控制動作的圖。當以高速驅(qū)動高負載水平傳送總線BUS和xBUS時，難以確保通過率(through rate)。這在圖6C(1)中示出。沒有提供第三電平調(diào)整單元416和416x。如圖所示，應該被 放大到電源電壓的水平傳送總線BUS和xBUS的電勢實際僅被放大了很小的幅度。這是因 為，由于水平傳送總線BUS和xBUS中存在電阻并且緩沖器(此例中的NMOS晶體管420)中 存在有限的輸出阻抗，因而由于所謂的CR延遲，電勢被放大了很小的幅度。當以這種方式，電勢僅被放大了很小的幅度時，很可能在信號中出現(xiàn)誤差。這在圖 6C⑵和6D⑴中示出。如圖所示，當處于操作點接近于地側的狀態(tài)中的彼此相鄰的各列中 的輸出典型地不同并且在水平傳送總線BUS和xBUS中典型地出現(xiàn)變化時，接近于地側的狀 態(tài)中的幅度很小，而當沒有變化時幅度較大。水平傳送總線BUS上的電勢繼續(xù)上升，直到數(shù) 據(jù)變化到H。然而，根據(jù)第二幅度電平變化單元417的動作，水平傳送總線xBUS上的電勢仍 然停留在預定電平。操作為BUS放大單元的第二幅度電平變化單元417的放大器輸出端處的電壓信息 VQ被供應至差分放大單元418的非反相輸入(+)。操作為xBUS放大單元的第二幅度電平 變化單元417x的放大器輸出端處的電壓信息xVQ被供應至差分放大單元418的反相輸入 (_)。由差分放大單元418比較并放大電壓信息VQ和電壓信息xVQ。因此，如圖6D(2)所 示，用于再現(xiàn)差分放大單元418中的數(shù)據(jù)的閾值因為輸出變化而改變。這引起誤判(數(shù)據(jù) 的再現(xiàn)錯誤)。提供第三電平調(diào)整單元416和416x以解決該問題。作為第三電平調(diào)整單元416和 416x，例如，提供二極管連接的NMOS晶體管422。因而，當數(shù)據(jù)Q和xQ處于L電平時，能夠 根據(jù)二極管連接的NMOS晶體管442和第二幅度電平變化單元417的動作，將用于對水平傳 送總線BUS和xBUS充電的電勢的上升限制到預定的第五電壓電平VH5。換句話說，當?shù)谝?電平調(diào)整單元414和414x沒有將水平傳送總線BUS和xBUS驅(qū)動到地側時(等效于數(shù)據(jù)Q 和xQ處于L電平時)，將對水平傳送總線BUS和xBUS的充電控制到第五電壓電平VH5 ( ε 二極管電壓=約0. 6V)。因此，能夠防止水平傳送總線BUS和xBUS被過充電到電源電平。結果，幅度電平VL3到VL4被限制到二極管電壓的范圍，水平傳送總線BUS和xBUS 上的信息具有非常小的幅度，并且高速反轉操作是可能的。結果，如圖6D(3)所示，即使當 水平傳送總線BUS和xBUS中沒有變化時，也不太容易發(fā)生數(shù)據(jù)的再現(xiàn)錯誤。為了使其更完 善，將幅度電平VL3到VH4設置得與二極管電壓基本相等是明智的。如果設置NMOS晶體管 456的偏置電平使得在未出現(xiàn)第三電平調(diào)整單元416和416x時的上拉電勢等于或高于二極 管電壓，則由NMOS晶體管422將幅度電平VL3到VH4自動設置得與二極管電壓基本相等。將上拉時的電勢控制在預定范圍(第五電壓電平VH5)中的第三電平調(diào)整單元416 的結構不限于NMOS晶體管422是二極管連接的這種結構。例如，還能夠使用Zener 二極管 或其他電壓限制元件。然而，如果二極管的陰極接地(參考電壓)側，并且其陽極連接到前方的偏置線側，則存在這樣的優(yōu)點可以容易地將上拉時的電勢限制到預定范圍(二極管 電壓)。當MOS晶體管是二極管連接的時，容易將MOS晶體管合并入集成電路中。<配置例子中的信息再現(xiàn)動作和偏置電平之間的關系>圖6E是用于說明圖5B所示的配置例子中的NMOS晶體管464的偏置電平和差分 放大單元418的信息再現(xiàn)動作之間的關系的圖。NMOS晶體管464的操作電流主要在第二幅 度電平變化單元417和417x的功耗和操作點上起作用。在功耗方面，可以使得功耗取決于 由偏置單元460生成的偏置電流(到NMOS晶體管456的柵極端的偏置電平)。因此，能夠 根據(jù)傳送速度改變偏置電流，并實現(xiàn)低功耗。另一方面，在操作點方面，當偏置電平彼此不一致并且在操作為BUS放大單元的 第二幅度電平變化單元417的放大器輸出端處的操作點和在操作為xBUS放大單元的第二 幅度電平變化單元417x的放大器輸出端處的操作點彼此不一致時，如圖6E所示，在輸入信 息和由差分放大單元418再現(xiàn)的電壓信息VD所指示的再現(xiàn)信息之間發(fā)生偏移(shift)。在 圖6E中，示出了很輕的偏移。然而，當放大器輸出端處的操作點偏移較大時，有可能不能再 現(xiàn)信息。在數(shù)字數(shù)據(jù)的水平傳送中，可通過在差分放大單元418的后一級處提供鎖存器單 元419并大概在傳送周期的中間捕獲數(shù)字數(shù)據(jù)而提高數(shù)據(jù)再現(xiàn)的準確性。然而，在傳送模 擬信息的情況下，難于以這樣的方式提供數(shù)據(jù)再現(xiàn)的準確性。因此，如上所述，優(yōu)選通過例如將在第二幅度電平變化單元417側的NMOS晶體管 456和在第二幅度電平變化單元417x側的NMOS晶體管456布置在彼此接近的位置上，使得 在放大器輸出端處的電壓信息VQ和電壓信息xVQ呈現(xiàn)相似特性，從而將第二幅度電平變化 單元417和417x的性能設置得一致。<與類似配置例子的比較>作為與根據(jù)上述實施例的配置類似的機制，例如，關于用于動態(tài)半導體存儲設備 的總線信號(輸入和輸出總線信號)的差分放大單元，JP-A-128870提出了這樣一種機制， 其包括用于將由列解碼器選擇的互補位線上的信號傳輸?shù)交パa總線的部件；差分地輸 入、比較并判斷總線上的信號的差分放大器；以及提供在互補總線和差分放大器的差分輸 入之間的電壓電平轉換器(例如，源跟隨器電路)。通過使用電壓電平轉換器從電源電壓降低判斷傳送路徑的差電勢的差分放大器 的差分輸入電勢，可以在飽和區(qū)使用CMOS結構的差分放大器。因此，能夠增加整個放大器 操作的速度和增益。在JP-A-5-128870中所提出的機制中，電壓電平轉換器(例如源跟隨器電路)不 具有放大功能。因此，通過將差分放大器(差分放大單元418)的輸入設置為較大的幅度同 時將水平傳送總線BUS和xBUS上的信息控制到較小的幅度，難以獲得本實施例特有的作用 和效果能夠通過將差分放大器(的輸入設置為較大的幅度同時將數(shù)據(jù)路徑控制到較小的 幅度而快速準確地比較電壓信息，以實現(xiàn)高速傳送。JP-A-2002-84460提出一種在CMOS成像設備中的使用串聯(lián)連接的反饋電阻器和 輸入電阻器而電壓分布(voltage-distribute)放大的輸出以獲得電壓分布的輸出并使用 該電壓分布的輸出作為差分反轉輸入的機制。要傳送的信息是模擬信息。由差分放大器生 成在與用于傳送正相位信號的正相位信號線互補的負相位信號線上的負相位信號?？梢詫?br> 30放大器增益設置為等于或大于1。能夠獲得放大程度大于1的、固定模式噪聲被抑制的輸出信號。然而，在JP-A-2002-84460中所公開的機制中，需要用于穩(wěn)定模擬信息的時間。另 一方面，在根據(jù)本實施例的機制中，傳送數(shù)字信息，并且僅需要保留可以比較二進制值的時 間。因此，在增加速度方面，此機制具有優(yōu)勢。<成像裝置>圖7是示出作為采用與根據(jù)本實施例的固態(tài)成像設備1相同的機制的物理信息獲 取裝置的例子的成像裝置(攝像機系統(tǒng))的示意結構的圖。該成像裝置8是獲取可見光顏 色圖像的成像裝置。具體地，成像裝置8包括攝像鏡頭802，其將載有位于諸如太陽光或熒光燈的光 源801下的對象Z的圖像的光L導向成像裝置側并聚焦光L ；低通濾光器804 ；濾色器組 812，在其中例如以Bayer陣列布置R、G和B的過濾器；像素陣列單元10 ；驅(qū)動像素陣列單 元10的驅(qū)動控制單元7 ；列處理單元26，其將⑶S處理、AD轉換處理等施加于從像素陣列 單元10輸出的像素信號；以及攝像機信號處理單元810，其處理從列處理單元26輸出的處 理圖像數(shù)據(jù)。攝像機信號處理單元810包括成像信號處理單元820、以及用作控制整個成像裝 置8的主控制單元的攝像機控制單元900。成像信號處理單元820包括信號分離單元822， 其具有原色分離功能，用于當使用除了原色過濾器之外的濾波器作為濾色器時，將從列AD 電路25b(見圖1)供應的數(shù)字成像信號分離成R(紅)、G(綠)和B(藍)原色信號；以及顏 色信號處理單元830，其基于由信號分離單元822分離的原色信號R、G和B將信號處理施 加于顏色信號C。成像信號處理單元820還包括亮度信號處理單元840，其基于由信號分離單元 822分離的原色信號R、G和B將信號處理施加于亮度信號Y ；以及編碼器860，其基于亮度 信號Y和顏色信號C生成視頻信號VD。根據(jù)該實施例的攝像機控制單元900包括微處理器902、其形成由CPU(中央 處理單元)代表的計算機內(nèi)核，在該CPU中，由計算機進行的算法操作和控制被集成在微 集成電路中；ROM(只讀存儲器)904，其作為專用于讀出的存儲單元；RAM(隨機存取存儲 器)906，其中可以重寫數(shù)據(jù)并且可以從其隨機讀出數(shù)據(jù)，并且其是易失性存儲單元的例子； 以及圖中未示出的其他外設構件。也將微處理器902、R0M904和RAM906統(tǒng)稱為微計算機?！耙资源鎯卧币馕吨@樣的存儲單元在關閉裝置的電源時，存儲的內(nèi)容被從 其擦除。另一方面，“非易失性存儲單元”意味著即使關閉的裝置的主電源也繼續(xù)保持存儲 的數(shù)據(jù)的存儲單元。非易失性存儲單元只需要能夠繼續(xù)保持存儲的內(nèi)容，并且不限于由半 導體制成的存儲器元件本身具有非易失性的存儲單元。非易失性存儲單元可以是形成易失 性存儲元件以通過提供備用電源而表現(xiàn)出非易失性的存儲單元。攝像機控制單元900控制整個系統(tǒng)。用于攝像機控制單元900等的控制程序被存 儲在ROM 904中。具體地，在此例子中，用于利用攝像機控制單元900設置各種控制脈沖的 開始和結束時間的程序被存儲在ROM 904中。由攝像機控制單元900使用以進行各種處理 的數(shù)據(jù)等被存儲在RAM 906中。諸如存儲卡的記錄介質(zhì)924可以被可拆卸地插入到攝像機控制單元900中。攝像
31機控制單元900可以與諸如因特網(wǎng)的通信網(wǎng)絡。例如，除了微處理器902、ROM 904和RAM 906之外，攝像機控制單元900包括存儲器讀出單元907和通信I/F(接口)908?；谟糜谄毓饪刂铺幚?包括電子快門控制)的來自亮度信號處理單元840的亮 度系統(tǒng)信號和各種控制脈沖的開始和結束時間，記錄介質(zhì)924用來登記使得微處理器902 進行軟件處理的程序數(shù)據(jù)和諸如光度數(shù)據(jù)DL的收斂范圍的各種設置值的數(shù)據(jù)。存儲器讀出單元907將從記錄介質(zhì)924讀出的數(shù)據(jù)存儲(安裝)在RAM906中。通 信I/F 908調(diào)節(jié)該裝置和諸如因特網(wǎng)的通信網(wǎng)絡間的通信數(shù)據(jù)交換。在這樣的成像裝置8中，將驅(qū)動控制單元7和列處理單元8示出為與像素陣列單 元10分離的類模塊單元。然而，如關于固態(tài)成像裝置1所描述的，不用說，可以使用單芯片 的固態(tài)成像設備1，其中這些單元整體地形成在半導體襯底上，在該半導體襯底上形成了像 素陣列單元10。在圖中，除了像素陣列單元10、驅(qū)動控制單元7、列處理單元26和攝像機信號處理 單元810之外，示出成像裝置8還包括諸如拍攝鏡頭802的光學系統(tǒng)；低通濾光器；以及紅 外線切斷過濾器805。該形式適合于具有成像功能的類模塊形式，其中在該類模塊形式中， 這些單元被集合封裝。關于固態(tài)成像設備1中的模塊，如圖所示，可以將固態(tài)成像設備1提供為具有成像 功能的類模塊形式，其中在該類模塊形式中，像素陣列單元10(成像單元)和諸如具有AD 轉換功能和差分(CDS)處理功能的列處理單元26的、與像素陣列單元10側緊密相關的信 號處理單元(除在列處理單元26的后一級處的攝像機信號處理單元)被集合封裝。可以 在固態(tài)成像設備1的后一級處提供作為剩余信號處理單元的攝像機信號處理單元810以配 置整個成像裝置，其中固態(tài)成像設備1被提供為類模塊形式。可替換地，盡管圖中未示出，但是可以將固態(tài)成像設備1提供為具有成像功能的 類模塊形式，在該類模塊形式中，像素陣列單元10和諸如拍攝鏡頭802的光學系統(tǒng)被集合 封裝。除了將固態(tài)成像設備1提供在模塊形式中之外，可以通過將攝像機810提供在模塊 中來配置整個成像裝置8。在固態(tài)成像設備1的模塊形式中，可以包括攝像機信號處理單元810。在此情況 下，具體地，可以認為固態(tài)成像設備1與成像裝置8是一致的。將這樣的成像裝置提供為例如具有用于進行“成像”的攝像機和成像功能的便攜 裝置?！俺上瘛辈粌H包括在正常的攝像機拍攝期間捕獲圖像，而且包括更廣意義上的指紋檢 測等。具有這種結構的成像裝置具有固態(tài)成像設備1的所有功能?？梢詫⒊上裱b置8的 基本結構和操作設置得與固態(tài)成像設備1的相同。通過應用本實施例作為數(shù)據(jù)存儲/傳送 及輸出單元256和輸出電路28，能夠解決在水平傳送中由于水平信號線18上的負載電容引 起的問題。已經(jīng)參考實施例說明了本發(fā)明。然而，本發(fā)明的技術范圍不限于實施例中所述的 技術范圍。不脫離本發(fā)明的主旨，對本發(fā)明的各種修改和改進是可能的。通過這樣的修改 和改進而替換或改進的形式也被包括在本發(fā)明的技術范圍內(nèi)。實施例并不限制根據(jù)權利要求的發(fā)明。實施例中所說明的所有特性的組合并不是 總本發(fā)明的解決手段所必需的。各種相位的發(fā)明都被包括在實施例在?？梢酝ㄟ^多個公開的要素的適當組合而摘選各種發(fā)明。即使從實施例中所述的所有要素中刪除一些要素，只 要能獲得效果，就可以摘選從其中刪除了一些要素的要素作為發(fā)明。<電子裝置的應用>在上述例子中，本發(fā)明應用于對像素信號進行AD轉換和水平傳送的固態(tài)成像設 備和成像裝置。然而，AD轉換和數(shù)據(jù)傳送的機制不僅可以應用于固態(tài)成像設備和成像裝 置，而且可以應用于需要動態(tài)半導體存儲設備中的諸如輸入和輸出信號的傳送的各種電子
直ο本領域技術人員應當理解，只要在所附權利要求或其等效物的范圍內(nèi)，依據(jù)設計 需要和其他因素，可以發(fā)生各種修改、組合、子組合和變更。相關申請的交叉引用本發(fā)明包含與2007年5月18日在日本專利局提交的日本專利申請 JP2007-132787相關的主題，其全部內(nèi)容被引用附于此。
3權利要求
一種固態(tài)成像設備，包括排列了單位像素的像素單元；互補信號生成單元，其基于從所述像素單元中的各個單位像素中讀出的模擬像素信號，生成彼此具有互補性的兩種互補信號；兩種互補信號線，在其上傳輸所述兩種互補信號；差分放大單元，其通過差分輸入來接收所述兩種互補信號線上的信號，并比較所述信號
2.根據(jù)權利要求1的固態(tài)成像設備，其中在所述像素單元中，以矩陣形狀排列所述單位像素，以及所述固態(tài)成像設備還包括從所述像素單元的各個單位像素中讀出模擬像素信號的垂 直掃描單元。
3.根據(jù)權利要求1的固態(tài)成像設備，還包括AD轉換單元，其將從所述像素單元中的各 個單位像素中讀出的所述模擬像素信號轉換成數(shù)字數(shù)據(jù)，其中所述兩種互補信號是互補位數(shù)據(jù)。
4.根據(jù)權利要求1的固態(tài)成像設備，其還包括互補信號放大單元，其放大所述兩種互補信號線上的各個信號，其中所述差分放大單元通過差分輸入來接收由所述互補信號放大單元放大的各個信號。
5.根據(jù)權利要求4的固態(tài)成像設備，其中所述互補信號放大單元具有反饋電路，該反 饋電路在用于基于放大的信號來控制所述互補信號線上的信號的幅度的方向上起作用。
6.根據(jù)權利要求5的固態(tài)成像設備，還包括第一電平調(diào)整單元，包括下拉所述互補信號線的電勢的驅(qū)動晶體管；以及 第二電平調(diào)整單元，包括上拉所述互補信號線的電勢的負載晶體管，其中 所述反饋電路將所述放大的信號供應至所述負載晶體管的控制輸入端。
7.根據(jù)權利要求6的固態(tài)成像設備，還包括控制以在預定范圍內(nèi)上拉所述電勢的第三 電平調(diào)整單元。
8.根據(jù)權利要求7的固態(tài)成像設備，其中所述第三電平調(diào)整單元具有在所述互補信號 線和參考電壓之間正向連接的二極管。
全文摘要
提供了一種固態(tài)成像設備。該固態(tài)成像設備包括排列了單位像素的像素單元；互補信號生成單元，其基于從所述像素單元中的各個單位像素中讀出的模擬像素信號，生成彼此具有互補性的兩種互補信號；兩種互補信號線，在其上傳輸所述兩種互補信號；以及差分放大單元，其通過差分輸入來接收所述兩種互補信號線上的信號，并比較所述信號。
文檔編號H04N5/378GK101984653SQ20101054417
公開日2011年3月9日 申請日期2008年5月19日 優(yōu)先權日2007年5月18日
發(fā)明者田浦忠行 申請人:索尼株式會社