專利名稱：基于時(shí)間分集的低門限調(diào)制解調(diào)器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信領(lǐng)域中的一種基于時(shí)間分集的低門限調(diào)制解調(diào)器，特別適用
于功率受限條件下，超遠(yuǎn)距離無線衰落信道中的最低限度通信系統(tǒng)調(diào)制解調(diào)器的裝置。
背景技術(shù)：
傳統(tǒng)的超視距無線通信設(shè)備中采用空間分集、頻率分集等方式來對抗由于信道衰 落造成的突發(fā)誤碼，但是采用空間分集、頻率分集時(shí)一方面增加了硬件成本，另一方面也占 用了較多的頻率資源，在極低速通信系統(tǒng)中，只限于傳輸非實(shí)時(shí)的短信息，對系統(tǒng)的傳輸時(shí) 延要求較低，這時(shí)使用頻率分集、空間分集等手段雖然也能取得分集效果，但是必然會(huì)增加 設(shè)備硬件成本的、降低設(shè)備的抗截獲能力。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于避免上述背景技術(shù)中的不足之處而提供一種具有抗衰落 能力且不增加額外的硬件成本的極低速無線通信調(diào)制解調(diào)器。本實(shí)用新型調(diào)制解調(diào)器使用 時(shí)間分集技術(shù)，在不增加其他分集措施的基礎(chǔ)上，達(dá)到了與頻率分集、空間分集相同的平滑 信道衰落的能力，另外使用時(shí)間分集之后減小了通信信號的符號寬度，大大降低了極低速 通信系統(tǒng)中，接收機(jī)對頻率穩(wěn)定度的要求，該設(shè)備還具有抗截獲能力強(qiáng)，傳播可靠度高、結(jié) 構(gòu)簡單等特點(diǎn)。 本實(shí)用新型的目的是這樣實(shí)現(xiàn)的 —種基于時(shí)間分集的低門限調(diào)制解調(diào)器，它包括輔助復(fù)/分接器、時(shí)間分集信號 產(chǎn)生器、FSK低中頻調(diào)制器、D/A變換器、本振模塊、混頻器、帶通濾波器、放大器、中頻放大 器、A/D變換器、FFT檢測器、時(shí)間分集FSK解調(diào)器、數(shù)字鎖相環(huán)、電源，還包括時(shí)間分集信號 產(chǎn)生器、時(shí)間分集FSK解調(diào)器，所述的輔助復(fù)/分接器的輸入端口 1、2通過信號線分別與輸 入時(shí)鐘端口 A、數(shù)據(jù)端口 B連接，其輸入端口 7、8分別與時(shí)間分集FSK解調(diào)器的輸出時(shí)鐘端 口 1、數(shù)據(jù)端口 2相連，其輸出端口 3、4通過信號線與時(shí)鐘、數(shù)據(jù)輸出端口E、F相連，其輸出 端口 5、6與時(shí)間分集信號產(chǎn)生器輸入端口 1、2相連；FSK低中頻調(diào)制器的輸入端口 1與時(shí) 間分集信號產(chǎn)生器的輸出端口 4相連，其輸出端口 3與D/A變換器的輸入端口 l相連；混頻 器的輸入端口 1與D/A變換器的輸出端口 2相連，其輸入端口 2與本振模塊的輸出端口 1 相連，其輸出端口 3與帶通濾波器的輸入端口 l相連；放大器的輸入端口 l與帶通濾波器的 輸出端口 2相連，其輸出端口 2通過中頻電纜與中頻信號輸出端口 C相連；中頻放大器的輸 入端口 1通過中頻電纜與接收信號輸入端口 D相連，其輸出端口與A/D變換器的輸入端口 1相連；FFT檢測器的輸入端口 1與A/D變換器的輸出端口 2相連；時(shí)間分集FSK解調(diào)器的 輸出端口 3、4分別與輔助復(fù)/分接器的輸入端口 8、7相連；數(shù)字鎖相環(huán)的輸入端口 1通過 中頻電纜與高穩(wěn)鐘輸入端口 G相連，其輸出端口 2、3、4分別與時(shí)間分集信號產(chǎn)生器的輸入 端口 3、FSK低中頻調(diào)制器的輸入端口 2、時(shí)間分集FSK解調(diào)器的輸入端口 2相連。 時(shí)間分集信號產(chǎn)生器包括信息分段處理器、使能控制器、分集緩存器至、時(shí)間分集幀頭存儲(chǔ)器、讀取控制計(jì)數(shù)器、時(shí)間分集信號合成器，所述的信息分段處理器的輸入端口 1、 2分別與輔助復(fù)/分接器的輸出端口5、6相連，其輸出端口3、4分別與分集緩存器的輸入端 口 1相連，輸出端口 5與使能控制器的輸出端口 1相連；分集緩存器各輸入端口 2與讀取控 制技術(shù)器的輸出端口 2、3相連，各輸出端口 3與時(shí)間分集信號合成器的輸入端口 1、2相連； 時(shí)間分集幀頭存儲(chǔ)器的輸入端口 1與讀取控制計(jì)數(shù)器的輸出端口 1相連，其輸出端口 3與 時(shí)間分集信號合成器的輸入端口 3相連；時(shí)間分集信號合成器的輸出端口 4與FSK低中頻 調(diào)制器的輸入端口l相連。 時(shí)間分集FSK解調(diào)器包括串行積分器、幀同步提取器、并串轉(zhuǎn)換器、分集延遲器、 分集合并器、輸出緩存器、判決輸出器，所述的積分器的輸入端口 1與FFT檢測器的輸出端 口 2相連，其輸出端口 2與并串轉(zhuǎn)換器的輸入端口 l相連；并串轉(zhuǎn)換器的輸出端口 2與幀同 步提取器的輸入端口 l相連，其3、4、5、6分別與分集延遲器輸入端口 l相連；分集合并器的 輸入端口 1、2、3、4分別與分集延遲器的輸出端口 2相連，其輸入端口 5與幀同步提取器的 輸出端口 2相連，輸出端口 6與輸出緩存器的輸入端口 1相連；判決輸出器的輸入端口 1與 輸出緩存器的輸出端口 2相連，其輸出端口 3、4分別與輔助復(fù)/分接器的輸入端口 7、8相 連。 本實(shí)用新型相比背景技術(shù)具有如下優(yōu)點(diǎn) 1.本實(shí)用新型采用了時(shí)間分集信號產(chǎn)生器2和時(shí)間分集FSK解調(diào)器12，采用時(shí)間 分集技術(shù)，在不增加系統(tǒng)其他硬件開銷的情況下增加了系統(tǒng)的分集重?cái)?shù)，提高了系統(tǒng)的可靠性。 2.本實(shí)用新型采用了時(shí)間分集信號產(chǎn)生器2，首次在極低速無線通信系統(tǒng)中引入 時(shí)間分集體制，在獲得分集增益的同時(shí)，提高了信道傳輸信號的符號速率，降低了載波頻偏 對解調(diào)的影響。 3.本實(shí)用新型電路部件采用大規(guī)?，F(xiàn)場可編程器件制作，因此可通過配置不同的 程序靈活地實(shí)現(xiàn)對工作參數(shù)的修改，使設(shè)備的結(jié)構(gòu)大大簡化，成本顯著降低。

圖1是本實(shí)用新型的電原理方框圖； 圖2是本實(shí)用新型時(shí)間分集信號產(chǎn)生2實(shí)施例的電原理圖； 圖3是本實(shí)用新型時(shí)間分集FSK解調(diào)器12實(shí)施例的電原理圖。
具體實(shí)施方式
參照圖1至圖3，本實(shí)用新型由輔助復(fù)/分接器1、時(shí)間分集信號產(chǎn)生器2、 FSK低 中頻調(diào)制器3、 D/A變換器4、本振模塊5、混頻器6、帶通濾波器7、放大器8、中頻放大器9、 A/D變換器10、FFT檢測器11、時(shí)間分集FSK解調(diào)器12、數(shù)字鎖相環(huán)13、電源14組成。圖1
是本實(shí)用新型的電原理方塊圖，實(shí)施例按圖1連接線路。其中網(wǎng)絡(luò)協(xié)議轉(zhuǎn)換器1的作用是 將外部接口 A、 B輸入的數(shù)據(jù)、時(shí)鐘加入輔助開銷，將傳輸速率轉(zhuǎn)換至信道傳輸速率，時(shí)間分 集信號產(chǎn)生器2將輔助復(fù)/分接器1產(chǎn)生的數(shù)字信號按幀進(jìn)行時(shí)間分集處理，其輸出的碼 流送入FSK低中頻調(diào)制器進(jìn)行低中頻調(diào)制，經(jīng)過D/A變換器4之后變成模擬信號，與本振模 塊5產(chǎn)生的本地載波通過混頻器6獲得混頻信號，然后經(jīng)過帶通濾波器7得到中頻信號，經(jīng)
4放大器8放大后經(jīng)過端口 C送至上變頻器。實(shí)施例輔助復(fù)/分接器1、時(shí)間分集信號產(chǎn)生器 2、 FSK低中頻調(diào)制器3采用美國Altera公司生產(chǎn)Stratix系列FPGA芯片制作。D/A變換 器4采用美國AD公司的AD9763芯片制作。本振模塊5采用美國SI公司的si4112芯片制 作?；祛l器6采用天之公司的HSB-3芯片制作。帶通濾波器7采用北京長峰公司的CF70-12 芯片制作。放大器8采用美國MINI公司的ERA-3sm芯片制作. 本實(shí)用新型時(shí)間分集信號產(chǎn)生器2的作用是接收輔助復(fù)/分接器1的數(shù)據(jù)、時(shí)鐘 信號，并對其按幀長進(jìn)行分集復(fù)用，送入FSK低中頻調(diào)制器3進(jìn)行低中頻調(diào)制，從而產(chǎn)生一 個(gè)四重時(shí)間分集信號。它由信息分段處理器15、使能控制器16、分集緩存器17-1至17-2、 時(shí)間分集幀頭存儲(chǔ)器18、讀取控制計(jì)數(shù)器19、時(shí)間分集信號合成器20組成，圖2是本實(shí)用 新型時(shí)間分集信號產(chǎn)生器的電原理圖，實(shí)施例按圖2連接線路。其中信息分段處理器15用 于將輔助復(fù)/分接器產(chǎn)生的信號進(jìn)行分幀處理，其輸出信號由使能控制器16產(chǎn)生的控制 信號乒乓輸出至分集緩存器17-1至17-2，時(shí)間分集幀頭存儲(chǔ)器18預(yù)先存儲(chǔ)時(shí)間分集信號 使用的幀頭信息，分集緩存器17-1至17-2、時(shí)間分集幀頭存儲(chǔ)器18的輸出均由讀取控制 計(jì)數(shù)器19進(jìn)行控制輸出，控制方式為幀頭存儲(chǔ)器18的數(shù)據(jù)讀取一次，分集存儲(chǔ)器17-1至 17-2的數(shù)據(jù)重復(fù)讀取四次，讀取的數(shù)據(jù)全部送入時(shí)間分集信號合成器20，最后將信號串行 輸出至FSK低中頻調(diào)制器3。實(shí)施例信息分段處理器15、使能控制器16、分集緩存器17-1 至17-2、時(shí)間分集幀頭存儲(chǔ)器18、讀取控制計(jì)數(shù)器19、時(shí)間分集信號合成器20均采用美國 Altera公司生產(chǎn)Stratix系列FPGA芯片制作。 本實(shí)用新型時(shí)間分集FSK解調(diào)器12的作用是將FFT檢測之后的信號進(jìn)行時(shí)間分 集合并以及FSK解調(diào)輸出。它由串行積分器21 、幀同步提取器22、并串轉(zhuǎn)換器23、分集延遲 器24-1至24-4、分集合并器25、輸出緩存器26、判決輸出器27組成。圖3是本實(shí)用新型時(shí) 間分集FSK解調(diào)器14的電原理圖，實(shí)施例按圖3連接線路。其中串行積分器21將FFT檢 測器10輸入的信號按頻點(diǎn)位置分別進(jìn)行積分，將積分輸出的信號輸入并串轉(zhuǎn)換器23，分集 延遲器24-1至24-4分別將并串轉(zhuǎn)換后的信號按時(shí)間分集的長度進(jìn)行延遲，然后通過幀同 步提取器22輸出的幀同步信號送入分集合并器25，其輸出信號送入輸出緩存器26進(jìn)行輸 出緩存，然后經(jīng)過判決輸出器27進(jìn)行判決輸出，并將判決輸出的信號送入輔助復(fù)/分接器。 實(shí)施例串行積分器21、幀同步提取器22、并串轉(zhuǎn)換器23、分集延遲器24-1至24_4、分集合 并器25、輸出緩存器26、判決輸出器27均采用美國Alterna公司生產(chǎn)Stratix系列FPGA 芯片制作。 本實(shí)用新型中頻放大器9輸入端口 1接收來自下變頻器輸出至端口D的中頻信 號，并將接收的中頻信號放大后輸入A/D變換器10進(jìn)行數(shù)據(jù)采樣，A/D變換器10將輸入端 口 1的模擬低中頻信號變成數(shù)字信號后輸入FFT檢測器11進(jìn)行FFT處理，然后將處理輸出 的信號送入時(shí)間分集FSK解調(diào)器12進(jìn)行解調(diào)處理，解調(diào)后的時(shí)鐘和數(shù)據(jù)信號送入輔助復(fù)分 接器進(jìn)行分接處理后，將業(yè)務(wù)數(shù)據(jù)和時(shí)鐘連接至輸出端口 E、 F。本實(shí)用新型數(shù)字鎖相環(huán)13 作用是通過其輸入端口 l接收時(shí)鐘輸入端口 G輸入的高穩(wěn)時(shí)鐘信號，經(jīng)其鎖相處理后由其 出端口 2、3、4給速率時(shí)間分集信號產(chǎn)生器2、 FSK低中頻調(diào)制器3、時(shí)間分集FSK解調(diào)器12 提供一個(gè)高穩(wěn)時(shí)鐘源。實(shí)施例中頻放大器9采用市售XN402型集成放大器制作。A/D變換 器10采用美國A/D公司生產(chǎn)的AD6640集成芯片制作。FFT檢測器11、時(shí)間分集FSK解調(diào) 器12均采用美國Altera公司生產(chǎn)的數(shù)字現(xiàn)場可編程器件EP1S20制作。[0019] 本實(shí)用新型電源14提供整個(gè)解調(diào)器的直流工作電壓，實(shí)施例采用市售通用集成 穩(wěn)壓直流電源模塊制作，其輸出+V電壓為+3. 3V、供電電流為1A。 本實(shí)用新型簡要工作原理如下 在發(fā)送工作方式下，輔助復(fù)/分接器1將外部業(yè)務(wù)端口 A和B輸入的同步數(shù)據(jù)進(jìn) 行復(fù)接處理，經(jīng)過復(fù)接處理的信號送入時(shí)間分集信號產(chǎn)生器2對信號進(jìn)行時(shí)間分集處理， 經(jīng)過時(shí)間分集處理的信號速率變?yōu)樵行盘杺鬏斔俾实乃谋?，然后將信號送入FSK低中頻 調(diào)制器進(jìn)行低中頻調(diào)制，經(jīng)過低中頻調(diào)制的信號進(jìn)行D/A變換變成模擬信號，然后該信號 在混頻器6中與本振模塊5所產(chǎn)生的本振信號相混頻，再完成低中頻模擬信號至中頻模擬 信號的轉(zhuǎn)變，最后此信號再依次通過帶通濾波器7、放大器8對其進(jìn)行帶通濾波和放大后即 可送入上變頻器中完成中頻至射頻頻譜的搬移。 在接收工作方式下，下變頻器輸出端口D所輸出的中頻接收信號經(jīng)中頻放大器9、 A/D變換器10后被轉(zhuǎn)化為低中頻的數(shù)字信號送入FFT檢測器11進(jìn)行FFT處理，F(xiàn)FT處理后 的信號送入時(shí)間分集FSK解調(diào)器進(jìn)行時(shí)間分集合并和FSK解調(diào)，然后將解調(diào)得到的數(shù)據(jù)和 時(shí)鐘送入輔助復(fù)/分接器1進(jìn)行分接處理，由輔助復(fù)/分接器1將分接出的數(shù)據(jù)和時(shí)鐘連 接至輸出端口 E、F。 本實(shí)用新型安裝結(jié)構(gòu)如下 本實(shí)用新型安裝結(jié)構(gòu)如下把圖1、圖2、圖3中所有電路器件安裝在3塊尺寸大 小長X寬為280X 140mm的印制板上，然后把3塊印制板分別安裝在3個(gè)長X寬X高為 290 X 150 X 30mm的屏蔽盒插件中，屏蔽盒插件安裝在調(diào)制解調(diào)器機(jī)箱內(nèi)，屏蔽盒插件前面 板安裝網(wǎng)絡(luò)端口 A、B、E、F四芯電纜插座及發(fā)射信號出端口 C、接收信號入端口 D的兩個(gè)電 纜插座，后面板上安裝外部時(shí)鐘入端G和電源入端插座，組裝成本實(shí)用新型。
權(quán)利要求一種基于時(shí)間分集的低門限調(diào)制解調(diào)器，它包括輔助復(fù)/分接器(1)、時(shí)間分集信號產(chǎn)生器(2)、FSK低中頻調(diào)制器(3)、D/A變換器(4)、本振模塊(5)、混頻器(6)、帶通濾波器(7)、放大器(8)、中頻放大器(9)、A/D變換器(10)、FFT檢測器(11)、時(shí)間分集FSK解調(diào)器(12)、數(shù)字鎖相環(huán)(13)，其特征在于還包括時(shí)間分集信號產(chǎn)生器(2)、時(shí)間分集FSK解調(diào)器(12)；所述的輔助復(fù)/分接器(1)輸入端口1、2通過信號線分別與數(shù)據(jù)入A、時(shí)鐘入B連接，其輸入端口7、8分別與時(shí)間分集FSK解調(diào)器(12)的輸出端口3、4相連，其輸出端口3、4通過信號線與數(shù)據(jù)出E、時(shí)鐘出F相連，其輸出端口5、6與時(shí)間分集信號產(chǎn)生器(2)輸入端口1、2相連；FSK低中頻調(diào)制器(3)的輸入端口1與時(shí)間分集信號產(chǎn)生器的輸出端口4相連，其輸出端口3與D/A變換器(4)的輸入端口1相連；混頻器(6)的輸入端口1與D/A變換器(4)的輸出端口2相連，其輸入端口2與本振模塊5的輸出端口1相連，其輸出端口3與帶通濾波器(7)的輸入端口1相連；放大器(8)的輸入端口1與帶通濾波器(7)的輸出端口2相連，其輸出端口2通過中頻電纜與中頻信號輸出端口C相連；中頻放大器(9)的輸入端口1通過中頻電纜與接收信號輸入端口D相連，其輸出端口與A/D變換器(10)的輸入端口1相連；FFT檢測器(11)的輸入端口1與A/D變換器(10)的輸出端口2相連；時(shí)間分集FSK解調(diào)器(12)的輸出端口3、4分別與輔助復(fù)/分接器(1)的輸入端口8、7相連；數(shù)字鎖相環(huán)(13)的輸入端口1通過中頻電纜與高穩(wěn)鐘輸入端口G相連，其輸出端口2、3、4分別與時(shí)間分集信號產(chǎn)生器(2)的輸入端口3、FSK低中頻調(diào)制器(3)的輸入端口2、時(shí)間分集FSK解調(diào)器(12)的輸入端口2相連。
2. 根據(jù)權(quán)利要求1所述的基于時(shí)間分集的低門限調(diào)制解調(diào)器，其特征在于時(shí)間分集 信號產(chǎn)生器(2)包括信息分段處理器(15)、使能控制器(16)、分集緩存器(17-1至17-2)、 時(shí)間分集幀頭存儲(chǔ)器(18)、讀取控制計(jì)數(shù)器(19)、時(shí)間分集信號合成器(20)，所述的信息 分段處理器(15)的輸入端口 1、2分別與輔助復(fù)/分接器(1)的輸出端口 5、6相連，其輸出 端口 3、4分別與分集緩存器(17-1)、 (17-2)的輸入端口 l相連，輸入端口 5與使能控制器 (16)的輸出端口 1相連；分集緩存器(17-1至17-2)各輸入端口 2與讀取控制技術(shù)器(19) 的輸出端口 2、3相連，各輸出端口 3與時(shí)間分集信號合成器(20)的輸入端口 1、2相連；時(shí) 間分集幀頭存儲(chǔ)器(18)的輸入端口 1與讀取控制計(jì)數(shù)器(19)的輸出端口 1相連，其輸出 端口 3與時(shí)間分集信號合成器(20)的輸入端口 3相連；時(shí)間分集信號合成器(20)的輸出 端口 4與FSK低中頻調(diào)制器(3)的輸入端口 1相連。
3. 根據(jù)權(quán)利要求1所述的基于時(shí)間分集的低門限調(diào)制解調(diào)器，其特征在于時(shí)間分集 FSK解調(diào)器(12)包括串行積分器(21)、幀同步提取器(22)、并串轉(zhuǎn)換器(23)、分集延遲器 (24-1至24-4)、分集合并器(25)、輸出緩存器(26)、判決輸出器(27)，所述的積分器(21) 的輸入端口 1與FFT檢測器(11)的輸出端口 2相連，其輸出端口 2與并串轉(zhuǎn)換器(23)的 輸入端口 l相連；并串轉(zhuǎn)換器(23)的輸出端口 2與幀同步提取器(22)的輸入端口 l相連， 其3、4、5、6分別與分集延遲器(24-1至24-4)的輸入端口 1相連；分集合并器(25)的輸入 端口 1、2、3、4分別與分集延遲器(24-1至24-4)的輸出端口 2相連，其輸入端口 5與幀同 步提取器(22)的輸出端口 2相連，輸出端口6與輸出緩存器(26)的輸入端口 l相連；判決 輸出器(27)的輸入端口 1與輸出緩存器(26)的輸出端口 2相連，其輸出端口 3、4分別與 輔助復(fù)/分接器l的輸入端口 7、8相連。
專利摘要本實(shí)用新型公開了一種基于時(shí)間分集的低門限調(diào)制解調(diào)器，它涉及通信領(lǐng)域中發(fā)射功率受限、抗頻偏能力強(qiáng)、低門限解調(diào)的低速調(diào)制解調(diào)器裝置。它由輔助復(fù)/分接器、時(shí)間分集信號產(chǎn)生器、FSK低中頻調(diào)制器、時(shí)間分集FSK解調(diào)器、FFT檢測器、D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器、中頻放大器、本振模塊、混頻器、帶通濾波器、放大器等部件組成。它采用時(shí)間分集技術(shù)使無線通信系統(tǒng)在不占用其他如頻率、空間資源的基礎(chǔ)上獲得高分集增益。本實(shí)用新型還具有深度平滑信道衰落能力，設(shè)備接收門限低，特別適用于在功率受限條件下，超遠(yuǎn)距離無線通信鏈路上的最低限度通信系統(tǒng)調(diào)制解調(diào)器的裝置。
文檔編號H04L27/10GK201467161SQ20092010426
公開日2010年5月12日 申請日期2009年8月12日 優(yōu)先權(quán)日2009年8月12日
發(fā)明者劉瑩, 盧坡, 吳丹, 孫柏昶, 宋迎東, 陳雁, 韓明鑰 申請人:中國電子科技集團(tuán)公司第五十四研究所