專(zhuān)利名稱(chēng)：一種低壓差分信號(hào)分配裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及平板電視技術(shù)領(lǐng)域，尤其是一種電視的低壓差分信號(hào)(LVDS， Low-VoltageDifferential Signaling)的分配裝置，具體的是一種將電視處理芯片輸出的 一組LVDS信號(hào)分配成兩組LVDS信號(hào)的裝置。
背景技術(shù)：
現(xiàn)代的人們不僅要求電視機(jī)具有越來(lái)越多樣的功能，而且對(duì)電視機(jī)的圖像效果要 求也越來(lái)越高；目前的液晶和等離子平板電視多為L(zhǎng)VDS信號(hào)驅(qū)動(dòng)屏幕進(jìn)行圖像內(nèi)容顯示 的?，F(xiàn)在大部分電視處理芯片只有一組LVDS信號(hào)輸出到屏幕用于圖像內(nèi)容的顯示，如果要 使用LVDS信號(hào)讀取設(shè)備進(jìn)行LVDS信號(hào)內(nèi)容的讀取分析時(shí)，就需要斷開(kāi)LVDS信號(hào)與屏幕的 連接，與LVDS信號(hào)讀取設(shè)備連接；而在需要看屏幕顯示效果時(shí)又要斷開(kāi)與LVDS信號(hào)讀取設(shè) 備的連接，與屏幕進(jìn)行連接。這種反復(fù)插拔的方式不僅對(duì)相應(yīng)的接口電路容易產(chǎn)生破壞，而 且不便于屏幕顯示效果與LVDS信號(hào)進(jìn)行同步分析、處理。 MAX9174芯片是一個(gè)差分信號(hào)分配芯片，如圖1所示，MAX9174芯片具有一對(duì)輸入 接口 ，即1 (IN+)腳和2 (IN-)腳，兩對(duì)輸出接口 ，即6 (0UT0-)腳和7 (0UT0+)腳為第一差分 輸出接口，9(0UTl-)腳和10(0UTl+)腳為第二差分輸出接口，其中3(GND)腳為接地引腳， 8(Vss)腳為電源引腳，4(^M)腳和5(PHT)腳為選擇輸出腳，當(dāng)4(而①腳和5(D腳均 為高電平時(shí)，第一差分輸出接口和第二差分輸出接口同時(shí)輸出相同且同步的差分信號(hào)；當(dāng) 4(而①腳和5(M)腳均為低電平時(shí)，第一差分輸出接口和第二差分輸出接口均不輸出差 分信號(hào)；當(dāng)4(M)腳和5(i^T)腳的一個(gè)為高電平而另外一個(gè)為低電平時(shí)，選擇差分輸出接 口的其中一個(gè)輸出差分信號(hào)。MAX9174芯片的頻率可以達(dá)到670腿Z，完全可以滿足電視中 LVDS信號(hào)的要求，本發(fā)明將結(jié)合MAX9174芯片和電源管理模塊設(shè)計(jì)一款LVDS信號(hào)的分配裝 置，用于平板電視領(lǐng)域的LVDS信號(hào)的分配。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種低壓差分信號(hào)分配裝置，這種裝置是具有電路簡(jiǎn)潔、工 作可靠、成本很低等有益效果的LVDS信號(hào)分配裝置，可以將一組LVDS信號(hào)分配為兩組相同 且同步的LVDS信號(hào)，使得電視機(jī)屏幕在正常顯示的同時(shí)可對(duì)LVDS信號(hào)內(nèi)容進(jìn)行同步分析。
—種低壓差分信號(hào)分配裝置，包括電源管理模塊、輸入接插件(J30)、輸出接插 件(J28)、輸出接插件(J29)，還包括低壓差分信號(hào)分配模塊，電源管理模塊、輸入接插件 (J30)、輸出接插件(J28)、輸出接插件(J29)分別與低壓差分信號(hào)分配模塊連接。
具體的，所述低壓差分信號(hào)分配模塊包括12個(gè)信號(hào)差分電路(U)并列組成。
具體的，所述信號(hào)差分電路(U)包括一對(duì)差分信號(hào)輸入腳(IN)、一對(duì)第一差分輸 出腳(0UT0)、一對(duì)第二差分輸出腳(0UT1)。 具體的，每個(gè)信號(hào)差分電路(U)的差分信號(hào)輸入腳(IN)與輸入接插件(J30)連 接、每個(gè)信號(hào)差分電路(U)的第一差分輸出腳(0UT0)與輸出接插件(J28)連接、每個(gè)信號(hào)差分電路(U)的第二差分輸出腳(0UT0)與輸出接插件(J29)連接。 具體的，所述的信號(hào)差分電路(U)包括MAX9174芯片。 具體的，MAX9174芯片的4腳、5腳、8腳接與電源管理模塊的輸出連接。 具體的，電源管理模塊的輸出電壓為3. 3V。


本發(fā)明將通過(guò)例子并參照附圖的方式說(shuō)明，其中
圖1是本MAX9174芯片的外封裝圖；
圖2是本發(fā)明裝置的原理框圖；
圖3是本發(fā)明裝置的電路原理框圖；
圖4是本發(fā)明電源管理模塊的電路圖。
具體實(shí)施例方式
本本說(shuō)明書(shū)中公開(kāi)的所有特征，或公開(kāi)的所有方法或過(guò)程中的步驟，除了互相排 斥的特征和/或步驟以外，均可以以任何方式組合。 本說(shuō)明書(shū)(包括任何附加權(quán)利要求、摘要和附圖)中公開(kāi)的任一特征，除非特別敘 述，均可被其他等效或具有類(lèi)似目的的替代特征加以替換。即，除非特別敘述，每個(gè)特征只 是一系列等效或類(lèi)似特征中的一個(gè)例子而已。
下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)的描述。 如圖2和圖3所示， 一種低壓差分信號(hào)分配裝置，包括電源管理模塊、輸入接插件 (J30)、輸出接插件(J28)、輸出接插件(J29)，還包括低壓差分信號(hào)分配模塊，電源管理模 塊、輸入接插件(J30)、輸出接插件(J28)、輸出接插件(J29)分別與低壓差分信號(hào)分配模塊 連接。 具體的，所述低壓差分信號(hào)分配模塊，包括12個(gè)信號(hào)差分電路(U)并列組成，所述 的信號(hào)差分電路(U)優(yōu)選為MAX9174芯片，如圖1所示，MAX9174芯片具有一對(duì)輸入接口， 即1 (IN+)腳和2 (IN-)腳，兩對(duì)輸出接口 ，即6 (0UT0-)腳和7 (0UT0+)腳為第一差分輸出接 口，9(0UTl-)腳和10(0UT1+)腳為第二差分輸出接口，其中3(GND)腳為接地引腳，8 (Vss) 腳為電源引腳，4(^M)腳和5(M)腳為選擇輸出腳，當(dāng)4(而①腳和5(M)腳均為高電平 時(shí)，第一差分輸出接口和第二差分輸出接口同時(shí)輸出相同且同步的差分信號(hào)；當(dāng)4(P^)腳 和5(M)腳均為低電平時(shí)，第一差分輸出接口和第二差分輸出接口均不輸出差分信號(hào)；當(dāng) 4(而①腳和5(PM)腳的一個(gè)為高電平而另外一個(gè)為低電平時(shí)，選擇差分輸出接口的其中 一個(gè)輸出差分信號(hào)。MAX9174芯片的頻率可以達(dá)到670腿Z，完全可以滿足電視中LVDS信號(hào) 的要求。 具體的，所述信號(hào)差分電路(U)包括一對(duì)差分信號(hào)輸入腳(IN)、一對(duì)第一差分輸 出腳(0UT0)、一對(duì)第二差分輸出腳(0UT1)，更具體的，差分信號(hào)輸入腳(IN)包括MAX9174 芯片的1(IN+)腳和2(IN-)腳，第一差分輸出腳(0UT0)包括MAX9174芯片的6(0UT0-)腳和 7(0UT0+)腳，第二差分輸出腳(0UT1)包括MAX9174芯片的9(0UTl-)腳和10(0UT1+)展卩。
具體的，每個(gè)信號(hào)差分電路(U)的差分信號(hào)輸入腳(IN)與輸入接插件(J30)連 接、每個(gè)信號(hào)差分電路(U)的第一差分輸出腳(0UT0)與輸出接插件(J28)連接、每個(gè)信號(hào)差分電路(U)的第二差分輸出腳(0UT0)與輸出接插件(J29)連接，S卩12個(gè)MAX9174芯 片(削ll)的1(IN+)腳和2(IN-)腳分別與輸入接插件(J30)連接，12個(gè)MAX9174芯片 (U0-U11)的6(0UT0-)腳和7(0UT0+)腳分別與輸出接插件(J28)連接，12個(gè)MAX9174芯片 (U0-U11)的9(0UTl-)腳和10(0UT1+)腳分別與輸出接插件(J28)連接。
具體的，本發(fā)明采用的是兩組同時(shí)輸出相同且同步的LVDS信號(hào)，所以，在本發(fā)明 中，MAX9174芯片的4(M)腳、5(M)腳、8(Vss)腳均與電源管理模塊的輸出連接。
具體的，電源管理模塊包括USB接口、LDO(Low Dropout Regulator,低壓差線性穩(wěn) 壓器)、若干濾波部分；USB接口為電源管理模塊的電源入口 ，通過(guò)USB接口將輸入的5V電 壓經(jīng)過(guò)LD0轉(zhuǎn)換為3. 3V電壓供給低壓差分信號(hào)分配模塊。 本發(fā)明并不局限于前述的具體實(shí)施方式
。本發(fā)明擴(kuò)展到任何在本說(shuō)明書(shū)中披露的 新特征或任何新的組合，以及披露的任一新的方法或過(guò)程的步驟或任何新的組合。
權(quán)利要求
一種低壓差分信號(hào)分配裝置，包括電源管理模塊、輸入接插件(J30)、輸出接插件(J28)、輸出接插件(J29)，其特征在于，還包括低壓差分信號(hào)分配模塊，電源管理模塊、輸入接插件(J30)、輸出接插件(J28)、輸出接插件(J29)分別與低壓差分信號(hào)分配模塊連接。
2. 根據(jù)權(quán)利要求1所述的分配裝置，其特征在于，所述低壓差分信號(hào)分配模塊包括12 個(gè)信號(hào)差分電路(U)并列組成。
3. 根據(jù)權(quán)利要求2所述的分配裝置，其特征在于，所述信號(hào)差分電路(U)包括一對(duì)差分 信號(hào)輸入腳(IN)、一對(duì)第一差分輸出腳(0UT0)、一對(duì)第二差分輸出腳(0UT1)。
4. 根據(jù)權(quán)利要求3所述的分配裝置，其特征在于，每個(gè)信號(hào)差分電路(U)的差分信號(hào) 輸入腳(IN)與輸入接插件(J30)連接、每個(gè)信號(hào)差分電路(U)的第一差分輸出腳(OUTO) 與輸出接插件(J28)連接、每個(gè)信號(hào)差分電路(U)的第二差分輸出腳(OUTO)與輸出接插件 (J29)連接。
5. 根據(jù)權(quán)利要求2或3所述的分配裝置，其特征在于，所述的信號(hào)差分電路(U)包括 MAX9174芯片。
6. 根據(jù)權(quán)利要求5所述的分配裝置，其特征在于，MAX9174芯片的4腳、5腳、8腳接與 電源管理模塊的輸出連接。
7. 根據(jù)權(quán)利要求1所述的分配裝置，其特征在于，電源管理模塊的輸出電壓為3. 3V。
全文摘要
本發(fā)明公開(kāi)了一種低壓差分信號(hào)分配裝置，包括電源管理模塊、輸入接插件(J30)、輸出接插件(J28)、輸出接插件(J29)，其特征在于，還包括低壓差分信號(hào)分配模塊，電源管理模塊、輸入接插件(J30)、輸出接插件(J28)、輸出接插件(J29)分別與低壓差分信號(hào)分配模塊連接。這種裝置具有電路簡(jiǎn)潔、工作可靠、成本很低等有益效果的的LVDS信號(hào)分配裝置，可以將一組LVDS信號(hào)分配為兩組相同且同步的LVDS信號(hào)，使得電視機(jī)屏幕在正常顯示的同時(shí)可對(duì)LVDS信號(hào)內(nèi)容進(jìn)行同步分析。
文檔編號(hào)H04N5/64GK101753933SQ200910311478
公開(kāi)日2010年6月23日 申請(qǐng)日期2009年12月15日 優(yōu)先權(quán)日2009年12月15日
發(fā)明者何覓, 李從云, 楊超, 焦春生 申請(qǐng)人:四川長(zhǎng)虹電器股份有限公司