專利名稱：uTCA系統(tǒng)中的時鐘管理系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及uTCA系統(tǒng)技術(shù)領(lǐng)域，尤其涉及一種uTCA系統(tǒng)中的時鐘管理 系統(tǒng)及方法。
背景技術(shù)：
MicroTCA (又叫uTCA ) 是PCI工業(yè)計算機制造商協(xié)會(PICMG )目 前正在開發(fā)的一項新型開^L式標(biāo)準(zhǔn)。uTCA架構(gòu)相對于ATCA而言，尺寸更小， 更適合于基站側(cè)設(shè)備，是Intel等力推的開放式標(biāo)準(zhǔn)通信服務(wù)平臺，其目的是希 望基于一套統(tǒng)一的硬件架構(gòu)，由不同的設(shè)備制造商提供通信板卡，最終由系統(tǒng) 制造商集成一套完整的通信設(shè)備。
如圖1所示，圖1為現(xiàn)有技術(shù)中的uTCA系統(tǒng)的架構(gòu)圖。在一個uTCA系 統(tǒng)中， 一個系統(tǒng)由機框、PM(電源模塊，Power Module )、 MCH ( uTCA Carrier Hub,管理交換沖莫塊)、AMC ( Advanced Mezzanie Card,)先進(jìn)夾層卡、SA ( Site Alarm Module,現(xiàn)場告警模塊)、FA ( FAN Module,風(fēng)扇模塊)組成。
如圖2所示，圖2為現(xiàn)有技術(shù)中MCH單板的插箱管理功能示意圖。MCH 單板的插箱管理功能主要是依據(jù)uTCA架構(gòu)下實現(xiàn)的，其管理功能主要用 IPMB-L總線和IPMB-0總線來實現(xiàn)的，其中IPMB-L總線是MCH單板到各AMC 卡之間的I2C總線，采用單星型的架構(gòu)，此架構(gòu)和GE的交換總線的拓樸是完全 一樣的；IPMB-0總線是MCH單板到風(fēng)扇、電源才莫塊的之間的I2C總線，采用 雙星型雙總線的拓樸結(jié)構(gòu)，IPMB-0總線分為IPMB-A和IPMB-B兩條總線，在硬件接口上，主備MCH單板到A/B總線具有I2C接口 。
在現(xiàn)有的uTCA規(guī)范定義中，由MCH單板來實現(xiàn)時鐘功能，uTCA系統(tǒng)中 采用了星型的時鐘拓樸結(jié)構(gòu)，且在背板中僅定義了 MCH槽位位于星型拓樸的中 心節(jié)點，只有MCH單板能提供足夠的管腳與其他的AMC卡連接，所以時鐘模 塊需要在MCH單板上實現(xiàn)。
由于公司無線產(chǎn)品的平臺化，MCH單板屬于平臺化單板，所以各無線產(chǎn)品 線的時鐘源產(chǎn)生都在MCH單板上實現(xiàn)。MCH單板會用到各個無線產(chǎn)品線。例 如GSM、 WCDMA、 TDSCDMA、 LTE、 Wimac會用MCH單板作為它們系統(tǒng)的 時鐘主控板。通訊網(wǎng)絡(luò)對時鐘頻率最苛刻的需求體現(xiàn)在無線應(yīng)用上，不同基站 之間的頻率必須同步在一定精度之內(nèi)，否則基站切換時會出現(xiàn)掉線。目前的無 線技術(shù)存在多種制式，不同制式下對時鐘的承載有不同的需求。
如圖3所示，圖3為現(xiàn)有uTCA架構(gòu)中的時鐘拓樸結(jié)構(gòu)示意圖，該時鐘架 構(gòu)中包括參考源選擇單元、時鐘生成單元/驅(qū)動單元，其中，時鐘生成單元/驅(qū)動 單元包含有Softpll (第一級軟件鎖相環(huán)路)和Apll (第二級模擬鎖相環(huán)路)，通 過第一級軟件鎖相環(huán)路和第二級模擬鎖相環(huán)路在MCH單板上產(chǎn)生需要的 SERDES (Serializer-Deserializer，串行-解串行器)時鐘，并傳輸?shù)较录堿MC。 該uTCA架構(gòu)的缺點是冗余、在MCH單板上惡化了時鐘性能，因為SERDES 時鐘不需要在MCH單板上產(chǎn)生，通過第一級軟件鎖相環(huán)就可以同時去抖和變 頻，得到需要的SERDES時鐘和chip時鐘。

發(fā)明內(nèi)容
鑒于上述的分析，本發(fā)明旨在提供一種uTCA系統(tǒng)中的時鐘管理系統(tǒng)及方法，用以解決現(xiàn)有技術(shù)中存在的uTCA架構(gòu)冗余、在MCH單板上惡化了時鐘性 能的問題。
本發(fā)明的目的主要是通過以下技術(shù)方案實現(xiàn)的
本發(fā)明提供了一種uTCA系統(tǒng)中的時鐘管理系統(tǒng)，包括時鐘管理裝置， 以及SERDES時鐘生成單元即串行-解串行器時鐘生成單元，所述時鐘管理裝置 包括參考源時鐘選擇單元、時鐘源生成單元和時鐘源驅(qū)動單元，其中，
所述參考源時鐘選擇單元，用于從接收到的多個時鐘源中選^l奪一個時鐘源 作為參考時鐘源輸出給所述時鐘生成單元；
所述時鐘源生成單元，用于根據(jù)接收到的參考時鐘源生成一個與該參考時 鐘源同步的時鐘源，并將生成的時鐘源輸出給所述時鐘源驅(qū)動單元；
所述時鐘源驅(qū)動單元，用于將從時鐘生成單元接收到的時鐘源進(jìn)行電平轉(zhuǎn) 換后傳輸?shù)剿鯯ERDES時鐘生成單元；
所述SERDES時鐘生成單元，用于對從所述時鐘源驅(qū)動單元接收到的時鐘 源進(jìn)行變頻后生成需要的SERDES時鐘。
進(jìn)一步地，所述時鐘源生成單元具體包括高穩(wěn)晶振和軟件鎖相環(huán)路，其
中，
所述高穩(wěn)晶振，用于產(chǎn)生一個時鐘源；
所述軟件鎖相環(huán)路，用于根據(jù)接收到的參考時鐘源對所述高穩(wěn)晶振產(chǎn)生的 時鐘源進(jìn)行校正后生成一個與該參考源時鐘同步的時鐘源，并將該生成的時鐘 源輸出給所述時鐘源驅(qū)動單元。
進(jìn)一步地，所述SERDES時鐘生成單元具體用于，接收所述時鐘源驅(qū)動單 元輸出的時鐘源，并將時鐘源的頻率修改為需要的SERDES時鐘的頻率后，生 成需要的SERDES時鐘。其中，所述參考源時鐘選擇單元接收到的多個時鐘源包括大樓綜合定時
供給系統(tǒng)時鐘源、同步以太網(wǎng)時鐘源、全球定位系統(tǒng)時鐘源、1588時鐘源。 所述MCH單板包括主MCH單板和從MCH單板。
本發(fā)明還提供了一種uTCA系統(tǒng)中的時鐘管理方法，采用一種uTCA系統(tǒng) 中時鐘管理的系統(tǒng)，所述系統(tǒng)包括設(shè)置于MCH單板即管理交換模塊單板中的 時鐘管理裝置，以及設(shè)置于下級AMC即先進(jìn)夾層卡中的SERDES時鐘生成單 元即串行-解串行器時鐘生成單元，所述時鐘管理裝置包括參考源時鐘選擇單 元、時鐘源生成單元和時鐘源驅(qū)動單元，則所述方法包括
步驟A:所述參考源時鐘選擇單元接收多個時鐘源，并從接收到的多個時 鐘源中選擇一個時鐘源作為參考時鐘源輸出給所述時鐘生成單元；
步驟B:所述時鐘源生成單元根據(jù)接收到的的參考時鐘源生成與該參考時鐘 源同步的時鐘源，并將生成的時鐘源輸出給所述時鐘源驅(qū)動單元；
步驟C:所述時鐘源驅(qū)動單元將從時鐘生成單元接收到的時鐘源傳輸?shù)较录?AMC,做為下級AMC生成SERDES時鐘的參考源時鐘；
步驟D:所述SERDES時鐘生成單元對從所述時鐘源驅(qū)動單元接收到的時
鐘源進(jìn)行變頻后生成需要的SERDES時鐘。 進(jìn)一步地，所述步驟A具體包括
所述高穩(wěn)晶振產(chǎn)生一個時鐘源；
所述軟件鎖相環(huán)路根據(jù)接收到的參考時鐘源對所述高穩(wěn)晶振產(chǎn)生的時鐘源 進(jìn)行校正后生成一個與該參考源時鐘同步的時鐘源，并將該生成的時鐘源輸出 給所述時鐘源驅(qū)動單元。
進(jìn)一步地，所述步驟D具體包括
所述SERDES時鐘生成單元接收所述時鐘源驅(qū)動單元輸出的時鐘源；將時鐘源的頻率修改為需要的SERDES時鐘的頻率后，生成需要的SERDES 時鐘。
其中，所述參考源時鐘選擇單元接收的多個時鐘源包括大樓綜合定時供 給系統(tǒng)時鐘源、同步以太網(wǎng)時鐘源、全5求定位系統(tǒng)時鐘源、1588時鐘源。 本發(fā)明有益效果如下
在滿足各無線傳輸標(biāo)準(zhǔn)的前提下，將時鐘源同步電路合并成一路，從而達(dá) 到降低硬件電路的實現(xiàn)難度、減少MCH單元的PCB面積以及降低成本的目的。
本發(fā)明的其他特征和優(yōu)點將在隨后的說明書中闡述，并且，部分的從說明 書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可 通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲
4曰付。


圖1為現(xiàn)有技術(shù)中，uTCA系統(tǒng)架構(gòu)的示意圖2為現(xiàn)有技術(shù)中，MCH單板的插箱管理功能示意圖3為現(xiàn)有技術(shù)中，uTCA架構(gòu)中的時鐘拓樸結(jié)構(gòu)示意圖4為本發(fā)明實施例所述uTCA系統(tǒng)中的時鐘管理系統(tǒng)的結(jié)構(gòu)示意圖5為利用本發(fā)明實施例所述uTCA系統(tǒng)中的時鐘管理系統(tǒng)進(jìn)行時鐘管理
的方法的流程示意圖6為現(xiàn)有技術(shù)中，MCH單板在Synce作為參考源時鐘時提供芯片工作時
鐘的原始方案框圖7未本發(fā)明實施例中，MCH單板在Synce作為參考源時鐘時提供芯片工
作時鐘的框圖。
具體實施例方式
本發(fā)明的目的在于，在滿足各無線傳輸標(biāo)準(zhǔn)的前提下提供一種uTCA系統(tǒng) 中的時鐘管理系統(tǒng)及方法，通過將時鐘源同步電路合并成一路，既減少了 MCH 單板上時鐘卡的PCB面積，又提高了時鐘性能，同時降低了時鐘卡的成本。
下面結(jié)合附圖來具體描述本發(fā)明的優(yōu)選實施例，其中，附圖構(gòu)成本申請一 部分，并與本發(fā)明的實施例一起用于闡釋本發(fā)明的原理。為了清楚和簡化的目 的，當(dāng)其可能使本發(fā)明的主題模糊不清時，將省略本文所描述的器件中已知功 能和結(jié)構(gòu)的詳細(xì)具體說明。
首先結(jié)合附圖4對本發(fā)明實施例所述uTCA系統(tǒng)中的時鐘管理系統(tǒng)進(jìn)行詳 細(xì)+兌明。
如圖4所示，圖4為本發(fā)明實施例所述uTCA系統(tǒng)中的時鐘管理系統(tǒng)的結(jié) 構(gòu)示意圖，具體可以包括設(shè)置于MCH單板中的時鐘管理裝置以及設(shè)置于下級 AMC卡中的SERDES時鐘生成單元；其中，時鐘管理裝置包括參考源時鐘選 擇單元、時鐘源生成單元和時鐘源驅(qū)動單元。由于uTCA時鐘系統(tǒng)至少包括有 主MCH單板、備MCH單板，所以主MCH單板和備MCH單板都設(shè)置有時鐘 管理裝置，主MCH單板的時鐘管理裝置可以獨立于主MCH單板的其他功能模 塊，備MCH單板的時鐘管理裝置同樣也可以獨立于備MCH單板的其他功能模 塊，并且主MCH單板的時鐘管理裝置的相位與被MCH單板的時鐘管理裝置的 相位不需要時時同步，只是在主MCH單板的時鐘管理裝置與被MCH單板的時 鐘管理裝置進(jìn)行倒換前進(jìn)行相位同步即可。
參考源時鐘選擇單元，負(fù)責(zé)接收多個時鐘源，這些時鐘源包括Bits (Building Integrated Timing Supply,大樓綜合定時供給系統(tǒng))時鐘源、Synce (同步以太網(wǎng)) 時鐘源、GPS ( Global Position System,全球定位系統(tǒng))時鐘源、1588時鐘源，并從接收到的多個時鐘源中選擇一個時鐘源作為參考時鐘源輸出給時鐘源生成 單元。
時鐘源生成單元，其中設(shè)置有高穩(wěn)晶振和Softpll (軟件鎖相環(huán)路)，本實例 中高穩(wěn)晶振采用10M的OCXO (恒溫晶振)，生成的時鐘源為高穩(wěn)時鐘源；時 鐘生成單元接收到時鐘選^t奪單元輸出的參考時鐘源后，由高穩(wěn)晶振生成一個高 穩(wěn)時鐘源，然后軟件鎖相環(huán)路根據(jù)該參考時鐘源對該高穩(wěn)時鐘源進(jìn)行校正后生 成與該參考時鐘源同步的高穩(wěn)時鐘源，并將該生成的與該參考源時鐘同步的高 穩(wěn)時鐘源輸出給時鐘源驅(qū)動單元，此處所述的同步是指相位同步。
時鐘源驅(qū)動單元，接收到時鐘源生成單元輸出給其的與該參考源時鐘同步 的高穩(wěn)時鐘源后，對接收到的高穩(wěn)時鐘源進(jìn)行電平轉(zhuǎn)換(單端電平轉(zhuǎn)換成差分 電平)后，將經(jīng)過電平轉(zhuǎn)換后的高穩(wěn)時鐘源傳輸?shù)较录堿MC中的SERDES時 鐘生成單元。
SERDES時鐘生成單元，其中設(shè)置有Apll (模擬鎖相環(huán)路)，SERDES日于鐘 生成單元接收時鐘源驅(qū)動單元輸出的高穩(wěn)時鐘源，將該模擬鎖相環(huán)路的參數(shù)從 高穩(wěn)時鐘源的頻率修改為需要的SERDES ( Serializer-Deserializer,串行-解串行 器)時鐘的頻率，生成并輸出需要SERDES時鐘；本發(fā)明實施例中，假如設(shè)定 需要的SERDES時鐘的頻率為61.44M,則SERDES時鐘生成單元將該模擬鎖相 環(huán)路的參數(shù)由IOM修改為61.44M即可輸出61.44M的SERDES時鐘。
本發(fā)明實施例去掉原有MCH單板上的第二級才莫擬鎖相環(huán)路，向下級AMC 直接傳送軟件鎖相環(huán)路輸出的10MHz的高穩(wěn)時鐘源，作為下級AMC生成 SERDES時鐘的參考源時鐘，本發(fā)明實施例將各無線產(chǎn)品時鐘源整合到一起， 真正實現(xiàn)平臺化單板；并且由于去掉了第二級模擬鎖相環(huán)路，從而減少了MCH單板PCB面積，降低了成本。
下面結(jié)合附圖5對本發(fā)明實施例所述uTCA系統(tǒng)中的時鐘管理方法進(jìn)行詳
細(xì)i兌明。
本發(fā)明實施例所述uTCA系統(tǒng)中的時鐘管理方法利用圖4所示的時鐘管理 系統(tǒng)，如圖5所示，圖5為利用本發(fā)明實施例所述時鐘管理系統(tǒng)進(jìn)行時鐘管理 的方法的流程示意圖，具體可以包括以下步驟
步驟501:參考源時鐘選擇單元接收多個時鐘源，并從接收到的多個時鐘源 中選擇一個時鐘源作為參考時鐘源輸出給時鐘生成單元；參考源時鐘選擇單元 接收的多個時鐘源可以包括大樓綜合定時供給系統(tǒng)時鐘源、同步以太網(wǎng)時鐘 源、全^求定位系統(tǒng)時鐘源、1588時鐘源；
步驟502:時鐘源生成單元接收參考源時鐘選擇單元傳送的參考源時鐘，并 根據(jù)接收到的參考時鐘源生成與該參考時鐘源同步的高穩(wěn)時鐘源，并將生成的 高穩(wěn)時鐘源輸出給時鐘源驅(qū)動單元，此處所述的同步是指相位同步；
具體的說就是，高穩(wěn)時鐘生成單元接收到參考源時鐘選擇單元傳送的參考 源時鐘時，觸發(fā)高穩(wěn)晶振產(chǎn)生一個高穩(wěn)時鐘源，然后軟件鎖相環(huán)路根據(jù)接收到 的參考時鐘源對高穩(wěn)晶振產(chǎn)生的高穩(wěn)時鐘源進(jìn)行校正處理，校正處理后生成一 個與該參考源時鐘同步的高穩(wěn)時鐘源，并將生成的該高穩(wěn).時鐘源輸出給時鐘源 驅(qū)動單元；
步驟503:時鐘源驅(qū)動單元將從時鐘生成單元接收到的與該參考源時鐘同步 的高穩(wěn)時鐘源傳輸?shù)较录堿MC中的SERDES時鐘生成單元；
步驟504:下級AMC中的SERDES時鐘生成單元對從時鐘源驅(qū)動單元接收 到的高穩(wěn)時鐘源進(jìn)行變頻后生成需要的SERDES時鐘；
12具體的說就是，SERDES時鐘生成單元接收時鐘源驅(qū)動單元輸出的高穩(wěn)時鐘源；將高穩(wěn)時鐘源的頻率修改為需要的SERDES時鐘的頻率后，生成需要的SERDES時鐘。
關(guān)于本發(fā)明實施例所述uTCA系統(tǒng)的時鐘管理方法中各個單元的具體功能，由于上述系統(tǒng)說明中已有詳細(xì)介紹，故此處不再贅述。
綜上所述，本發(fā)明實施例提供了一種uTCA系統(tǒng)中的時鐘管理系統(tǒng)及方法，首先去掉MCH單板第二級模擬鎖相環(huán)，向背板傳輸?shù)臅r鐘直接使用第 一級鎖相環(huán)輸出的lOMHz。該lOMHz的時鐘性能要遠(yuǎn)遠(yuǎn)好于第二級鎖相環(huán)輸出的SERDES。 AMC子卡上第一級模擬鎖相環(huán)的參數(shù)需要改變，由SERDES到SERDES。轉(zhuǎn)變成IOM到SERDES。在支持Synce時鐘的前提下去掉網(wǎng)絡(luò)傳輸鎖相環(huán)直接從第一級鎖相環(huán)中提取。本發(fā)明實施例同樣適用于多級級聯(lián)的情況。
如圖6和圖7所示，圖6為現(xiàn)有技術(shù)中MCH單板在Synce作為參考源時鐘時提供芯片工作時鐘的原始方案框圖，圖7為本發(fā)明實施例中在Synce作為參考源時鐘時提供芯片工作時鐘的框圖，與現(xiàn)有技術(shù)相比，本發(fā)明實施例在MCH單板支持Synce參考源的前提下，MCH單板上交換芯片時鐘的提取直接來自lOMHz,去掉網(wǎng)絡(luò)傳輸?shù)牡诙壞M鎖相環(huán)，利用AMC子卡上的一個普通模擬鎖相環(huán)來實現(xiàn)IOM到SERDES時鐘的變頻。
與現(xiàn)有技術(shù)相比較，本發(fā)明實施例采用的時鐘鏈路架構(gòu)，減輕了MCH單板PCB面積；另外，第一級鎖相環(huán)輸出的時鐘性能要遠(yuǎn)遠(yuǎn)好于第二級的輸出時鐘；同時減少了 一級硬件鏈路降低了成本。
以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1、一種uTCA系統(tǒng)中的時鐘管理系統(tǒng)，其特征在于，包括時鐘管理裝置，以及SERDES時鐘生成單元即串行-解串行器時鐘生成單元，所述時鐘管理裝置包括參考源時鐘選擇單元、時鐘源生成單元和時鐘源驅(qū)動單元，其中，所述參考源時鐘選擇單元，用于從接收到的多個時鐘源中選擇一個時鐘源作為參考時鐘源輸出給所述時鐘生成單元；所述時鐘源生成單元，用于根據(jù)接收到的參考時鐘源生成一個與該參考時鐘源同步的時鐘源，并將生成的時鐘源輸出給所述時鐘源驅(qū)動單元；所述時鐘源驅(qū)動單元，用于將從時鐘生成單元接收到的時鐘源進(jìn)行電平轉(zhuǎn)換后傳輸?shù)剿鯯ERDES時鐘生成單元；所述SERDES時鐘生成單元，用于對從所述時鐘源驅(qū)動單元接收到的時鐘源進(jìn)行變頻后生成需要的SERDES時鐘。
2、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述時鐘源生成單元具體包 括高穩(wěn)晶振和軟件鎖相環(huán)路，其中，所述高穩(wěn)晶振，用于產(chǎn)生一個時鐘源；所述軟件鎖相環(huán)路，用于根據(jù)接收到的參考時鐘源對所述高穩(wěn)晶振產(chǎn)生的 時鐘源進(jìn)行校正后生成一個與該參考源時鐘同步的時鐘源，并將該生成的時鐘 源輸出給所述時鐘源驅(qū)動單元。
3、 根據(jù)權(quán)利要求1或2所述的系統(tǒng)，其特征在于，所述SERDES時鐘生成 單元具體用于，接收所述時鐘源驅(qū)動單元輸出的時鐘源，并將時鐘源的頻率修 改為需要的SERDES時鐘的頻率后，生成需要的SERDES時鐘。
4、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述參考源時鐘選擇單元接收到的多個時鐘源包括大樓綜合定時供給系統(tǒng)時鐘源、同步以太網(wǎng)時鐘源、全球定位系統(tǒng)時鐘源、1588時鐘源。
5、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述MCH單板包括主MCH 單板和從MCH單板。
6、 一種uTCA系統(tǒng)中的時鐘管理方法，其特4正在于，采用一種uTCA系統(tǒng) 中時鐘管理的系統(tǒng)，所述系統(tǒng)包括設(shè)置于MCH單板即管理交換模塊單板中的 時鐘管理裝置，以及設(shè)置于下級AMC即先進(jìn)夾層卡中的SERDES時鐘生成單 元即串行_解串行器時鐘生成單元，所述時鐘管理裝置包括參考源時鐘選擇單元、時鐘源生成單元和時鐘源驅(qū)動單元，則所述方法包括步驟A:所述參考源時鐘選擇單元接收多個時鐘源，并從接收到的多個時 鐘源中選擇一 個時鐘源作為參考時鐘源輸出給所述時鐘生成單元；步驟B:所述時鐘源生成單元根據(jù)接收到的的參考時鐘源生成與該參考時鐘 源同步的時鐘源，并將生成的時鐘源輸出給所述時鐘源驅(qū)動單元；步驟C:所述時鐘源驅(qū)動單元將從時鐘生成單元接收到的時鐘源傳輸?shù)较录?AMC,做為下級AMC生成SERDES時鐘的參考源時鐘；步驟D:所述SERDES時鐘生成單元對從所述時鐘源驅(qū)動單元接收到的時鐘源進(jìn)行變頻后生成需要的SERDES時鐘。
7、 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述步驟A具體包括所述高穩(wěn)晶振產(chǎn)生一個時鐘源；所述軟件鎖相環(huán)路根據(jù)接收到的參考時鐘源對所述高穩(wěn)晶振產(chǎn)生的時鐘源 進(jìn)行校正后生成一個與該參考源時鐘同步的時鐘源，并將該生成的時鐘源輸出 給所述時鐘源驅(qū)動單元。
8、 根據(jù)權(quán)利要求6或7所述的方法，其特征在于，所述步驟D具體包括所述SERDES時鐘生成單元接收所述時鐘源驅(qū)動單元輸出的時鐘源； 將時鐘源的頻率修改為需要的SERDES時鐘的頻率后，生成需要的SERDES 時鐘。
9、根據(jù)權(quán)利要求6所述的方法，其特征在于，所述參考源時鐘選擇單元接 收的多個時鐘源包括大樓綜合定時供給系統(tǒng)時鐘源、同步以太網(wǎng)時鐘源、全 球定位系統(tǒng)時鐘源、1588時鐘源。
全文摘要
本發(fā)明公開了一種uTCA系統(tǒng)中的時鐘管理系統(tǒng)及方法，系統(tǒng)包括時鐘管理裝置和SERDES時鐘生成單元，其中時鐘管理裝置包括參考源時鐘選擇單元、時鐘源生成單元和時鐘源驅(qū)動單元，參考源時鐘選擇單元從接收到的多個時鐘源中選擇一個時鐘源作為參考時鐘源；時鐘源生成單元根據(jù)接收到的的參考時鐘源生成與該參考時鐘源同步的時鐘源；時鐘源驅(qū)動單元，將從時鐘生成單元接收到的時鐘源進(jìn)行電平轉(zhuǎn)換后傳輸?shù)絊ERDES時鐘生成單元；SERDES時鐘生成單元對從時鐘源驅(qū)動單元接收到的時鐘源進(jìn)行變頻后生成需要的SERDES時鐘；本發(fā)明降低了硬件電路的實現(xiàn)難度、減少了MCH單元的PCB面積以及降低了成本。
文檔編號H04W56/00GK101674645SQ20091020955
公開日2010年3月17日 申請日期2009年10月29日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者旺 柳 申請人:中興通訊股份有限公司