可重配置發(fā)射機(jī)和雙模驅(qū)動(dòng)器及其系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)內(nèi)容總體上涉及可重配置發(fā)射機(jī)和雙模驅(qū)動(dòng)器、以及使用可重配置發(fā)射機(jī)和雙模驅(qū)動(dòng)器的系統(tǒng)。
【背景技術(shù)】
[0002]現(xiàn)今的高速數(shù)字系統(tǒng)中存在范圍廣泛的存儲(chǔ)器配置，以便滿(mǎn)足特定平臺(tái)的帶寬、功率、容量、以及成本約束。例如，期望基于DDR4(雙倍數(shù)據(jù)速率IV)和GDDR5 (圖形雙倍數(shù)據(jù)速率V)的收發(fā)機(jī)滿(mǎn)足服務(wù)器、客戶(hù)端、制圖、以及移動(dòng)平臺(tái)的需要。1/0(輸入-輸出)接口可以需要另外的面積和電路，以便結(jié)合單向數(shù)據(jù)傳輸來(lái)支持雙向數(shù)據(jù)傳輸。
[0003]例如，當(dāng)前DDR I/O驅(qū)動(dòng)器主要被實(shí)現(xiàn)為具有無(wú)源線(xiàn)性化電阻器的單向推/拉器件。由于無(wú)源電阻器變化和低電阻密度，所述無(wú)源線(xiàn)性化電阻器增加了DDR I/O驅(qū)動(dòng)器的顯著面積(significant area)、焊盤(pán)電容、以及金屬布線(xiàn)復(fù)雜度。電壓模式驅(qū)動(dòng)器的電源調(diào)節(jié)依賴(lài)于一定量的管芯上去耦合電容器。這也占用顯著面積。使用相同I/O驅(qū)動(dòng)器支持包括單向I/O接口和雙向I/O接口的各個(gè)I/O標(biāo)準(zhǔn)可以導(dǎo)致大且復(fù)雜的設(shè)計(jì)。
【實(shí)用新型內(nèi)容】
[0004]下面的示例是關(guān)于進(jìn)一步的實(shí)施例的。示例中的細(xì)節(jié)可以用于一個(gè)或多個(gè)實(shí)施例中的任何地方。也可以針對(duì)方法或過(guò)程來(lái)實(shí)施本文所描述的裝置的所有可選特征。在每個(gè)權(quán)利要求本身作為一個(gè)單獨(dú)的實(shí)施例的情況下，權(quán)利要求書(shū)由此被并入到【實(shí)用新型內(nèi)容】部分中。
[0005]本公開(kāi)內(nèi)容的實(shí)施例提供了一種可重配置發(fā)射機(jī)，其包括:第一焊盤(pán);第二焊盤(pán)；第一單端驅(qū)動(dòng)器，所述第一單端驅(qū)動(dòng)器耦合到所述第一焊盤(pán);第二單端驅(qū)動(dòng)器，所述第二單端驅(qū)動(dòng)器耦合到所述第二焊盤(pán);差分驅(qū)動(dòng)器，所述差分驅(qū)動(dòng)器耦合到所述第一焊盤(pán)和所述第二焊盤(pán)；以及邏輯單元，所述邏輯單元用以啟用所述第一單端驅(qū)動(dòng)器和所述第二單端驅(qū)動(dòng)器，或用以啟用所述差分驅(qū)動(dòng)器。
[0006]根據(jù)實(shí)施例，所述發(fā)射機(jī)還包括:第一電源節(jié)點(diǎn)，所述第一電源節(jié)點(diǎn)用以向所述第一單端驅(qū)動(dòng)器和所述第二單端驅(qū)動(dòng)器提供第一電源;第二電源節(jié)點(diǎn)，所述第二電源節(jié)點(diǎn)用以向所述差分預(yù)驅(qū)動(dòng)器提供第二電源，其中，所述第一電源的電壓電平高于所述第二電源的電壓電平;第三電源節(jié)點(diǎn)；以及開(kāi)關(guān)，所述開(kāi)關(guān)可操作用于引起從所述第二電源節(jié)點(diǎn)到所述第三電源節(jié)點(diǎn)的電流路徑。所述發(fā)射機(jī)還包括:第一數(shù)據(jù)生成器，所述第一數(shù)據(jù)生成器用以為所述第一單端驅(qū)動(dòng)器提供第一數(shù)據(jù)；以及第二數(shù)據(jù)生成器，所述第二數(shù)據(jù)生成器用以為所述第二單端驅(qū)動(dòng)器提供第二數(shù)據(jù)。所述發(fā)射機(jī)還包括:第一均衡器，所述第一均衡器耦合到所述第一單端驅(qū)動(dòng)器和所述差分驅(qū)動(dòng)器；以及第二均衡器，所述第二均衡器耦合到所述第二單端驅(qū)動(dòng)器和所述差分驅(qū)動(dòng)器。
[0007]根據(jù)實(shí)施例，所述發(fā)射機(jī)還包括調(diào)節(jié)器，所述調(diào)節(jié)器用以向所述第三電源節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的電流。所述發(fā)射機(jī)還包括邏輯控制單元，所述邏輯控制單元用以根據(jù)用于驅(qū)動(dòng)所述差分驅(qū)動(dòng)器中的均衡開(kāi)關(guān)的數(shù)據(jù)的邏輯電平來(lái)控制所述開(kāi)關(guān)，以便引起所述開(kāi)關(guān)將所述第二電源節(jié)點(diǎn)耦合到所述第三電源節(jié)點(diǎn)。
[0008]根據(jù)實(shí)施例，所述第一單端驅(qū)動(dòng)器和所述第二單端驅(qū)動(dòng)器可操作用于分別驅(qū)動(dòng)所述第一焊盤(pán)和所述第二焊盤(pán)上的信號(hào)，使得所述信號(hào)的所述擺幅高于由所述差分驅(qū)動(dòng)器生成的擺幅。所述第一單端驅(qū)動(dòng)器和所述第二單端驅(qū)動(dòng)器中的每一個(gè)單端驅(qū)動(dòng)器包括不依賴(lài)于無(wú)源電阻器的上推驅(qū)動(dòng)器和下拉驅(qū)動(dòng)器。所述第一均衡器和所述第二均衡器可操作用于向所述差分驅(qū)動(dòng)器提供比所述第一單端驅(qū)動(dòng)器和所述第二單端驅(qū)動(dòng)器更高階的均衡。
[0009]本公開(kāi)內(nèi)容的實(shí)施例還提供了一種雙模驅(qū)動(dòng)器，其包括:第一單端DDR順從性驅(qū)動(dòng)器和第二單端DDR順從性驅(qū)動(dòng)器；以及差分驅(qū)動(dòng)器，其中，所述第一單端DDR順從性驅(qū)動(dòng)器和所述第二單端DDR順從性驅(qū)動(dòng)器可操作用于驅(qū)動(dòng)具有比由所述差分驅(qū)動(dòng)器所驅(qū)動(dòng)的信號(hào)更大擺幅的信號(hào)。所述雙模驅(qū)動(dòng)器還包括:第一均衡器，所述第一均衡器耦合到所述第一單端驅(qū)動(dòng)器和所述差分驅(qū)動(dòng)器；以及第二均衡器，所述第二均衡器耦合到所述第二單端驅(qū)動(dòng)器和所述差分驅(qū)動(dòng)器。所述雙模驅(qū)動(dòng)器還包括:第一電源節(jié)點(diǎn)；第二電源節(jié)點(diǎn)，所述第二電源節(jié)點(diǎn)耦合到所述差分預(yù)驅(qū)動(dòng)器;第三電源節(jié)點(diǎn)，所述第三電源節(jié)點(diǎn)用以從所述第二電源節(jié)點(diǎn)接收由調(diào)節(jié)器生成的電源;開(kāi)關(guān)，所述開(kāi)關(guān)可操作用于引起從所述第二電源節(jié)點(diǎn)到所述第三電源節(jié)點(diǎn)的電流路徑;邏輯控制單元，所述邏輯控制單元用以根據(jù)用于驅(qū)動(dòng)所述差分驅(qū)動(dòng)器中的均衡開(kāi)關(guān)的數(shù)據(jù)的邏輯電平來(lái)控制所述開(kāi)關(guān)，以便引起從所述第二電源節(jié)點(diǎn)到所述第三電源節(jié)點(diǎn)的所述電流路徑；以及N-位電流數(shù)字-至-模擬轉(zhuǎn)換器，所述N-位電流數(shù)字-至-模擬轉(zhuǎn)換器用以控制從所述第二電源節(jié)點(diǎn)注入到所述第三電源節(jié)點(diǎn)的所述電流強(qiáng)度。
[0010]根據(jù)實(shí)施例，所述差分驅(qū)動(dòng)器以及所述第一單端驅(qū)動(dòng)器和所述第二單端驅(qū)動(dòng)器兩者可操作用于在以發(fā)射機(jī)模式操作時(shí)提供發(fā)射機(jī)終端，并且在以接收機(jī)模式操作時(shí)提供接收機(jī)終端。
[0011]本公開(kāi)內(nèi)容的另一個(gè)實(shí)施例還提供了一種使用雙模驅(qū)動(dòng)器的系統(tǒng)，其包括:存儲(chǔ)器;處理器，所述處理器耦合到所述存儲(chǔ)器，所述處理器和存儲(chǔ)器包括上文論述的雙模驅(qū)動(dòng)器；以及無(wú)線(xiàn)接口，所述無(wú)線(xiàn)接口用于允許所述處理器與另一個(gè)器件進(jìn)行通信。
[0012]本公開(kāi)內(nèi)容的又一個(gè)實(shí)施例提供了一種使用可重配置發(fā)射機(jī)的系統(tǒng)，其包括:存儲(chǔ)器;處理器，所述處理器耦合到所述存儲(chǔ)器，所述處理器和存儲(chǔ)器包括上文論述的可重配置發(fā)射機(jī);以及無(wú)線(xiàn)接口，所述無(wú)線(xiàn)接口用于允許所述處理器與另一個(gè)器件進(jìn)行通信。
【附圖說(shuō)明】
[0013]根據(jù)以下給出的【具體實(shí)施方式】并且根據(jù)本公開(kāi)內(nèi)容的各個(gè)實(shí)施例的附圖將更充分地理解本公開(kāi)內(nèi)容的實(shí)施例，然而，附圖不應(yīng)將本公開(kāi)內(nèi)容限于具體實(shí)施例，而僅用于解釋和理解。
[0014]圖1示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的使用雙模收發(fā)機(jī)的計(jì)算系統(tǒng)。
[0015]圖2示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的雙模收發(fā)機(jī)的框級(jí)架構(gòu)。
[0016]圖3(A)示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的雙模收發(fā)機(jī)的電路級(jí)架構(gòu)。
[0017]圖3(B)示出了當(dāng)?shù)谝缓副P(pán)上的輸出電壓改變時(shí)針對(duì)第一PD和PU驅(qū)動(dòng)器的在第一焊盤(pán)處測(cè)量的DC電流(Idc)。
[0018]圖3(C)示出了當(dāng)?shù)谝缓副P(pán)上的輸出電壓改變時(shí)第一單端驅(qū)動(dòng)器的終端電阻(以O(shè)hms計(jì)算)。
[0019]圖4示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有發(fā)射機(jī)2-抽頭均衡控制和電流補(bǔ)償?shù)碾p模收發(fā)機(jī)的電路級(jí)架構(gòu)。
[0020]圖5A示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有DC耦合的差分驅(qū)動(dòng)器配置的發(fā)射機(jī)和接收機(jī)模式。
[0021]圖5B示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有AC耦合的差分驅(qū)動(dòng)器配置的發(fā)射機(jī)和接收機(jī)模式。
[0022]圖6是根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有雙模收發(fā)機(jī)的智能設(shè)備或計(jì)算機(jī)系統(tǒng)或SoC(片上系統(tǒng))。
【具體實(shí)施方式】
[0023]一些實(shí)施例描述了滿(mǎn)足許多存儲(chǔ)器接口(諸如DDR4、GDDR5、以及高速差分信號(hào)傳輸接口)的信號(hào)傳輸規(guī)范的雙模收發(fā)機(jī)。在這里，雙模指能夠以單端大擺幅電壓模式信號(hào)傳輸和差分低擺幅電壓模式信號(hào)傳輸來(lái)操作的收發(fā)機(jī)。由于在通道損失、I/O電路架構(gòu)、功率消耗要求以及系統(tǒng)級(jí)應(yīng)用方面的各種的電信號(hào)傳輸特性，所述單端大擺幅信號(hào)傳輸適合于當(dāng)前DDR4和GDDR5規(guī)范(下文被稱(chēng)為DDR模式)。對(duì)于在高速操作(例如，16Gb/s高速數(shù)據(jù)鏈路)時(shí)，所述差分低擺幅信號(hào)傳輸可以是更節(jié)能的。所述高速模式在下文被稱(chēng)為HSD模式。
[0024]在將來(lái)，具有高速串行I/O增強(qiáng)的差分信號(hào)傳輸將可能針對(duì)后DDR4和將來(lái)經(jīng)緩沖的存儲(chǔ)器解決方案繼續(xù)I/o性能縮放?？蓾M(mǎn)足所有這些存儲(chǔ)器標(biāo)準(zhǔn)的信號(hào)傳輸要求的統(tǒng)一的存儲(chǔ)器接口提供數(shù)個(gè)益處:降低的成本和設(shè)計(jì)時(shí)間、較大平臺(tái)設(shè)計(jì)靈活性、以及從DDR4/GDDR5到高速差分存儲(chǔ)器接口的更平滑轉(zhuǎn)變?？傮w上，趨勢(shì)是具有統(tǒng)一的收發(fā)機(jī)設(shè)計(jì)，以便支持若干存儲(chǔ)器規(guī)范、遺留兼容性、以及性能可縮放性。
[0025]為了達(dá)到這些目的，I/O設(shè)計(jì)者必須克服數(shù)個(gè)信號(hào)傳輸規(guī)范中的顯著差異、簡(jiǎn)化高電壓容差技術(shù)并且使面積和由于可重配置性而引起的通道損失開(kāi)銷(xiāo)最小化。面積開(kāi)銷(xiāo)對(duì)于支持不同發(fā)射機(jī)輸出擺幅、不同通道均衡、以及雙向數(shù)據(jù)傳輸能力可能是顯著的。當(dāng)前，DDR驅(qū)動(dòng)器主要由具有無(wú)源線(xiàn)性化電阻器的推/拉器件來(lái)實(shí)現(xiàn)。由于其高工藝變化和低電阻面積密度的性質(zhì)，無(wú)源電阻器實(shí)施方式增加了硅面積、焊盤(pán)電容以及金屬布線(xiàn)復(fù)雜度。同樣，低擺幅高速電壓模式驅(qū)動(dòng)器可以需要一定量的管芯上去耦合電容器，以用于電源調(diào)節(jié)。
[0026]為了解決這些問(wèn)題和其它問(wèn)題，描述了可以以單向或雙向模式操作的雙模收發(fā)機(jī)的一些實(shí)施例。一些實(shí)施例僅僅使用薄柵極氧化物器件，同時(shí)向暴露至較高電源(即，高于由工藝技術(shù)節(jié)點(diǎn)支持的標(biāo)稱(chēng)電源電平的電源電平)的器件提供電氣過(guò)應(yīng)力保護(hù)。一些實(shí)施例在驅(qū)動(dòng)器中僅僅使用有源器件，即不使用無(wú)源線(xiàn)性化電阻器。取決于驅(qū)動(dòng)的模式，一些實(shí)施例使用不同階的預(yù)加強(qiáng)(均衡)。一些實(shí)施例使用電流補(bǔ)償方案來(lái)降低電容器尺寸。
[0027]在一個(gè)實(shí)施例中，雙模收發(fā)機(jī)可操作用于支持非同時(shí)雙向數(shù)據(jù)傳輸。在這里，非同時(shí)雙向數(shù)據(jù)傳輸指數(shù)據(jù)傳輸線(xiàn)路的端子中的任一個(gè)端子被指定為發(fā)射機(jī)并且然后另一端子將相應(yīng)地是接收機(jī)，但是兩個(gè)端子不可同時(shí)是發(fā)射機(jī)(或接收機(jī))。
[0028]在一個(gè)實(shí)施例中，將對(duì)稱(chēng)后光標(biāo)和前光標(biāo)高速差分發(fā)射機(jī)數(shù)據(jù)路徑分成兩個(gè)單獨(dú)的單端大擺幅后光標(biāo)數(shù)據(jù)路徑。例如，兩個(gè)單獨(dú)的單端數(shù)據(jù)路徑是DDR順從性數(shù)據(jù)路徑(例如，3.2Gb/s 1.2V DDR4順從性數(shù)據(jù)路徑，或6.4Gb/s 1.5V GDDR5順從性數(shù)據(jù)路徑)，而高速差分?jǐn)?shù)據(jù)路徑(例如，25Gb/s IV數(shù)據(jù)路徑)是低擺幅差分?jǐn)?shù)據(jù)路徑。在一個(gè)實(shí)施例中，在接收機(jī)模式中，對(duì)發(fā)射機(jī)驅(qū)動(dòng)器上推、下拉以及均衡開(kāi)關(guān)器件進(jìn)行偏置，使得通過(guò)打開(kāi)/關(guān)閉驅(qū)動(dòng)器引腳，所述發(fā)射機(jī)驅(qū)動(dòng)器可以被配置為接收機(jī)終端和共模偏置生成器。
[0029]在一個(gè)實(shí)施例中，面積密集型無(wú)源電阻器被去除并且以互補(bǔ)型P-類(lèi)型和η-類(lèi)型二極管/三極管操作區(qū)器件的并聯(lián)組合(相比于無(wú)源電阻器，其以較小面積實(shí)現(xiàn)了大擺幅和管芯上終端線(xiàn)性度)來(lái)替換。在一個(gè)實(shí)施例中，通過(guò)注入來(lái)自電源的數(shù)據(jù)依賴(lài)的電流來(lái)取消發(fā)射機(jī)擺幅控制調(diào)節(jié)器上的高頻驅(qū)動(dòng)器電流變化。
[0030]為了支持雙?？芍嘏渲眯圆⑶医档陀捎诖丝芍嘏渲眯蕴卣饕鸬拿娣e和功率開(kāi)銷(xiāo)，雙模收發(fā)機(jī)的一些實(shí)施例具有共同的時(shí)鐘電路、發(fā)射機(jī)均衡控制邏輯、串行化器、以及調(diào)節(jié)器，以便最大化電路再使用。在一個(gè)實(shí)施例中，雙模收發(fā)機(jī)具有獨(dú)立的發(fā)射機(jī)預(yù)驅(qū)動(dòng)器、驅(qū)動(dòng)器、以及接收機(jī)前端，以便滿(mǎn)足DDR模式與HSD模式之間的顯著信號(hào)傳輸差異。在一個(gè)實(shí)施例中，兩個(gè)完全相同的均衡控制邏輯被提供為具有共同的數(shù)據(jù)流輸入，使得可以設(shè)置兩個(gè)均衡控制邏輯中的一個(gè)均衡控制邏輯以便生成光標(biāo)/后光標(biāo)信號(hào)，并且可以設(shè)置兩個(gè)均衡控制邏輯中的另一個(gè)均衡控制邏輯以便生成光標(biāo)/前光標(biāo)信號(hào)。在一個(gè)實(shí)施例中，將這些均衡控制邏輯的輸出(其為光標(biāo)、后光標(biāo)以及前光標(biāo)信號(hào))分配到HSD模式驅(qū)動(dòng)器(例如，32-引腳HSD模式驅(qū)動(dòng)器)，以用于多抽頭(例如，3-抽頭)線(xiàn)性均衡。在一個(gè)實(shí)施例中，HSD模式發(fā)射機(jī)針對(duì)其低擺幅電壓模式驅(qū)動(dòng)器擺幅控制和電源調(diào)節(jié)使用調(diào)節(jié)器。在一個(gè)實(shí)施例中，此調(diào)節(jié)器直接使用數(shù)字發(fā)射機(jī)電路電源并且在周?chē)峁└唠娫丛肼曇种票?例如，20dBPSRR)ο
[0031]在一個(gè)實(shí)施例中，兩個(gè)均衡控制邏輯具有相同的設(shè)置，以便生成用于較低抽頭(例如，2-抽頭)均衡的光標(biāo)/后光標(biāo)信號(hào)。在一個(gè)這種實(shí)施例中，至兩個(gè)均衡控制邏輯的輸入數(shù)據(jù)流是單獨(dú)的數(shù)據(jù)流。在一個(gè)實(shí)施例中，將兩個(gè)均衡控制邏輯的輸出分配到其自己的DDR模式驅(qū)動(dòng)器(例如，64-引腳DDR模式驅(qū)動(dòng)器)。在這種實(shí)施例中，將整個(gè)發(fā)射機(jī)數(shù)據(jù)路徑分成兩個(gè)完全相同的數(shù)據(jù)路徑，所述兩個(gè)完全相同的數(shù)據(jù)路徑承載用于兩個(gè)單獨(dú)的單端2