專利名稱：Td-scdma直放站系統(tǒng)單時(shí)隙功率控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種屬于無(wú)線通訊領(lǐng)域的功率控制裝置，特別涉及一 種對(duì)TD — SCDMA射頻信號(hào)各時(shí)隙功率進(jìn)行精確控制的TD-SCDMA直放 站系統(tǒng)單時(shí)隙功率控制裝置。
背景技術(shù)：
TD—SCDMA是一個(gè)時(shí)分系統(tǒng)，每個(gè)信息幀10ms，每個(gè)信息幀又分 為兩個(gè)5ms的子幀，每個(gè)子幀又分成7個(gè)常規(guī)時(shí)隙和3個(gè)特殊時(shí)隙， 共10個(gè)時(shí)隙。要實(shí)現(xiàn)對(duì)每一個(gè)時(shí)隙進(jìn)行單獨(dú)的功率控制，首先需要 在時(shí)間軸上精確的給每個(gè)時(shí)隙定位，并在每個(gè)時(shí)隙的特定位置對(duì)這個(gè) 時(shí)隙的功率進(jìn)行采樣、分析，然后根據(jù)處理結(jié)果，在對(duì)時(shí)隙進(jìn)行精確 時(shí)間定位的基礎(chǔ)上對(duì)其進(jìn)行功率控制，本時(shí)隙結(jié)束后，馬上切換到下 一時(shí)隙的控制上。這一系列的工作要準(zhǔn)確的完成，對(duì)上一時(shí)隙的控制 不能影響到下一時(shí)隙，更重要的是，對(duì)目標(biāo)時(shí)隙功率變化要反應(yīng)非常 靈敏。
TD—SCDMA每個(gè)信息幀10ms，每個(gè)信息幀又分為兩個(gè)5ms的子幀， 這兩個(gè)子幀的結(jié)構(gòu)完全相同，子幀結(jié)構(gòu)如圖l所示，每個(gè)子幀又分成 7個(gè)常規(guī)時(shí)隙和3個(gè)特殊時(shí)隙，3個(gè)特殊時(shí)隙包括下行導(dǎo)頻DwPTS， 保護(hù)時(shí)隙GP和上行導(dǎo)頻UpPTS。
7個(gè)常規(guī)時(shí)隙中，TSO總是分配給下行鏈路，TS1總是分配給上 行鏈路，上行時(shí)隙和下行時(shí)隙由切換點(diǎn)分開(kāi)。在TD—SCDMA系統(tǒng)中， 每個(gè)5ms的子幀中有兩個(gè)切換點(diǎn)(UL到DL，和DL到UL)，通過(guò)靈活 的配置上下行時(shí)隙的個(gè)數(shù)，使TD—SCDMA適用于上下行業(yè)務(wù)對(duì)稱及非 對(duì)稱的業(yè)務(wù)模式。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)問(wèn)題是要提供一種對(duì)TD—SCDMA射頻信號(hào)各時(shí)隙 功率進(jìn)行精確控制、且占用CPU極少資源的TD-SCDMA直放站系統(tǒng)單 時(shí)隙功率控制裝置。
為了解決以上的技術(shù)問(wèn)題，本發(fā)明提供了一種TD-SCDMA直放站 系統(tǒng)單時(shí)隙功率控制裝置，用可編程門陣列芯片，內(nèi)嵌一微處理器， 同時(shí)設(shè)置一時(shí)隙控制器和多輸出定時(shí)器、高速模數(shù)轉(zhuǎn)換器控制器、功 率衰減控制器、下行功率衰減器輸出端口和上行功率衰減器輸出端 口，其中高速模數(shù)轉(zhuǎn)換器控制器設(shè)有九個(gè)只讀寄存器，寄存九個(gè)時(shí) 隙采樣的功率值，并與一高速多通道模數(shù)轉(zhuǎn)換芯片連接組成了一個(gè)高 速多通道采樣電路；功率衰減控制器設(shè)有九個(gè)可寫寄存器，寄存九個(gè) 時(shí)隙應(yīng)衰減的功率值，向下行功率衰減器輸出端口或上行功率衰減器 輸出端口輸出系統(tǒng)時(shí)隙功率控制值；時(shí)隙控制器和多輸出定時(shí)器與高 速模數(shù)轉(zhuǎn)換器控制器連接，輸出當(dāng)前時(shí)間點(diǎn)，通知高速模數(shù)轉(zhuǎn)換控制 器此刻應(yīng)采樣哪個(gè)時(shí)隙的功率，同時(shí)通知功率衰減控制器控制哪個(gè)時(shí) 隙的功率。
可編程門陣列芯片內(nèi)嵌的微處理器，讀取高速模數(shù)轉(zhuǎn)換器控制器 的九個(gè)只讀寄存器，寄存的九個(gè)時(shí)隙的采樣功率值與微處理器己存儲(chǔ) 的九個(gè)時(shí)隙的目標(biāo)功率值比較，向功率衰減控制器輸出各時(shí)隙的功率 控制值。
本發(fā)明的優(yōu)越功效在于
1) 可編程門陣列芯片中設(shè)計(jì)一個(gè)接口，控制高速模數(shù)轉(zhuǎn)換芯片，將 各通道采樣值分別處理后保存在不同的寄存器中，這樣就將采樣與處 理器完全脫離，處理器只在需要的時(shí)候去讀取相應(yīng)寄存器的內(nèi)容，從 而極大地節(jié)約了處理器資源；
2) 對(duì)時(shí)間要求十分嚴(yán)格的單時(shí)隙功率采樣、采樣值處理和單時(shí)隙功率控制等工作完全交給高效的邏輯組合電路來(lái)完成，時(shí)間點(diǎn)可以控制 得非常準(zhǔn)確；
3) 在一個(gè)子幀5毫秒的時(shí)間內(nèi)，可將各個(gè)時(shí)隙的功率都采樣一遍， 從而保證了系統(tǒng)對(duì)功率控制的高靈敏性；
4) CPU處理器只需讀取高速模數(shù)轉(zhuǎn)換控制器中的寄存器的內(nèi)容，與 保存在自己內(nèi)存中的目標(biāo)值相比較，若不相等，CPU處理器向功率衰 減控制器寫入值，用來(lái)調(diào)整上行功率衰減器和下行功率衰減器的值， 從而實(shí)現(xiàn)單時(shí)隙功率控制的目的，對(duì)各個(gè)時(shí)隙的功率變化反應(yīng)都十分 靈敏。


圖1為本發(fā)明每個(gè)信息幀中子幀時(shí)隙結(jié)構(gòu)圖； 圖2為本發(fā)明單時(shí)隙功率控制示意圖； 圖3為本發(fā)明的電路原理框圖； 圖4為本發(fā)明的單時(shí)隙控制的流程圖； 圖5為本發(fā)明的功率衰減器的控制流程圖； 圖6為本發(fā)明的高速采樣控制工作的流程圖； 圖中標(biāo)號(hào)說(shuō)明
l一可編程門陣列芯片； 2—下行功率衰減器輸出端口；
3—上行功率衰減器輸出端口； 4一高速模數(shù)轉(zhuǎn)換器控制器； 5—微處理器； 6—功率衰減控制器；
7—時(shí)隙控制器和多輸出定時(shí)器； 8—高速多通道模數(shù)轉(zhuǎn)換芯片； 9一下行功率衰減器； IO—上行功率衰減器。
具體實(shí)施例方式
請(qǐng)參閱附圖所示，對(duì)本發(fā)明作進(jìn)一步的描述。
如圖2和圖3所示，本發(fā)明提供了一種TD-SCDMA直放站系統(tǒng)單時(shí)隙功率控制裝置，用可編程門陣列芯片1，內(nèi)嵌一微處理器5，同 時(shí)設(shè)置一時(shí)隙控制器和多輸出定時(shí)器7、高速模數(shù)轉(zhuǎn)換器控制器4、 功率衰減控制器6、下行功率衰減器輸出端口 3和上行功率衰減器輸 出端口2，其中高速模數(shù)轉(zhuǎn)換器控制器4設(shè)有九個(gè)只讀寄存器，寄 存九個(gè)時(shí)隙采樣的功率值，并與一高速多通道模數(shù)轉(zhuǎn)換芯片8連接， 高速模數(shù)轉(zhuǎn)換器控制器4與高速多通道模數(shù)轉(zhuǎn)換芯片8便組成了一個(gè) 高速多通道采樣電路；功率衰減控制器6設(shè)有九個(gè)可寫寄存器，寄存 九個(gè)時(shí)隙應(yīng)衰減的功率值，向下行功率衰減器輸出端口 3或上行功率 衰減器輸出端口 2輸出系統(tǒng)時(shí)隙功率控制值；時(shí)隙控制器和多輸出定 時(shí)器7與高速模數(shù)轉(zhuǎn)換器控制器4連接，輸出當(dāng)前時(shí)間點(diǎn)，通知高速 模數(shù)轉(zhuǎn)換控制器4此刻應(yīng)采樣哪個(gè)時(shí)隙的功率，同時(shí)通知功率衰減控 制器6控制哪個(gè)時(shí)隙的功率。
可編程門陣列芯片l內(nèi)嵌的微處理器5，讀取高速模數(shù)轉(zhuǎn)換器控 制器4的九個(gè)只讀寄存器，寄存的九個(gè)時(shí)隙的釆樣功率值與微處理器 5已存儲(chǔ)的九個(gè)時(shí)隙的目標(biāo)功率值比較，向功率衰減控制器6輸出各 時(shí)隙的功率控制值。
可編程門陣列芯片1含有足夠的可編程邏輯資源，并且具有一個(gè) 嵌入式微處理器5，，型號(hào)是Atera公司的EP2C8，可在它的內(nèi)部設(shè)計(jì) 處理器(CPU)、處理器所需外部設(shè)備接口，和其他接口與控制電路。
利用可編程門陣列芯片1里的邏輯資源設(shè)計(jì)一個(gè)上行功率衰減 器輸出端口2，該端口 2與射頻模塊上行通路的功率衰減器相連，控 制上行發(fā)射功率，其中S6為功率衰減控制器6發(fā)送到上行功率衰減 器輸出端口2的內(nèi)容。
利用可編程門陣列芯片1里的邏輯資源設(shè)計(jì)的一個(gè)下行功率衰 減器輸出端口 3，該端口 3與射頻模塊下行通路的功率衰減器相連， 控制下行發(fā)射功率，其中S5為功率衰減控制器6發(fā)送到下行功率衰 減器輸出端口 3的內(nèi)容。利用可編程門陣列芯片1的邏輯資源設(shè)計(jì)的一個(gè)高速模數(shù)轉(zhuǎn)換 器控制器4，它有九個(gè)只讀寄存器，分別存放圖1所示的除GP之外
的九個(gè)時(shí)隙(七個(gè)常規(guī)時(shí)隙，兩個(gè)特殊時(shí)隙，Gp時(shí)隙的功率不需要
檢測(cè))的實(shí)時(shí)功率。這九個(gè)只讀寄存器稱為功率寄存器。高速模數(shù)轉(zhuǎn)
換器控制器4與高速多通道模數(shù)轉(zhuǎn)換芯片8之間用二線串行總線S7 通信，通過(guò)通信總線，高速模數(shù)轉(zhuǎn)換器控制器4工作，讀出模數(shù)轉(zhuǎn)換 的結(jié)果。然后將不同時(shí)隙的單次采樣結(jié)果保存在不同的內(nèi)存塊中，連 續(xù)采樣16輪之后，取其平均值，保存在相應(yīng)的功率寄存器中，供微 處理器5讀取，其中Sl是微處理器5傳輸過(guò)來(lái)的功率寄存器地址信 號(hào);S2為微處理器5接收到的當(dāng)前Sl信號(hào)中所指功率寄存器的內(nèi)容。
嵌入式微處理器5，是用可編程門陣列芯片1的內(nèi)部資源設(shè)計(jì)的， 在FPGA內(nèi)部的嵌入式處理器內(nèi)核。
功率衰減控制器6，是用可編程邏輯資源設(shè)計(jì)的一個(gè)器件，它有 9個(gè)可寫寄存器，即是衰減寄存器，分別保存著9個(gè)時(shí)隙應(yīng)該衰減的 功率值。并在特定的時(shí)刻向輸出端口 2或輸出端口 3傳輸相應(yīng)的衰減 寄存器的內(nèi)容。S3為處理器到衰減控制器的控制線，指示當(dāng)前所訪 問(wèn)的衰減寄存器地址；S4為處理器到衰減控制器的數(shù)據(jù)線，傳輸所 需寫入S3所指示的衰減寄存器的值。
時(shí)隙控制器加多輸出定時(shí)器7，定時(shí)器用于確定當(dāng)前時(shí)間點(diǎn)，以 通知高速模數(shù)轉(zhuǎn)換器控制器4此刻應(yīng)立即采樣哪個(gè)時(shí)隙的功率，或通 知功率衰減控制器6應(yīng)控制哪個(gè)時(shí)隙的功率。同時(shí)，TD—SCDMA系統(tǒng) 通過(guò)靈活的配置上下行時(shí)隙的個(gè)數(shù)，適用于上下行業(yè)務(wù)對(duì)稱及非對(duì)稱 的業(yè)務(wù)模式。應(yīng)此我們要知道上、下行時(shí)隙的配置方案，以確定當(dāng)前 應(yīng)該采樣的是上行功率還是下行功率，或者當(dāng)前應(yīng)該控制的是上行衰 減器還是下行衰減器。其中，S8為時(shí)隙控制器加多輸出定時(shí)器7發(fā) 給高速模數(shù)轉(zhuǎn)換器控制器4的時(shí)刻指示信號(hào)和上、下行指示信號(hào)；S9 為時(shí)隙控制器加多輸出定時(shí)器7發(fā)給功率衰減控制器6的時(shí)刻指示信號(hào)和上、下行指示信號(hào)。
權(quán)利要求
1、一種TD-SCDMA直放站系統(tǒng)單時(shí)隙功率控制裝置，其特征在于用可編程門陣列芯片，內(nèi)嵌一微處理器，同時(shí)設(shè)置一時(shí)隙控制器和多輸出定時(shí)器、高速模數(shù)轉(zhuǎn)換器控制器、功率衰減控制器、下行功率衰減器輸出端口和上行功率衰減器輸出端口，其中高速模數(shù)轉(zhuǎn)換器控制器設(shè)有九個(gè)只讀寄存器，寄存九個(gè)時(shí)隙采樣的功率值，并與一高速多通道模數(shù)轉(zhuǎn)換芯片連接組成了一個(gè)高速多通道采樣電路；功率衰減控制器設(shè)有九個(gè)可寫寄存器，寄存九個(gè)時(shí)隙應(yīng)衰減的功率值，向下行功率衰減器輸出端口或上行功率衰減器輸出端口輸出系統(tǒng)時(shí)隙功率控制值；時(shí)隙控制器和多輸出定時(shí)器與高速模數(shù)轉(zhuǎn)換器控制器連接，輸出當(dāng)前時(shí)間點(diǎn)，通知高速模數(shù)轉(zhuǎn)換控制器此刻應(yīng)采樣哪個(gè)時(shí)隙的功率，同時(shí)通知功率衰減控制器控制哪個(gè)時(shí)隙的功率。
2、 按權(quán)利要求1所述的TD-SCDMA直放站系統(tǒng)單時(shí)隙功率控制裝 置，其特征在于可編程門陣列芯片內(nèi)嵌的微處理器，讀取高速模數(shù)轉(zhuǎn)換器控制器 的九個(gè)只讀寄存器，寄存的九個(gè)時(shí)隙的采樣功率值與微處理器己存儲(chǔ) 的九個(gè)時(shí)隙的目標(biāo)功率值比較，向功率衰減控制器輸出各時(shí)隙的功率 控制值。
全文摘要
一種TD-SCDMA直放站系統(tǒng)單時(shí)隙功率控制裝置，用可編程門陣列芯片內(nèi)嵌微處理器，設(shè)置時(shí)隙控制器和多輸出定時(shí)器、高速模數(shù)轉(zhuǎn)換器控制器、功率衰減控制器、上行/下行功率衰減器輸出端口，其中高速模數(shù)轉(zhuǎn)換器控制器設(shè)有九個(gè)只讀寄存器，寄存九個(gè)時(shí)隙采樣的功率值，并與高速多通道模數(shù)轉(zhuǎn)換芯片連接組成了一個(gè)高速多通道采樣電路；功率衰減控制器的九個(gè)可寫寄存器，寄存九個(gè)時(shí)隙應(yīng)衰減的功率值，向上行/下行功率衰減器輸出端口輸出時(shí)隙功率控制值；時(shí)隙控制器和多輸出定時(shí)器輸出當(dāng)前時(shí)間點(diǎn)，通知高速模數(shù)轉(zhuǎn)換控制器此刻應(yīng)采樣哪個(gè)時(shí)隙的功率，同時(shí)通知控制哪個(gè)時(shí)隙的功率。本發(fā)明的優(yōu)點(diǎn)是節(jié)約了處理器資源，且能精確控制各時(shí)隙的功率。
文檔編號(hào)H04B7/005GK101299625SQ200810039448
公開(kāi)日2008年11月5日 申請(qǐng)日期2008年6月24日 優(yōu)先權(quán)日2008年6月24日
發(fā)明者烽 杜, 萍 王 申請(qǐng)人:上海杰盛無(wú)線通訊設(shè)備有限公司