專利名稱：對數(shù)似然比運算電路、發(fā)送裝置、對數(shù)似然比運算方法和程序的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于計算并輸出對數(shù)似然比(LLR)的對數(shù)似然比運算電 路和對數(shù)似然比運算方法，以及包括對數(shù)似然比運算電路的發(fā)送裝置。
背景技術(shù)：
近年來，隨著對將被應(yīng)用于通信系統(tǒng)的糾錯碼的更高增益的需求的增 大，諸如turbo (巻積)碼、LDPC碼和turbo乘積碼之類的通過使用軟判 決碼來執(zhí)行迭代譯碼的類型的高增益碼被越來越多地使用。此外，隨著無 論是諸如無線/有線通信系統(tǒng)之類的傳輸系統(tǒng)還是諸如記錄介質(zhì)之類的存儲 系統(tǒng)的通信量的增大，對更大容量的通信系統(tǒng)的需求也被增大。
用于這樣的高增益碼的譯碼器的輸入信號是稱作LLR的信號。最初， 基于所有信號點(16個，如果是16 QAM)和二維表示的接收信號點的平 方距離，計算其中信號點二維地排列的正交調(diào)制(正交幅度調(diào)制QAM) 的LLR。因為平方距離計算較復(fù)雜，所以通常一直使用如下的方法，其中 由程序預(yù)先計算并生成的表格被存儲在ROM (只讀存儲器)中或者對應(yīng) 于ROM的邏輯電路(真值表)中，并且參考所存儲的表格來計算LLR (參見，例如，非專利文獻l)。
此外，作為通過算術(shù)運算來計算LLR的裝置，專利文獻l公開了一種 裝置，為了縮短時間即LLR的運算時間，該裝置計算將在通信系統(tǒng)中被有 效發(fā)送的M-ary QAM調(diào)制信號中每個比特的對數(shù)似然比。
專利文獻1:日本專利申請?zhí)亻_No.2002-330188
非專禾'J文獻 1 : " AHA Application Note Non-Square QAM Implementation for AHA 4540 " , ANA Inc., pp. 13-1
發(fā)明內(nèi)容
本發(fā)明要解決的問題
在需要相關(guān)的LLR的系統(tǒng)中使用非專利文獻1所描述的LLR計算方 法的情況下，將已經(jīng)被計算并產(chǎn)生的參考表格預(yù)先存儲在諸如ROM之類 的電路中，并且將包括接收信號點坐標(biāo)的信號輸入到該電路的地址，藉此 LLR被輸出。
如果將參考如上所述的表格的方法應(yīng)用于使用正交多級調(diào)制(正交幅 度調(diào)制QAM)的系統(tǒng)，那么ROM的地址比特數(shù)和ROM的輸出比特數(shù) 變得極大，這使得因電路尺寸和延遲時間導(dǎo)致安裝困難。
具體地，其中正交調(diào)制被解調(diào)的2ch的接收信號坐標(biāo)信號被輸入到存 儲上述表格的ROM，然后ROM輸出LLR。在多級調(diào)制方法的情況下，用 多個比特來表示接收信號。在這種情況下，因為關(guān)于被分配給一個符號的 多個比特的LLR需要被同時輸出，所以ROM的輸出比特數(shù)也較大。
例如，在128QAM的情況下，如果正交信道的一個軟判決部分具有3 個比特，那么一個接收信號點被表示為(4 + 3) X2二14個比特，其中還 包括硬判決部分的4個比特。如果針對1個比特的LLR包括5個比特，那 么將在一個符號中發(fā)送的針對7個比特的LLR總共具有35個比特。為了 將這種情況的接收信號點轉(zhuǎn)換為LLR，需要準(zhǔn)備14個比特輸入和35個比 特輸出的ROM，并且為了實現(xiàn)這樣的ROM，電路尺寸變得極大。此外， 因為從地址輸入到數(shù)據(jù)輸出的延遲時間較長，所示不能夠執(zhí)行高速運算。
此外，在專利文件1所描述的執(zhí)行算術(shù)運算的裝置中，通過使用格雷 映射(Gray mapping)(比特和符號之間的對應(yīng))中的對稱屬性來減小運 算量。因此，這不能夠被應(yīng)用于其中符號數(shù)是2的奇次冪的調(diào)制方法中， 在此格雷映射的前提條件不被滿足。此外，因為通過平方距離計算來計算 最終的LLR，所以計算LLR的算術(shù)運算量仍然很大。
本發(fā)明的一個目的在于提供無論調(diào)制方法和LLR的比特精度如何，都 能夠高速計算對數(shù)似然比同時減小電路尺寸和功耗的對數(shù)似然比運算電 路、發(fā)送裝置和對數(shù)似然比運算方法。
解決問題的手段根據(jù)本發(fā)明的對數(shù)似然比運算電路是如下的對數(shù)似然比運算電路，該 電路用于根據(jù)接收信號點的坐標(biāo)信息來計算對數(shù)似然比以應(yīng)用于使用正交 幅度調(diào)制方法的通信系統(tǒng)，該電路的特征在于其中對數(shù)似然比的值隨接收 信號點的位置而變化的范圍被限定到包括比特的硬判決閾值的相鄰信號點 之間的區(qū)域。
根據(jù)本發(fā)明的發(fā)送裝置是包括對數(shù)似然比運算電路的發(fā)送裝置，該電 路用于根據(jù)接收信號點的坐標(biāo)信息來計算對數(shù)似然比以應(yīng)用于使用正交幅 度調(diào)制方法的通信系統(tǒng)。該對數(shù)似然比運算電路的特征在于其中對數(shù)似然 比的值隨接收信號點的位置而變化的范圍被限定到包括比特的硬判決閾值 的相鄰信號點之間的區(qū)域。
根據(jù)本發(fā)明的對數(shù)似然比運算方法是如下的對數(shù)似然比運算方法，該 方法用于根據(jù)接收信號點的坐標(biāo)信息來計算對數(shù)似然比以應(yīng)用于使用正交 幅度調(diào)制方法的通信系統(tǒng)。該方法的特征在于其中對數(shù)似然比的值隨接收 信號點的位置而變化的范圍被限定到包括比特的硬判決閾值的相鄰信號點 之間的區(qū)域。
本發(fā)明的效果
根據(jù)本發(fā)明，在使用正交幅度調(diào)制方法的通信系統(tǒng)中，最初二維地執(zhí) 行的對數(shù)似然比的計算被分解為一維，并且算術(shù)運算量可以在很大程度上 被減小。此外，因為可以由邏輯運算單元來執(zhí)行所有的或者幾乎所有的對
數(shù)似然比的運算，所以不需要使用大規(guī)模的ROM,并且電路尺寸和功耗
可以被減小而無論調(diào)制方法和對數(shù)似然比的比特精度如何。此外，因為電 路的運算速度可以被改善，所以大容量的通信系統(tǒng)可以被實現(xiàn)。因此，能 夠在增大計算對數(shù)似然比的速度的同時減小電路尺寸。
此外，通過執(zhí)行其中比特差錯率最小的使用正交幅度調(diào)制方法的準(zhǔn)格
雷編碼的配置，即使在使用具有2的奇次冪個信號點的正交幅度調(diào)制方法 的情況下，也能夠在以更高速度執(zhí)行LLR計算的同時減小電路尺寸。
具體實施例方式
以下將參考附圖來描述本發(fā)明的示例性實施例。
在執(zhí)行調(diào)制和解調(diào)的通信系統(tǒng)中，作為解調(diào)器的輸出的接收信號點坐
標(biāo)被表示為兩個信道的正交信號的組合。在信號比特(m+n)中，高m個 比特指示硬判決信號(能夠指定經(jīng)調(diào)制的符號的比特)，低n個比特指示 軟判決信號(指示符號的中間位置的比特)。
如圖1和圖13所示，根據(jù)本發(fā)明的示例性實施例的對數(shù)似然比運算 電路作為基本配置包括第一計算單元(101A、 102A、 103A、 104C、 104D 和210)和第二計算單元(IOIB、 102B、 103B、 104D、 104E和201)， 第一計算單元是用于計算被二維地表示的并且能夠被分解為一維信號的接
收信號的對數(shù)似然比的對數(shù)似然比運算電路，這些電路接收被輸入其中的 一個一維信號并且通過使用該一維信號輸入的信號點坐標(biāo)信息來執(zhí)行邏輯 算術(shù)運算，第二計算單元接收被輸入其中的另一個一個信號并且通過使用 該一維信號輸入的信號點坐標(biāo)信息來執(zhí)行邏輯算術(shù)運算，從而計算對數(shù)似 然比。
第一計算單元和第二計算單元將其中對數(shù)似然比的值隨接收信號點的
位置而變化的范圍限定到包括比特的硬判決閾值的相鄰信號點之間的區(qū) 域，并且計算最終的對數(shù)似然比。
根據(jù)本發(fā)明的示例性實施例，被二維地執(zhí)行的對數(shù)似然比的計算被分 解為一維，并且計算量可以在很大程度上被減小。此外，因為可以由邏輯 運算單元來進行所有的或者幾乎所有的對數(shù)似然比的運算，所以不需要使
用大規(guī)模的ROM，并且電路尺寸和功耗可以被減小而無論調(diào)制方法和對 數(shù)似然比的比特精度如何。此外，因為電路的運算速度可以被改善，所以 大容量的通信系統(tǒng)可以被實現(xiàn)。因此，能夠在以更高速度計算對數(shù)似然比 的同時減小電路尺寸。
此外，通過執(zhí)行準(zhǔn)格雷編碼使得比特差錯率最小的配置，即使在使用 具有2的奇次冪個信號點的正交幅度調(diào)制方法的情況下，也能夠使電路尺 寸更小，并且能夠以更高速度執(zhí)行LLR的計算。
(第一示例性實施例) 接下來，將最適用于具有2的奇次冪個信號點的正交幅度調(diào)制方法的 對數(shù)似然比運算電路作為第一示例性實施例來描述。圖1是示出根據(jù)本發(fā)
明的第一示例性實施例的對數(shù)似然比運算電路(LLR運算電路)的示例性 配置的框圖。在本實施例中，將16QAM的LLR運算電路作為示例進行描 述。此外，在示例性實施例中，假設(shè)16 QAM的硬判決比特數(shù)為2。雖然 軟判決比特數(shù)隨所需要的特性變化，但是在示例性實施例中將軟判決比特 數(shù)假設(shè)為3個比特。此外，例如，將圖1所示的LLR運算電路提供給使用 QAM (正交幅度調(diào)制)的微波無線通信系統(tǒng)的發(fā)送裝置。
如圖1所示，LLR運算電路包括區(qū)域檢測電路101A和101B， LLR電 路102A和102B， LLR轉(zhuǎn)換器103A和103B，以及LLR轉(zhuǎn)換器104A和 104B。
注意，如果總地指示區(qū)域檢測電路IOIA和IOIB或者指示它們的任一 個，那么可以簡單地將其指示為區(qū)域檢測電路101。類似地，如果總地指 示LLR電路102A和102B或者指示它們的任一個，那么可以簡單地將其 指示為LLR電路102。類似地，如果總地指示LLR轉(zhuǎn)換器103A和103B 或者指示它們的任一個，那么可以簡單地將其指示為LLR轉(zhuǎn)換器103。類 似地，如果總地指示LLR轉(zhuǎn)換器104A和104B或者指示它們的任一個， 那么可以簡單地將其指示為LLR轉(zhuǎn)換器104。
在指示接收信號點的P軸坐標(biāo)的比特之中的硬判決比特被輸入到區(qū)域 檢測電路101A，并且基于該硬判決比特輸入，區(qū)域檢測電路IOIA檢測并 輸出其中存在接收信號點的P軸坐標(biāo)的相平面上的區(qū)域。
在指示接收信號點的Q軸坐標(biāo)的比特之中的硬判決比特被輸入到區(qū)域 檢測電路101B，并且基于該硬判決比特輸入，區(qū)域檢測電路IOIB檢測并 輸出其中存在接收信號點的Q軸坐標(biāo)的相平面上的區(qū)域。
在指示接收信號點的P軸坐標(biāo)的比特之中的軟判決比特被輸入到LLR 電路102A，并且基于該軟判決比特輸入，LLR電路102A計算主對數(shù)似然 比(LLR)。
在指示接收信號點的Q軸坐標(biāo)的比特之中的軟判決比特被輸入到LLR 電路102B，并且基于該軟判決比特輸入，LLR電路102B計算主對數(shù)似然
比(LLR)。
在該示例性實施例中，LLR電路102的輸出信號僅依賴于軟判決比特 的主LLR值。在該示例性實施例中，從LLR電路102輸出的主LLR值利 用硬判決比特被轉(zhuǎn)換，藉此最終的LLR值被計算。
LLR電路102的輸出信號(主LLR)被輸入到LLR轉(zhuǎn)換器103和 104，并且基于區(qū)域檢測電路101的輸出(區(qū)域檢測結(jié)果)，LLR轉(zhuǎn)換器 103和104計算最終的LLR。
在示例性實施例中，根據(jù)區(qū)域檢測電路101的檢測結(jié)果，將如下的四 種轉(zhuǎn)換的任一種應(yīng)用于LLR電路102的輸出信號，包括(1)直接輸出 LLR電路102的輸出信號，(2)反相并輸出LLR電路102的輸出信號，
(3)用預(yù)定的最大LLR值替換所述輸出信號并且將其輸出，以及(4)用 預(yù)定的最小LLR值替換所述輸出信號并且將其輸出。然后，將信號作為最 終的LLR值輸出。
圖2是示出LLR轉(zhuǎn)換器103和104的示例性電路配置的框圖。如圖2 所示，LLR轉(zhuǎn)換器103和104的每個都包括選擇電路IIO和反相器111。
反相器111反相LLR電路102的輸出信號的比特并且將其輸出。
LLR電路102的輸出信號(主LLR)、經(jīng)反相器111反相的LLR電 路102的輸出信號、預(yù)定的最大LLR值和預(yù)定的最小LLR值被輸入到選 擇電路110。此外，根據(jù)區(qū)域檢測電路101的檢測結(jié)果，選擇電路110選 擇LLR電路102的輸出信號、經(jīng)反相器111反相的LLR電路102的輸出 信號、預(yù)定的最大LLR值和預(yù)定的最小LLR值的任一個并將其輸出。應(yīng) 注意，例如，預(yù)定的最大LLR值和預(yù)定的最小LLR值被預(yù)先存儲在諸如 存儲器之類的存儲設(shè)備中。
根據(jù)接收信號點的位置，區(qū)域檢測電路101確定接收信號點存在于如 下的四個區(qū)域之中的哪個區(qū)域中(1)其中LLR以跨過硬判決閾值的正 斜度變化的區(qū)域，(2)其中LLR以跨過硬判決閾值的負(fù)斜度變化的區(qū) 域，(3)其中LLR在最大值處不變并且不跨過硬判決的閾值的區(qū)域，以 及(4)其中LLR在最小值處不變并且不跨過硬判決的閾值的區(qū)域。然 后，區(qū)域檢測電路101輸出對應(yīng)于確定結(jié)果的信號。
注意，在處理指示P軸坐標(biāo)的比特的情況下和在處理指示Q軸坐標(biāo)的
比特的情況下，由區(qū)域檢測電路101、 LLR電路102、 LLR轉(zhuǎn)換器103和 104所執(zhí)行的處理是完全相同的。
在該示例性實施例中，被二維表示的并且可以被分解為一維信號(P 軸信號和Q軸信號)的接收信號被輸入到LLR運算電路。在LLR運算電 路中，通過分解接收信號而得到的一維信號(P軸信號)被輸入到形成第 一運算單元的區(qū)域檢測電路101A、 LLR電路102A以及LLR轉(zhuǎn)換器103A 和104A,該第一運算單元用于通過使用該一維信號輸入的信號點坐標(biāo)信 息來執(zhí)行邏輯算術(shù)運算，來計算對數(shù)似然比(LLR)。此外，通過分解接 收信號而得到的另一個一維信號(Q軸信號)被輸入到形成第二運算單元 的區(qū)域檢測電路101B、 LLR電路102B以及LLR轉(zhuǎn)換器103B和104B， 該第二運算單元用于通過使用該輸入的一維信號的信號點坐標(biāo)信息來執(zhí)行 邏輯算術(shù)運算，來計算對數(shù)似然比(LLR)。利用這些配置，LLR運算電 路通過使用接收信號點的信息執(zhí)行邏輯算術(shù)運算，執(zhí)行用于計算對數(shù)似然 比的全部或者幾乎全部運算。
接下來，將描述操作。在描述LLR運算電路的具體操作之前，首先描 述計算對數(shù)似然比(LLR)的方法。
針對被分配給調(diào)制符號的每一個比特來計算多級正交調(diào)制(QAM)方 法中的LLR。例如，在16 QAM的情況下，包括16個調(diào)制符號，并且4 個比特被分配給每一符號。如此，在使用16QAM的情況下，將根據(jù)一個 接收信號來計算針對4個比特的LLR。
(LLR定義)
下文中將示出計算LLR的方法。首先，在作為一維調(diào)制的BPSK (二 相移鍵控)的情況下計算LLR的方法將被首先描述。如果發(fā)送信號是二值 的(±1)并且這是一維調(diào)制，那么由如下的等式(等式(1))來定義
等式(1)
在等式(1)中，尸(>'=6| 是后驗概率，其中當(dāng)接收信號^被接收 時發(fā)送信號是6，并且Z'是指示時間的后綴。
此外，通過使用等式(2)來表示關(guān)于其中振幅變?yōu)檎龖B(tài)分布的熱噪
聲的后驗概率P(xz^Wj;f)，其中噪聲功率是52。
尸(;d,;;^^^xp—，) } 等式(2)
因此，通過將如等式(2)所示的后驗概率代入等式(1)來計算 工丄A(;i)，如等式(3)所示
等式(3)
在等式(3)中，假設(shè)52是常數(shù)值并且不考慮包括52的比例常數(shù)，
丄丄i (")變?yōu)榻邮招盘?少O本身。注意，如果將最小和算法用作譯碼算 法，那么將52設(shè)定為常數(shù)決不會影響譯碼特性。此外，即使是在使用除最
小和算法之外的算法的情況下，因為作為當(dāng)前對象的糾錯碼的糾正能力較 強，所以信噪功率比的僅略微的改善也將使得比特差錯率超出可測量的范 圍。因此，將52理解為常數(shù)是合理的。
圖3示出BPSK中的LLR和接收信號點之間的關(guān)系。假設(shè)以作為適用 于LLR運算電路的下一級中的譯碼器操作的形式的2的補數(shù)來表示 LLR。在這種情況下，作為解調(diào)器的最終輸出，如果解調(diào)后的LLR是O或 者更大，那么接收比特被確定為0，并且如果該LLR是負(fù)值，那么接收比 特被確定為1。換言之，LLR的MSB成為確定結(jié)果。應(yīng)注意，處理作為2 的補數(shù)的LLR并不是必需的。在將LLR考慮為偏量二進制(offset binary)形式的情況下，極性將是相反的。
接下來，在使用如上所述的一維調(diào)制方法的情況下的計算LLR的方法 被擴展到正交調(diào)制(QAM，或者二維調(diào)制方法)。即使在使用多級QAM (其中多個比特對應(yīng)于一個符號)的情況下，也以兩個值土l來表示一個比 特。如果是16QAM，那么將通過使用等式(2)來針對4個比特分別計算 全部16個信號點的影響。注意，通過使用正交坐標(biāo)來表示等式(2)中的 "'，并且二維地執(zhí)行等式(2)的exp內(nèi)的平方距離計算。
雖然如上所述的LLR的計算不需要任何對于映射的限制，但是不能以
如等式(3)所示的簡單形式來進行計算。因此，很難通過被構(gòu)建為硬件
的運算電路來執(zhí)行計算。因此，需要預(yù)先通過使用計算器來針對所有的接
收信號點計算LLR并且以表格的形式將其存儲在ROM中。
此外，隨著調(diào)制多級數(shù)目變大，指示接收信號點的比特碼數(shù)和被分配 給一個符號的比特碼數(shù)變大。因此，為了輸出作為輸入的針對每個符號的 所有LLR和接收信號點坐標(biāo)，用于存儲LLR的ROM的大小變得極大， 這在實踐中不能夠被實現(xiàn)。
作為使用二維調(diào)制方法的電路的示例，文獻"Product Specification AHA4541"(此后稱作文獻A)描述了如下的內(nèi)容作為由美國AHA公 司制造的用于turbo乘積碼的LSI的AHA4541可以支持高達256 QAM。 然而，文獻A未能公開用于該LSI (AHA4541)的計算方法。
此外，描述作為由美國AHA公司制造的用于turbo乘積碼的LSI的 AHA4541的文獻"AHA Application Note Non-Square QAM Implementation for AHA 4540"(非專利文獻1)在4.1節(jié)中公開了用于計算LLR的程 序。然而，非專利文獻1沒有公開能夠通過硬件被執(zhí)行的運算方法以及電 路配置。
此外，作為通過簡單運算來實現(xiàn)LLR計算的方法，在日本專利申請?zhí)?開No. 2002-330188中"Method and Apparatus for Bit Log Likelihood Ratio Operation of QAM Signal"(專利文獻1)公開了一種方法。
在專利文獻1中公開的技術(shù)基于LLR的定義式用DSP (數(shù)字信號處理 LSI)嚴(yán)格計算LLR，并且公開了一種簡化LLR計算的方法。另一方面， 在專利文獻1中公開的方法通過對映射進行格雷編碼并且利用對稱屬性， 可以在很大程度上減小最初所需的運算次數(shù)。
然而，在信號點數(shù)目為2的奇次冪的調(diào)制方法如128 QAM中，不能 實現(xiàn)通過格雷編碼的映射?？紤]到該方面，專利文獻1指出應(yīng)用范圍局限 于使用允許格雷編碼(卡諾映射)的調(diào)制方法的情況。如此，因為即使在 專利文獻1的方法中，也將LLR作為接收信號點的位置與對應(yīng)于"0"的 信號點和對應(yīng)于"1"的信號點之間的平方距離的差來計算，所以運算仍
然較復(fù)雜。
至少，支持其中符號數(shù)是2的奇次冪的QAM調(diào)制方法的、可以在硬 件上實現(xiàn)的LLR運算電路不存在。此外，在與2的奇次冪方法具有相同配 置的2的偶次冪的QAM調(diào)制方法中的不需要平方距離計算的LLR運算電 路尚不為人熟知。
相反，示例性實施例可以支持其中符號數(shù)是2的奇次冪的QAM調(diào)制 方法，并且實現(xiàn)如下的LLR運算電路即使是針對其中符號數(shù)是2的偶次 冪的QAM調(diào)制方法，該LLR運算電路也可以實現(xiàn)簡單的電路配置。
(當(dāng)符號數(shù)是2的偶次冪時的簡化)
接下來，將描述當(dāng)接收信號的符號數(shù)是2的偶次冪時LLR運算電路的 電路配置的簡化。為了在可實現(xiàn)的尺寸的電路上實現(xiàn)其中符號數(shù)是2的偶 次冪的LLR運算，必需不是基于表格格式而是基于預(yù)定規(guī)則來使用運算電 路。此后，將描述在很大程度上簡化LLR運算而不會使精度變壞的方法。
首先，為了簡化運算，給出如下的兩個假設(shè)
假設(shè)(a):比特差錯可能被引起，并且作為LLR運算對象的區(qū)域被 限定到在對應(yīng)于不同比特的兩個信號點之間的部分。
假設(shè)(b):映射被實現(xiàn)使得即使是二維信號也可以通過每個一維信 號被獨立的計算。
這兩個假設(shè)的含義及其限制將在下文中進行描述。
假設(shè)(a)意味著如果信號點之間的距離是2d，那么噪聲振幅是2d或 者更低。例如，圖4示出在16QAM中的LLR與接收信號點之間的位置關(guān) 系的示例。圖4A示出在Pch MSB的情況下的LLR與接收信號點之間的示 例性位置關(guān)系，并且圖4B示出在Pch LSB的情況下的LLR與接收信號點 之間的示例性位置關(guān)系。
如圖4A所示，在PchMSB的情況下，存在四個信號點P0到P3。如 圖4A所示，在Pch MSB的情況下，比特值在信號點Pl到P2之間從0變 到1。在這種情況下，如果接收信號點存在于Pl和P2之間，那么發(fā)送信 號點可能是P1或者P2，并且因為接收信號點更接近P1，所以確定發(fā)送信
號點是Pl的可能性較高，并且發(fā)送信號點決不會是P0或者P3。
在圖4A所示的示例中，當(dāng)噪聲振幅超過d時引起比特差錯。如果引 起比特差錯的可能性大約是0.01或者更低，那么根據(jù)正態(tài)分布噪聲振幅超 過2d的可能性大約是1X1(T6。在不必考慮具有2d或者更大振幅的噪聲 的影響的情況下，在具有d到2d的振幅的噪聲之間引起了極大數(shù)目的差 錯，并且不存在糾錯增益。在該情況下，通過糾錯運算沒有提供在比特差 錯率方面的改善。
此外，即使基于LLR的定義來執(zhí)行其中考慮了所有信號點的影響的計 算，除最近的信號點之外的信號點的影響也是極小的，從而使得所述影響 不會被反映在被量化為約3到5個比特的LLR值上。因此，假設(shè)(a)不 會使糾錯運算的精度變壞。
如上所述，僅存在在對應(yīng)于不同比特的信號之間的部分(在兩個信號 之間比特值從0變到1或者從1變到0的部分)，其中比特差錯可能被引 起并且LLR的確定性信息被需要。在該部分之外的部分中，LLR的值能 夠被固定為最大值或者最小值。此外，僅是在跨過0和1的判決閾值的信 號之間的部分，有必需根據(jù)接收信號點的位置來改變LLR的值。
接下來，將描述假設(shè)(b)。實現(xiàn)假設(shè)(b)的條件的映射是通過格雷 編碼來執(zhí)行的映射，格雷編碼被一般地用于當(dāng)使用糾錯碼(即示例性實施 例的研究對象)時使比特差錯率最佳。例如，公開了作為由ANA公司制 造的用于turbo乘積碼的LSI的ANA4541的文獻A也描述了格雷編碼映 射。
圖5示出16 QAM的格雷編碼映射。如果映射是經(jīng)格雷編碼的，那么 Pch比特在垂直對準(zhǔn)(Q軸的方向)的符號中是公用的。因此，僅需要用 最接近接收信號點的對應(yīng)于比特O和l的符號之間的距離(A， B)的平方 值來替代等式(2)的"exp"內(nèi)的分子。在這種情況下，雖然通常在Q軸 的方向上存在平移量C，但是因為平移量C是兩個距離二者所共同的，所 以當(dāng)被輸入LLR等式(1)中時其被消去。如圖6所示，假設(shè)接收信號點 到連接兩個信號點的水平線的垂直投影是點R并且到信號點0和1的距離 分別是Ap和Bp，那么被輸入到等式(1)中的等式(2)的"exp"內(nèi)的
分子被示出為等式(4)。
A2-B2=(Ap2+C2)-(Bp2+C2)= Ap2-Bp2 等式(4)
如等式(4)所示，最終可以僅根據(jù)接收信號點的垂直投影(即一個 信道值)來計算LLR。當(dāng)然，對于Qch而言情況相同。以這種方式，即使 LLR計算是二維的計算方法，如果其可以被分解為兩個獨立的一維信號， 那么也可以一維地考慮該調(diào)制方法。如此，應(yīng)理解，根據(jù)接收信號點的坐 標(biāo)可以容易地計算LLR。
在多級QAM的情況下，由于比特級(MSB、 2SB、..丄SB)引起其 中被分配了 0和1的信號點分布不同。因此，雖然由于將針對其計算LLR 的比特的級引起必需改變計算電路，但是如果在LLR值改變的區(qū)域內(nèi)進行 考慮，那么比特級與此無關(guān)。如此，其中LLR隨接收信號點坐標(biāo)而改變的 部分的電路是公用的。換言之，僅需要根據(jù)比特級來改變公用LLR計算電 路的輸出。
如上所述，兩個假設(shè)(a)和(b)提供了如下的效果在很大程度上 簡化了 LLR的計算程序，而不會實質(zhì)上相反地影響LLR的運算精度和實 現(xiàn)裝置的自由度。此外，因為不需要考慮非研究對象的信號點的影響，所 以接收信號點與信號點之間的相對位置關(guān)系以及與LLR值之間的關(guān)系與比 特級(MSB、 2SB、…LSB)無關(guān)。
圖4示出在16 QAM的Pch中的LLR值的狀態(tài)。在MSB中，在一個 位置處(P1和P2之間)存在斜度。此外，在LSB中，存在兩個斜度(在 P0和P1之間，以及在P2和P3之間)，并且它們的極性相反。在MSB和 LSB中的傾斜程度是相同的。這也是Qch的情況。
在圖4中，對應(yīng)于比特"0"的LLR被設(shè)定為最大值，并且對應(yīng)于比 特"1"的LLR被設(shè)定為最小值。這是因為當(dāng)指示接收信號點的位置的軟 判決比特的部分被認(rèn)為是2的補數(shù)的表達式時，MSB與比特的硬判決值一 致。此外，認(rèn)為其是2的補數(shù)的表達式的原因是因為當(dāng)由譯碼器基于LLR
來執(zhí)行數(shù)字值運算時這樣做是方便的，因此它不是必需的。此外，可以在 考慮與周圍電路的一致性的同時來設(shè)定LLR的極性。
因為不論硬判決比特的值如何，在LLR隨接收信號點的位置而改變的
區(qū)域中的LLR值變得相同，所以在僅參考軟判決比特的同時來計算
LLR。因此，即使例如軟判決比特數(shù)是5，也至多存在32路LLR。即使通 過使用ROM來產(chǎn)生該部分，電路尺寸也可以非常小。此外，如果信號點 與LLR之間的位置是成比例的關(guān)系可接受，那么接收信號的軟判決信號可 以直接是LLR，因此不需要LLR計算電路。也就是說，可以通過僅使用 連接來產(chǎn)生圖1所示的LLR電路102。概言之，通過該方法可以獲得足夠 的特性。如果期望改變LLR的增益，僅需要通過使用譯碼器內(nèi)部的復(fù)用器 等來改變LLR的斜度，該復(fù)用器實際上運算LLR。
為了根據(jù)接收信號點的位置來固定LLR的值并且使LLR (即LLR計 算電路102的輸出信號)反相，僅需要將通過使輸出信號反相而生成的信 號以及固定值(最大值和最小值)輸入到選擇電路110。然后，根據(jù)區(qū)域
檢測電路的輸出，選擇電路iio選擇并輸出所述輸入的任一個。
此外，因為在格雷編碼的映射中Pch和Qch是相同的，所以可以將相 同的兩個電路分別應(yīng)用于Pch和Qch信道。
考慮到上述描述，可以如圖1和圖2所示地配置16 QAM的LLR運算電路。
接下來，將描述LLR運算電路的具體操作。圖7是示出由LLR運算 電路來計算LLR的示例性過程的流程圖。雖然在下文中將描述在Pch —側(cè) 計算LLR的情況，但是在Qch —側(cè)計算LLR的情況也是相同的。也就是 說，在以下的描述中，可以通過將區(qū)域檢測電路101A替換為區(qū)域檢測電 路101B、將LLR電路102A替換為LLR電路102B、將LLR轉(zhuǎn)換器103A 和104A替換為LLR轉(zhuǎn)換器103B和104B并且將P軸替換為Q軸，來描 述在Qch —側(cè)計算LLR的情況。
在計算LLR的過程中，首先，在指示接收信號點的P軸坐標(biāo)的比特之 中的硬判決比特被輸入到LLR運算電路的區(qū)域檢測電路IOIA。然后，基 于該硬判決比特輸入，區(qū)域檢測電路101A檢測其中存在該接收信號點的 P軸坐標(biāo)的相平面上的區(qū)域(步驟Sll)。然后，區(qū)域檢測電路101A將相 平面上的區(qū)域的檢測結(jié)果輸出到LLR轉(zhuǎn)換器103A和104A。
在步驟Sll，區(qū)域檢測電路IOIA具體地檢測其中存在接收信號點的P
軸坐標(biāo)的相平面上的區(qū)域是否是(1)其中LLR以跨過硬判決閾值的正斜
度改變的區(qū)域，(2)其中LLR以跨過硬判決閾值的負(fù)斜度改變的區(qū)域， (3)其中LLR不跨過硬判決閾值并且在最大值處不變的區(qū)域，或者(4) 其中LLR不跨過硬判決閾值并且在最小值處不變的區(qū)域，然后區(qū)域檢測電 路101A輸出結(jié)果。
此外，在指示接收信號點的P軸坐標(biāo)的比特之中的軟判決比特被輸入 到LLR電路102A。然后，基于該軟判決比特輸入，LLR電路102A計算 主LLR (步驟S12)。然后，LLR電路102A將所計算的主LLR輸出到 LLR轉(zhuǎn)換器103A和104A。
LLR電路102A的輸出信號(主LLR)、經(jīng)反相器111反相的LLR電 路102A的輸出信號、預(yù)定的LLR最大值和預(yù)定的LLR最小值被輸入到 LLR轉(zhuǎn)換器103A和104A的選擇電路110。然后，基于區(qū)域檢測電路 IOIA的檢測結(jié)果，選擇電路IIO選擇LLR電路102A的輸出信號、經(jīng)反相 器111反相的輸出信號、預(yù)定的LLR最大值和預(yù)定的LLR最小值之一 (步驟S13)。然后，選擇電路110將步驟S13的選擇結(jié)果作為最終的 LLR輸出(步驟S14)。
具體地，如果區(qū)域檢測電路101A的檢測結(jié)果是上述的第(1)項，也 就是其中LLR以跨過硬判決閾值的正斜度改變的區(qū)域，那么選擇電路110 直接選擇并輸出LLR電路102A的輸出信號。如果區(qū)域檢測電路101A的 檢測結(jié)果是上述的第(2)項，也就是其中LLR以跨過硬判決閾值的負(fù)斜 度改變的區(qū)域，那么選擇電路IIO選擇并輸出經(jīng)反相器111反相的LLR電 路102A的輸出信號。如果區(qū)域檢測電路101A的檢測結(jié)果是上述的第 (3)項，也就是其中LLR不跨過硬判決閾值并且在最大值處不變的區(qū) 域，那么選擇電路IIO選擇并輸出預(yù)定的LLR最大值。如果區(qū)域檢測電路 101A的檢測結(jié)果是上述的第(4)項，也就是其中LLR不跨過硬判決閾值 并且在最小值處不變的區(qū)域，那么選擇電路IIO選擇并輸出預(yù)定的LLR最 小值。
通過上述的過程，選擇電路110直接將在兩個判決閾值(0， 1)上的 相鄰信號點之間一維地示出的軟判決信號作為對數(shù)似然比來計算。此外，
選擇電路no根據(jù)相平面上的信號點的位置，將在不跨過兩個判決閾值 (0， 1)的相鄰信號點之間一維地示出的軟判決信號作為對數(shù)似然比來計 算，同時將其固定為預(yù)定的最大值或者預(yù)定的最小值。
接下來，將描述在專利文獻1中所描述的裝置與在該示例性實施例中
所示出的LLR運算電路之間的差別。在專利文獻中，僅通過使用上述的假 設(shè)(b)來執(zhí)行LLR計算。雖然在使用如下的概念方面其與該示例性實施
例是相同的可以一維地考慮經(jīng)格雷編碼的映射，但是因為未考慮到假設(shè)
(a)，所以專利文獻1中的裝置使用等式(4)來計算LLR。因此，用于 計算LLR的運算量不能夠被充分地減小。在該示例性實施例中，因假設(shè)
(a)的影響，使得與專利文獻l所描述的裝置的運算量相比較而言，運算 量被更大程度地減小并且實質(zhì)上沒有使特性變壞。
在下文中，將示例性地使用16 QAM的情況來描述以上給出的運算方 法。假設(shè)接收信號的坐標(biāo)被表示為其中硬判決比特和低位的軟判決比特被 組合的自然碼(在Pch中，左端都是"0"并且右端都是"1")。
首先，將描述關(guān)于Pch的硬判決MSB的LLR。 Pch的MSB被形成使 得右邊一半的信號點中的8個信號點是1，并且左邊一半中的8個信號點 是0 (參考圖5)。因此，形成Pch的MSB的值的判決閾值的部分是Q 軸。
如果接收信號點存在于緊鄰Q軸左側(cè)的信號點線左邊，那么不存在發(fā) 送信號是"1"的可能性，因此LLR是最大值。相反，如果接收信號點存 在于緊鄰Q軸右側(cè)的信號點線右邊，那么不存在發(fā)送信號是"0"的可能 性，因此LLR是最小值。因為在PchMSB中，僅當(dāng)接收信號點在Q軸上 的信號點之間時可能引起差錯，所以需要與接收信號點的位置相對應(yīng)的 LLR值。隨著當(dāng)接收信號點接近Q軸時概率(0和l接近的概率)變低， LLR的絕對值變得較小。隨著接收信號點遠離Q軸，發(fā)送信號是"0"或 者"1"的概率變大，因此LLR的絕對值變大。
如果軟判決比特是LLR，那么它是2的補數(shù)，并且當(dāng)它大于閾值時它 是負(fù)值，而當(dāng)它小于閾值時它是正值。該MSB與比特的硬判決值一致。 圖6示出其中軟判決比特是3個比特的情況。
圖8示出關(guān)于Pch的MSB的LLR區(qū)域部分的示例。如圖8所示，存 在三個關(guān)于Pch的MSB的LLR區(qū)域部分，包括(從左側(cè)起)其中LLR 是最大值的區(qū)域501，其中LLR從正和負(fù)變化的區(qū)域502，和其中LLR是 最小值的區(qū)域503。
此外，關(guān)于Qch的MSB的LLR也以與Pch的MSB相同的方式被確定。
接下來，將描述關(guān)于Pch的2SB (第二有效位，在這種情況下，也是 LSB)的LLR。 Pch的2SB包括從左側(cè)信號點線開始的0、 1、 1和0，并 且存在構(gòu)成判決閾值的兩個部分。在這兩個位置處(信號點之間)，LLR 如MSB的情況而改變。在這種情況下，雖然在左邊在閾值位置處比特以0 和1的順序存在，這與MSB的情況相同，但是在右邊在閾值位置處比特 以1和0的順序存在，這與MSB情況中的順序相反。因此，在兩個閾值 位置處需要改變LLR的極性。
因為在其中兩個比特均是1的信號點之間不會引起差錯，所以LLR被 設(shè)定為最小值(負(fù)的最大絕對值)。此外，因為在相平面兩側(cè)的兩條線外 側(cè)不會引起差錯，所以LLR被設(shè)定為最大值(正的最大絕對值)(參考圖 4B)。
圖9示出關(guān)于Pch的2SB (LSB)的LLR區(qū)域部分的示例。如圖9所 示，關(guān)于Pch的2SB (LSB)的LLR區(qū)域部分具有五個區(qū)域，包括(從左 側(cè)起)其中LLR是最大值的區(qū)域551，其中LLR從正變到負(fù)的區(qū)域 552，其中LLR是最小值的區(qū)域553，其中LLR從負(fù)變到正的區(qū)域554， 和其中LLR是最大值的區(qū)域555。
關(guān)于Qch的2SB的LLR以與Pch的2SB相同的方式被設(shè)定。 此外，在應(yīng)用于其中多級信號點是2的偶次冪的調(diào)制方法(例如，64 QAM， 256 QAM等)的情況下，僅需要以類似的方式添加3SB或者之后 的有效位。
在該示例性實施例所示出的LLR運算電路的電路配置中，即使調(diào)制多 級數(shù)目增大也不會在很大程度上改變電路尺寸。因此，隨著多級數(shù)目變 大，與通過使用ROM來實現(xiàn)LLR運算電路的電路配置相比較而言，電路
尺寸的減小率變大。如此，無論是何種調(diào)制方法都可以實現(xiàn)LLR運算電路
而不需要大規(guī)模的ROM。因此，與相關(guān)的用于LLR算術(shù)運算的電路配置 相比較而言，其很容易實現(xiàn)高速運算。
如上所述，根據(jù)該示例性實施例，在使用QAM的通信系統(tǒng)中，能夠 將最初二維地執(zhí)行的LLR計算分解為一維地執(zhí)行，并且能夠在很大程度上 減小運算量。此外，因為可以由邏輯運算單元來計算所有的或者幾乎所有 的LLR算術(shù)運算，所以不需要使用大規(guī)模的ROM，并且無論何種調(diào)制方 法和何種LLR比特精度，都可以減小電路尺寸以及功耗。此外，電路的運 算速度可以被改善，因此，大容量的通信系統(tǒng)可以被實現(xiàn)。因此，能夠?qū)?現(xiàn)更高速度的LLR計算同時減小電路尺寸。
雖然形成圖1和圖2所示的LLR運算電路的元件(101A、 101B、 102A、 102B、 103A、 103B、 104A禾Q 104B)被構(gòu)建為硬件，但是將由這 些元件所執(zhí)行的功能構(gòu)建為作為軟件的程序并且使得計算機執(zhí)行這些程序 從而執(zhí)行由LLR運算電路所執(zhí)行的處理也是可接受的。
(第二示例性實施例)
接下來，參考附圖來描述本發(fā)明的第二示例性實施例。雖然第一示例 性實施例描述了其中符號數(shù)是2的偶次冪的情況，但是該示例性實施例描 述其中符號數(shù)是2的奇次冪的情況。在描述LLR運算電路的具體配置和操 作之前，首先描述當(dāng)符號數(shù)是2的奇次冪時計算LLR的方法。僅當(dāng)在使用 其中信號點數(shù)是2的偶次冪的正交調(diào)制方法的情況時，可以實現(xiàn)僅格雷編 碼的映射。在使用其中信號點數(shù)是2的奇次冪的調(diào)制方法(例如，32 QAM、 128QAM)的情況下，不能夠?qū)崿F(xiàn)格雷編碼。
然而，能夠產(chǎn)生如下的映射通過使用格雷編碼的概念使其中相鄰信 號點之間的比特差(漢明(humming)距離)為2或者更大的部分盡可能 地少。下文中，在該示例性實施例中這被稱作準(zhǔn)格雷編碼。
圖10是示出在使用32 QAM的情況下的準(zhǔn)格雷編碼的映射。在該準(zhǔn) 格雷編碼中，芷交的兩個信道的MSB (最高位)被進行格雷編碼。此外， 還可以根據(jù)多級數(shù)目對LSB (最低位)進行格雷編碼。因此，可以通過以
與其中信號點數(shù)是2的偶次冪的調(diào)制方法所采用的方式相同的方式將這些 比特分解位一維的來考慮這些比特。
雖然未經(jīng)格雷編碼的比特被二維地排列，但是當(dāng)使用格雷編碼的概念 來確定映射時，可以通過將它們視為相同的比特組來減少閾值0， 1判決
的數(shù)目。圖10示出基于該概念而計算得到的32 QAM的示例性映射。在 圖10中，每個用正方形包圍的數(shù)字是MSB。此外，除MSB之外，被定位 在符號附近的是3個比特。
圖11示出針對32 QAM的3SB (左端的三個比特)的LLR區(qū)域的示 例。如圖11所示，雖然沒有在一個方向上劃分32 QAM的3SB，這與每 個區(qū)域都進行了格雷編碼的情況不同，但是在P軸和Q軸兩個方向上對其 進行了劃分。在圖11中，對于其中在兩個方向進行了劃分的區(qū)域重疊的 部分605，必需在考慮兩個方向的信息的同時來計算LLR。此后，這樣的 區(qū)域被稱作特別區(qū)域。如圖11所示，在32 QAM的3SB中，四個特別區(qū) 域存在于相平面上，這四個特別區(qū)域的每一個被置于每一象限中。存在依 賴于與信號點或者比特的關(guān)系的某些類型的特別區(qū)域，并且處理LLR計算 的方法隨特別區(qū)域的類型不同而不同。
圖12示出特別區(qū)域的示例，在圖12中，兩種類型的特別區(qū)域被示例 性地示出。圖12A示出其中信號點存在于特別區(qū)域的四個象限中的情況， 并且在信號點的四個比特之中的三個比特是相同的。因為通過比硬判決比 特低一級的比特將特別區(qū)域劃分為四個區(qū)域，所以與直角坐標(biāo)象限的那些 編號相同的編號被分配給四個區(qū)域(參見圖12C)。
首先，將考慮其中接收信號點存在于象限1中的情況。在象限1和象 限2中，比特為1，也就是相同，進而不會引起差錯。然而，因為象限1 和象限4中的比特不同，也就是1和0，所以可能引起差錯，并且Q軸方 向上的軟判決值變?yōu)長LR。在其中接收信號點存在于象限2中的情況下， 因為該比特與象限1和象限3中的比特相同，也就是1，進而不會引起差 錯，所以LLR為最小值。在其中接收信號點存在于象限3中的情況下，因 為該比特與象限4的比特不同，也就是1和0，所以P軸方向上的軟判決 值變?yōu)長LR。
此外，在其中接收信號點存在于象限4中的情況下，因為具有象限1 以及象限3的比特為1和0，所以根據(jù)P軸方向上和Q軸方向上的軟判決
值將獲得兩個LLR。然后，具有較小絕對值(具有較高的差錯可能性)的 一個被選作LLR。
圖12B示出其中信號點僅存在于特別區(qū)域的三個角的情況。劃分特別 區(qū)域的方法與在圖12A中示出的方法相同。因為當(dāng)接收信號點存在于象限 1中時以及當(dāng)接收信號點存在于象限3中時可能考慮兩個方向，所以兩個 LLR中的具有較小絕對值的一個被選擇。此外，因為缺少的信號點沒有影 響，所以當(dāng)接收信號點存在于象限2中時以及當(dāng)接收信號點存在于象限4 中時，針對其中存在信號點的一個方向的LLR被獲得。
總之，即使是在任一特別區(qū)域中，也能夠根據(jù)在下文中描述的規(guī)則來 定義在區(qū)域內(nèi)的四個或者三個象限中的信號處理。
(規(guī)則1):如果在兩個方向(P軸方向和Q軸方向)上的比特相同，那 么LLR是最大值或者最小值。
(規(guī)則2):如果僅是一個方向(P軸方向或Q軸方向)上的比特不同， 那么在其中比特為不同的方向上的LLR被選擇。
(規(guī)則3):如果在兩個方向上(P軸方向和Q軸方向)上的比特均不 同，那么兩個LLR中具有較小絕對值的一個被選作LLR。
(規(guī)則4):對于沒有信號點的方向，不會引起比特差錯。
(規(guī)則5):如果接收信號點存在于沒有信號點的區(qū)域中，那么在P軸方 向上的和在Q軸方向上的LLR之中，具有較小絕對值的一個被選擇。
對于4SB和5SB (LSB)，雖然區(qū)域部分不同，但是可以通過應(yīng)用相 同概念來獲得特別區(qū)域中的LLR。如此，可以與其中能夠進行格雷編碼的
(兩個信道的)MSB—起，通過運算電路來計算所有比特的LLR。
如上所述，因為在32 QAM的情況中存在特別區(qū)域使得必需通過使用 更低位的硬判決比特來執(zhí)行區(qū)域判決，所以可以如圖13和圖14所示地來 配置在使用32 QAM的情況中的LLR運算電路。
圖13是示出LLR運算電路的另一示例性配置的框圖，并且圖14是示 出LLR轉(zhuǎn)換器104C、 104D和104E的另一示例性配置的框圖。如圖14所
示，在該示例性實施例中，LLR運算電路包括用于正常區(qū)域的處理電
路，和用于特別區(qū)域的針對特別區(qū)域來計算LLR的處理電路，該正常區(qū)域
僅包括在從編碼器輸出的經(jīng)準(zhǔn)格雷編碼的比特之中的被完全地進行了格雷 編碼的比特，該特別區(qū)域包括在從編碼器輸出的經(jīng)準(zhǔn)格雷編碼的比特之中 的未被完全地進行格雷編碼的比特。
此后，將描述在圖13和圖14中示出的LLR運算電路的操作。首先， 因為在MSB (P/Q2個比特)中用格雷碼進行表示，所以LLR運算電路的 操作與16 QAM的情況相同。
接下來，在3-5SB (3個比特)的情況下，當(dāng)對正常區(qū)域進行的處理 將被執(zhí)行時，LLR運算電路可以(1)輸出LLR的最大值(固定值)，
(2)輸出LLR的最小值(固定值)，(3)如果LLR的斜度為正則直接 輸出LLR，或者(4)如果LLR的斜度為負(fù)，則生成并輸出其中LLR的所 有比特都被反相的信號。在這種情況下，LLR包括P方向和Q方向。基于 區(qū)域檢測電路201的區(qū)域判決結(jié)果(2個比特)，LLR運算電路選擇上述 第(1)項到第(4)項的任一項的輸出。
在這種情況下，區(qū)域檢測結(jié)果(REG—N)指示如下的精度，該精度指 定由四個相鄰信號點包圍的一個區(qū)域。此外，LLR是僅指示在指示接收信 號點的比特之中的軟判決部分的信息。
在對特別區(qū)域執(zhí)行處理的情況下，LLR運算電路可以(1)輸出絕對 值的最大值(可以是正的或者負(fù)的，由比特串(3-5SB)來確定極性)， (2) —直輸出P方向上的LLR， (3) —直輸出Q方向上的LLR，或者 (4)通過使用LLR絕對值比較器，輸出在P方向上的和在Q方向上的 LLR中的具有較小絕對值(min (|P|， |Q|))的LLR。在這種情況下， LLR運算電路基于由區(qū)域檢測電路201檢測到的特別區(qū)域內(nèi)的象限判決結(jié) 果(REG一S)，選擇上述第(1)項到第(4)項的任一項。應(yīng)注意，因為 在四個特別區(qū)域的每一個中存在四個象限，所以所選擇的信號是4個比特 的。此外，在輸出(2)到(4)中極性可能相反。
因為特別區(qū)域在各自的比特串3-5SB中不同，所以對于每個比特串而 言，關(guān)于相同接收信號點的區(qū)域判決輸出不同。此外，LLR運算電路根據(jù)
正常區(qū)域和特別區(qū)域的分離信號來選擇并輸出兩個結(jié)果的任一個(正常區(qū) 域的處理電路的輸出和特別區(qū)域的處理電路的輸出)。在這種情況下，對 于LLR運算電路未選擇的輸出，可以輸出任何信號。
區(qū)域判決電路(區(qū)域檢測電路201)包括兩種類型的電路，也就是， 針對格雷映射中的比特串的DET 1，和針對非格雷映射中的比特串的DET 2。此外，DET 2輸出三種類型的信號，包括針對正常區(qū)域的REG—N、針 對特別區(qū)域的REG—S，和用于分離正常區(qū)域和特別區(qū)域的REG_N。
應(yīng)注意，在該示例性實施例中示出的電路設(shè)計是一個示例，并且在實 際的電路設(shè)計中，存在除在該示例性實施例中示出的LLR運算電路之外的 實現(xiàn)LLR運算電路的多種方式。在該示例性實施例中，將正常區(qū)域和特別 區(qū)域分開來進行描述使得必要的信號處理更容易被理解。
在應(yīng)用于其中多級信號點是2的奇次冪的調(diào)制方法(例如，128 QAM、 512 QAM)的情況下，僅需要以與如上所述的思想相同的方式來 設(shè)定不能夠進行格雷編碼的比特串的LLR區(qū)域。在用于128 QAM或者更 高QAM (例如，512 QAM)的調(diào)制方法中，LSB (2個比特)也可以被格 雷編碼，這可以通過比32QAM的電路更簡單的電路來實現(xiàn)。
在該示例性實施例所示出的LLR運算電路的電路配置中，即使調(diào)制多 級數(shù)目變大電路尺寸也不會在很大程度上改變。因此，隨著多級數(shù)目變 大，與通過使用ROM來實現(xiàn)LLR運算電路的電路配置相比較而言，電路 尺寸的減小率變大。因此，無論是何種調(diào)制方法都可以實現(xiàn)LLR運算電路 而不需要大規(guī)模的ROM。如此，與相關(guān)的用于LLR運算的電路配置相比 較而言，高速運算可以很容易地實現(xiàn)。
雖然形成圖13和圖14所示的LLR運算電路的元件(102A、 102B、 201、 103A、 103B、 104C、 104D、 104E、 112、 113和114)被構(gòu)建為硬 件，但是可以將由這些元件所執(zhí)行的功能構(gòu)建為作為軟件的程序，將由計 算機來執(zhí)行所述程序使得由LLR運算電路所執(zhí)行的處理被實現(xiàn)。
如上所述，根據(jù)示例性實施例，即使使用具有2的奇次冪個信號點的 QAM，也能夠通過執(zhí)行準(zhǔn)格雷編碼，在以更高速度執(zhí)行LLR計算的同時 減小電路尺寸。應(yīng)注意，可以將在每個示例性實施例中示出的LLR運算電路應(yīng)用于糾 錯碼(用于對軟判決信號進行迭代譯碼)以及用于糾錯碼的譯碼器。已知
的這些碼的示例包括turbo (巻積)碼、TPC (turbo乘積碼)和LDPC (低 密度奇偶校驗)。
此外，通過使用在每個示例性實施例中示出的LLR運算電路，可以將 LLR用作均衡器的輸入的度量(metric)。如此，除糾錯碼譯碼器之外， 還可以通過最大似然序列估計將在每個示例性實施例中示出的LLR運算電 路用作均衡器的輸入信號的LLR運算電路。
此外，在每個示例性實施例中，LLR運算電路可以包括如下的ROM 或者包括與其對應(yīng)的邏輯電路的對數(shù)似然比輸出電路，其中在相鄰信號點 (在它們之間具有兩個(0， 1)判決閾值)之間被一維地示出的軟判決信 號被輸入所述ROM中并且所述ROM輸出預(yù)先計算的對數(shù)似然比。此 外，對數(shù)似然比輸出電路被所有的接收信號點共享也是可接受的，并且根 據(jù)接收信號點在相平面上的位置，可以通過將其替換為固定值來輸出LLR 的輸出。
接下來，將描述本發(fā)明的另一示例性實施例。
對數(shù)似然比運算電路可以設(shè)定比特和符號之間的對應(yīng)關(guān)系，從而使得 比特差錯率變得最小。此外，當(dāng)調(diào)制方法具有2的偶次冪個信號點時，對 數(shù)似然比運算電路可以將比特和符號之間的對應(yīng)關(guān)系設(shè)定為處于格雷映射 中。此外，當(dāng)調(diào)制方法具有2的奇次冪個信號點時，對數(shù)似然比運算電路 可以將比特和符號之間的對應(yīng)關(guān)系設(shè)定為處于其中比特差錯率最小的準(zhǔn)格 雷映射中。此外，對數(shù)似然比運算電路可以執(zhí)行所有的或者幾乎所有的用 于通過使用接收信號點坐標(biāo)信息的邏輯運算來計算對數(shù)似然比的操作，這 也是可接受的。
此外，對數(shù)似然比運算電路可以輸出在2CH中直接表示的或者通過將 其反相來表示的接收信號點坐標(biāo)信息之中的1CH的軟判決比特部分，作為 其中對數(shù)似然比變化的區(qū)域的對數(shù)似然比。此外，對數(shù)似然比運算電路可 以輸出對數(shù)似然比的最大值或者最小值，作為其中對'數(shù)似然比不變的區(qū)域 的對數(shù)似然比。此外，如果存在不能夠僅基于在2CH中示出的接收信號點
坐標(biāo)信息之中的1CH的硬判決比特信息被判決的區(qū)域時，如下操作也是可 接受的在根據(jù)權(quán)利要求1所述的條件下，針對其中決不會引起比特差錯 的區(qū)域，對數(shù)似然比運算電路輸出對數(shù)似然比的最大值或者最小值，并且 針對其中可能引起比特差錯的區(qū)域，該對數(shù)似然比運算電路輸出在2CH中 的具有較低似然性的軟判決比特。
此外，在對數(shù)似然比運算電路中，可以通過使用基于在2CH中所指示 的接收信號點坐標(biāo)信息的1CH中的硬判決比特信息的區(qū)域判決結(jié)果，來執(zhí)
行對對數(shù)似然比的選擇。此外，在對數(shù)似然比運算電路中，如果存在不能
夠僅基于在2CH中示出的接收信號點坐標(biāo)信息的1CH中的硬判決比特信 息來執(zhí)行區(qū)域判決的區(qū)域時，那么可以通過使用參考比硬判決低一級的比 特的區(qū)域判決結(jié)果來執(zhí)行對對數(shù)似然比的選擇。此外，在對數(shù)似然比運算 電路中，對數(shù)似然比可以是從軟判決比特被轉(zhuǎn)換到另一個值的對數(shù)似然 比。
根據(jù)示例性實施例的對數(shù)似然比(LLR)運算電路并未參考預(yù)定表 格，而是通過使用實際時間的算術(shù)運算根據(jù)接收信號點坐標(biāo)來直接計算 LLR。通過這樣的配置，與使用ROM的電路配置的情況相比較而言，電 路尺寸可以極小，并且還可以實現(xiàn)高速運算。此外，根據(jù)本發(fā)明的對數(shù)似 然比運算電路將二維的接收信號點坐標(biāo)分解為兩個一維信號，并且針對被 分配給符號的每個比特來執(zhí)行LLR運算。如此，還可以通過使用諸如選擇 電路、較大和較小的比較器或者反相器之類的具有很小延遲的小型電路， 來實現(xiàn)對數(shù)似然比運算電路。因此，通過將最初是二維的接收信號點坐標(biāo) 分解為兩個一維信號，電路配置被簡化。此外，可應(yīng)用于根據(jù)示例性實施 例的對數(shù)似然比運算電路的調(diào)制方法沒有對符號數(shù)的限制條件。此外，因 為在不影響糾錯譯碼特性的范圍內(nèi)LLR自身被簡化，所以不需要平方距離 運算。
雖然已經(jīng)參考示例性實施例描述了本發(fā)明，但是本發(fā)明并不局限于上 述的示例性實施例。本領(lǐng)域中的技術(shù)人員可以理解，可以以各種方式在本 發(fā)明的范圍內(nèi)修改本發(fā)明的配置和細(xì)節(jié)。
本申請要求基于2006年9月29日遞交的日本專利申請No. 2006-266523的優(yōu)先權(quán)，該申請的全部內(nèi)容被結(jié)合于此。
工業(yè)實用性
本發(fā)明被應(yīng)用于使用正交多級調(diào)制方法(正交幅度調(diào)制方法)的通信 系統(tǒng)，并且可應(yīng)用于計算用作糾錯譯碼器和均衡器的輸入信號的對數(shù)似然
比的LLR計算電路。


圖1是示出根據(jù)本發(fā)明的對數(shù)似然比運算電路(LLR運算電路)的示
例性配置的框圖。
圖2是示出LLR轉(zhuǎn)換器的示例性電路配置的框圖。
圖3是示出在BPSK中LLR和接收信號點之間的位置關(guān)系的示圖。
圖4是示出在16 QAM中LLR和接收信號點之間的位置關(guān)系的示例的示圖。
圖5是示出16QAM的格雷編碼映射(硬判決比特的映射)的示圖。 圖6是示出其中軟判決比特為3個比特的示例的示圖。 圖7是示出其中LLR運算電路計算LLR的示例性處理的流程圖。 圖8是示出關(guān)于Pch的MSB的LLR區(qū)域部分的示例的示圖。 圖9是示出關(guān)于Pch的2SB (LSB)的LLR區(qū)域部分的示例的示圖。 圖IO是示出當(dāng)使用32 QAM時準(zhǔn)格雷編碼的映射的示圖。 圖11是示出針對32 QAM的3SB (左端的3個比特)的LLR區(qū)域的 示例的示圖12是示出當(dāng)使用其中符號數(shù)是2的奇次冪的調(diào)制方法時所存在的 特別區(qū)域的示例的示圖13是示出LLR運算電路的另一示例性配置的框圖。 圖14是示出LLR轉(zhuǎn)換器的另一示例性配置的框圖。
標(biāo)號描述
101A， 101B區(qū)域檢測電路 102A， 102B LLR電路
103A， 103B， 104A， 104B LLR轉(zhuǎn)換器
110選擇電路
111反相器
權(quán)利要求
1.一種對數(shù)似然比運算電路，用于計算被二維地表示的并且能夠被分解為一維信號的接收信號的對數(shù)似然比，包括被輸入了所述一維信號中的一個信號的第一運算單元，所述第一運算單元用于通過使用所述一維信號輸入的信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運算來計算對數(shù)似然比；以及被輸入了所述一維信號中的另一個信號的第二運算單元，所述第二運算單元用于通過使用所述另一個一維信號輸入的信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運算來計算對數(shù)似然比。
2. 根據(jù)權(quán)利要求1所述的對數(shù)似然比運算電路，其中所述第一運算單 元和所述第二運算單元中的每個包括區(qū)域檢測電路、LLR電路和LLR轉(zhuǎn) 換器，所述區(qū)域檢測電路基于由所述接收信號點輸入的坐標(biāo)所指示的比特當(dāng) 中的硬判決比特，檢測存在所述接收信號點的坐標(biāo)的相平面上的區(qū)域；所述LLR電路基于由所述接收信號點輸入的坐標(biāo)所指示的比特當(dāng)中的 軟判決比特，計算主對數(shù)似然比；并且所述LLR轉(zhuǎn)換器基于由所述區(qū)域檢測電路所檢測的區(qū)域的檢測結(jié)果， 通過利用所述硬判決比特對從所述LLR電路輸出的主對數(shù)似然比進行轉(zhuǎn) 換，來計算最終的對數(shù)似然比。
3. 根據(jù)權(quán)利要求2所述的對數(shù)似然比運算電路，其中所述LLR轉(zhuǎn)換器 在計算所述最終的對數(shù)似然比時，將所述對數(shù)似然比的值根據(jù)所述接收信 號點的位置而變化的范圍限定到包括所述比特的硬判決閾值的相鄰信號點 之間的區(qū)域。
4. 根據(jù)權(quán)利要求2所述的對數(shù)似然比運算電路，其中所述LLR轉(zhuǎn)換器 輸出從所述LLR電路輸出的主對數(shù)似然比或者被反相的主對數(shù)似然比，作 為對數(shù)似然性變化的區(qū)域的對數(shù)似然比，并且輸出所述對數(shù)似然比的最大 值或者最小值，作為對數(shù)似然性不變的區(qū)域的對數(shù)似然比。
5. 根據(jù)權(quán)利要求2所述的對數(shù)似然比運算電路，其中如果在存在所述接收信號點的兩個方向上的比特相同，則所述LLR轉(zhuǎn)換器輸出所述對數(shù)似 然比的最大值或者最小值，如果在一個方向上的比特不同，則所述LLR轉(zhuǎn) 換器輸出在不同比特的方向上的對數(shù)似然比，并且如果在兩個方向上的比 特不同，則所述LLR轉(zhuǎn)換器輸出絕對值小的對數(shù)似然比，并且如果所述接 收信號點存在于不包括任何信號點的區(qū)域內(nèi)，則所述LLR轉(zhuǎn)換器輸出絕對 值較小的對數(shù)似然比。
6. —種使得計算機執(zhí)行以下功能的程序，所述計算機構(gòu)成用于計算對 數(shù)似然性的對數(shù)似然比運算電路，所述對數(shù)似然性被二維地表示的并且能 夠被分解為一維信號，接收所述一維信號中的一個信號，并且通過使用所述一維信號輸入的 信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運算來計算對數(shù)似然比的功能；以及接收所述一維信號中的另一個信號，并且通過使用所述另一個一維信 號輸入的信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運算來計算對數(shù)似然比的功能。
7. 根據(jù)權(quán)利要求6所述的程序，還使得計算機執(zhí)行 基于由所述接收信號點輸入的坐標(biāo)所指示的比特當(dāng)中的硬判決比特來檢測存在所述接收信號點的坐標(biāo)的相平面上的區(qū)域的功能；基于由所述接收信號點輸入的坐標(biāo)所指示的比特當(dāng)中的軟判決比特來計算主對數(shù)似然比的功能；以及基于所述區(qū)域的檢測結(jié)果，通過利用所述硬判決比特對所述主對數(shù)似然比進行轉(zhuǎn)換來計算最終的對數(shù)似然比的功能。
8. 根據(jù)權(quán)利要求7所述的程序，還使得計算機執(zhí)行以下功能通過將 所述對數(shù)似然比的值對應(yīng)于所述接收信號點的位置而變化的范圍限定到包 括所述比特的硬判決閾值的相鄰信號點之間的區(qū)域，來計算所述最終的對 數(shù)似然比。
9. 根據(jù)權(quán)利要求7所述的程序，還使得計算機執(zhí)行以下功能輸出從 所述LLR電路輸出的主對數(shù)似然比或者被反相的主對數(shù)似然比作為對數(shù)似 然性變化的區(qū)域的對數(shù)似然比，并且輸出對數(shù)似然比的最大值或者最小值 作為對數(shù)似然性不變的區(qū)域的對數(shù)似然比。
10. 根據(jù)權(quán)利要求7所述的程序，還使得計算機執(zhí)行以下功能如果 在存在所述接收信號點的兩個方向上的比特相同，則輸出所述對數(shù)似然比 的最大值或者最小值，如果在一個方向上的比特不同，則輸出在不同比特 的方向上的對數(shù)似然比，如果在兩個方向上的比特不同，則輸出絕對值小 的對數(shù)似然比，并且如果所述接收信號點存在于不包括任何信號點的區(qū)域 內(nèi)，則輸出絕對值較小的對數(shù)似然比。
11. 一種對數(shù)似然比運算方法，用于計算被二維地表示的并且能夠被 分解為一維信號的接收信號的對數(shù)似然比，所述方法包括接收所述一維信號中的一個信號，并且通過使用所述一維信號輸入的 信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運算來計算對數(shù)似然比；以及接收所述一維信號中的另一個信號，并且通過使用所述另一個一維信 號輸入的信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運算來計算對數(shù)似然比。
12. 根據(jù)權(quán)利要求11所述的對數(shù)似然比運算方法，還包括基于由所述接收信號點輸入的坐標(biāo)所指示的比特當(dāng)中的硬判決比特， 檢測存在所述接收信號點的坐標(biāo)的相平面上的區(qū)域；基于由所述接收信號點輸入的坐標(biāo)所指示的比特當(dāng)中的軟判決比特， 計算主對數(shù)似然比；并且基于所述區(qū)域的檢測結(jié)果，通過利用所述硬判決比特對所述主對數(shù)似 然比進行轉(zhuǎn)換來計算最終的對數(shù)似然比。
13. 根據(jù)權(quán)利要求12所述的對數(shù)似然比運算方法，還包括，在計算所述最終的對數(shù)似然比時，將所述對數(shù)似然比的值根據(jù)所述接收信號點的位 置而變化的范圍限定到包括所述比特的硬判決閾值的相鄰信號點之間的區(qū) 域。
14. 根據(jù)權(quán)利要求11所述的對數(shù)似然比運算方法，還包括使得執(zhí)行以 下功能輸出從所述LLR電路輸出的主對數(shù)似然比或者被反相的主對數(shù)似 然比，作為對數(shù)似然性變化的區(qū)域的對數(shù)似然比，并且輸出對數(shù)似然比的 最大值或者最小值，作為對數(shù)似然性不變的區(qū)域的對數(shù)似然比。
15. 根據(jù)權(quán)利要求11所述的方法，還包括，如果在存在所述接收信號 點的兩個方向上的比特相同，則輸出所述對數(shù)似然比的最大值或者最小 值；如果在一個方向上的比特不同，則輸出在不同比特的方向上的對數(shù)似 然比；如果在兩個方向上的比特不同，則輸出絕對值小的對數(shù)似然比；并 且如果所述接收信號點存在于不包括任何信號點的區(qū)域內(nèi)，則輸出絕對值 較小的對數(shù)似然比。
16. —種包括對數(shù)似然比運算電路的發(fā)送裝置，所述對數(shù)似然比運算 電路用于計算被二維地表示的并且能夠被分解為一維信號的接收信號的對 數(shù)似然比，其中所述對數(shù)似然比運算電路包括被輸入了所述一維信號中的一個信號的第一運算單元，所述第一運算 單元用于通過使用所述一維信號輸入的信號點坐標(biāo)的信息執(zhí)行邏輯算術(shù)運 算來計算對數(shù)似然比；以及被輸入了所述一維信號中的另一個信號的第二運算單元，所述第二運 算單元用于通過使用所述另一個一維信號輸入的信號點坐標(biāo)的信息執(zhí)行邏 輯算術(shù)運算來計算對數(shù)似然比。
全文摘要
(問題)實現(xiàn)高速執(zhí)行對數(shù)似然比計算，同時減小電路尺寸和功耗，而無論調(diào)制方法的多級數(shù)目如何。(解決問題的手段)指示接收信號點的P軸坐標(biāo)的比特的硬判決比特被輸入到區(qū)域檢測電路，并且基于該硬判決比特輸入，區(qū)域檢測電路檢測并輸出其中存在接收信號點的坐標(biāo)的相平面上的區(qū)域。指示接收信號點的坐標(biāo)的比特的軟判決比特被輸入到LLR電路，并且基于該軟判決比特輸入，LLR電路計算主LLR。LLR轉(zhuǎn)換器基于區(qū)域檢測電路的輸出(區(qū)域檢測結(jié)果)來計算最終的LLR。通過這種配置，在將其中對數(shù)似然比的值根據(jù)接收信號點的位置變化的范圍限定到包括比特的硬判決閾值的相鄰信號點之間的區(qū)域的情況下，對數(shù)似然比被計算。
文檔編號H04L27/38GK101356790SQ200780001260
公開日2009年1月28日 申請日期2007年9月28日 優(yōu)先權(quán)日2006年9月29日
發(fā)明者佐佐木英作 申請人:日本電氣株式會社