專利名稱：一種提高內(nèi)部集成電路通信可靠性的電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種電子通信電路，尤其涉及一種提高內(nèi)部集成電路通信 可靠性的電路。
背景技術(shù)：
內(nèi)部集成電路(I2C , Inter - Integrated Circuit)通信是一種利用兩根數(shù)據(jù)線 實(shí)現(xiàn)中高速數(shù)據(jù)通信的通信技術(shù)，內(nèi)部集成電路通信的標(biāo)準(zhǔn)速率是100KBit/s, 在高速的情況下，可以達(dá)到400KBit/s。內(nèi)部集成電路通信的電路很簡單，就是 利用兩根數(shù)據(jù)線， 一根傳遞時鐘信號的線路，命名為時鐘信號線路(SCL)， 一 根傳遞數(shù)據(jù)的線路，命名為數(shù)據(jù)線路(SDA)。由于在高速通信情況下，器件對電路的充放電時間要短，這樣才能保證實(shí) 現(xiàn)高速率的通信，但是對于低速情況下，器件對電路的充放電時間則可以長些； 在高速情況時， 一般連接到時鐘信號線路和數(shù)據(jù)線路的兩個上拉電阻都.采用小 電阻值，在低速情況時，則兩個上拉電阻采用高電阻值。但是對于通信的雙方，如果一方器件采用了高速接口技術(shù)，即接口的充放 電電流很大，而另一方采用了低速接口，即接口的充放電電流比較小，這種應(yīng) 用情況下，高速接口的大電流的充放動作會使線路間產(chǎn)生串?dāng)_，從而形成如圖1 所示的線路毛刺。如果這個毛刺出現(xiàn)在線路時鐘信號線路上，就會導(dǎo)致時鐘的 不穩(wěn)定情況，從而導(dǎo)致器件無法正常工作。因此，有必要改進(jìn)現(xiàn)有技術(shù)的電路以提高內(nèi)部集成電路通信的可靠性。實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種提高內(nèi)部集成電路通信可靠性的電路，其 可以去除內(nèi)部集成電路中時鐘信號線路(SCL)上的毛刺，進(jìn)而提高內(nèi)部集成電 路通信可靠性。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種提高內(nèi)部集成電路通信可靠性的電 路，用于低速接口器件和高速接口器件之間的通信，該電路至少包括一個時鐘 信號線路和數(shù)據(jù)線路，低速接口器件和高速接口器件均接到時鐘信號線J各和數(shù) 據(jù)線路，數(shù)據(jù)線路串接一個上拉電阻和一個電源，時鐘信號線路串接一個上拉電阻和一個電源；其中，高速接口器件和數(shù)據(jù)線路之間的線路上旁接一個第一 去耦電容，高速接口器件和時鐘信號線路之間的線路上旁接了 一個第二去耦電容《高速接口器件和數(shù)據(jù)線路之間還串接一個第一限流電阻，高速接口器件和 時鐘信號線路之間串接一個第二限流電阻。第一去耦電容旁接在高速接口器件和第 一限流電阻之間的線路上，第二去 耦電容旁接在高速接口器件和第二限流電阻之間的線路上。與現(xiàn)有技術(shù)相比，由于去耦電容具有隔直流，通交流的特性，其可.以有效 濾除高頻信號特征的毛刺，進(jìn)而大大降低了毛刺發(fā)生的可能性；此外，時鐘信 號線路和數(shù)據(jù)線路上串聯(lián)的兩個限流電阻，進(jìn)一步對線路電流進(jìn)行限流，防止 出現(xiàn)大電流的充放電動作，同時達(dá)到了降低電流，進(jìn)而降低了功耗的有益效果。


本實(shí)用新型的提高內(nèi)部集成電路通信可靠性的電路由以下的實(shí)施例及附圖 給出。圖1為先前技術(shù)中時鐘信號線路產(chǎn)生毛刺的示意圖；圖2為本實(shí)用新型的提高內(nèi)部集成電路通信可靠性的電路示意圖。-具體實(shí)施方式
以下將對本實(shí)用新型的提高內(nèi)部集成電路通信可靠性的電路結(jié)合實(shí)施例作 進(jìn)一步的詳細(xì)描述。如圖1所示，本實(shí)用新型提供的內(nèi)部集成電路(I2C , Inter - Integrated Circuit)通信電路是指主機(jī)端11和設(shè)備端13兩個通信方之間的通信。在本實(shí)施例中，內(nèi)部集成電路通信速率為350kBit/s,主機(jī)端ll是低速接口 的器件，例如飛利浦公司的P89LPC922MCU器件；設(shè)備端13是高速接口的器件，例如賽靈思公司的XC2V6000器件。主機(jī)端11和設(shè)備端13均同時接到時鐘信號線路和數(shù)據(jù)線路上。數(shù)據(jù)線路 串^委一個上拉電阻ri和一個電源Vcc，時鐘信號線^各串4妄一個上^立電阻Rl和 一個電源Vcc。在設(shè)備端13和數(shù)據(jù)線路之間還串接一個限流電阻R3,設(shè)備端13和時鐘信 號線路之間還串接一個限流電阻R4。在設(shè)備端13和限流電阻R3之間還旁接一 個去耦電容Cl,在設(shè)備端13和限流電阻R4之間還旁接一個去耦電容(J2。在本實(shí)用新型較佳實(shí)施例中，上拉電阻R1和R2的阻值均為4.7K歐姆，限 流電阻R3和R4的阻值均為IO歐姆，去耦電容C1和C2的電容值均為150皮 法。在本實(shí)用新型其他實(shí)施例中，為了滿足^C通信的不同通信速率的要求，接 地去耦電容選擇的電容值可以在80皮法到500皮法之間，低電容值的電容適用 于高速通信的情況，高電容值的電容適用于低速的情況；同樣限流電阻選擇的 電阻值可以在IO歐姆到220歐姆之間，低電阻值的電阻用于高速通信的情況， 高電阻值的電阻適用于低速的情況。由于去耦電容C1和C2具有隔直流，通交流的特性，在高速接口器'件設(shè)備 端13的時鐘信號線路和數(shù)據(jù)線路上旁路一個接地去耦電容C1和C2，能夠很好 地濾除高頻信號特征的毛刺，進(jìn)而有效降低了毛刺發(fā)生的可能性。此外，時鐘 信號線路和數(shù)據(jù)線路上分別串聯(lián)的限流電阻R3和R4，進(jìn)一步對線路電流進(jìn)行 限流；防止出現(xiàn)大電流的充放電動作，同時限流電阻R3和R4也達(dá)到了降低電 流，進(jìn)而降低功耗的有益效果。
權(quán)利要求1、一種提高內(nèi)部集成電路通信可靠性的電路，用于低速接口器件和高速接口器件之間的通信，該電路至少包括一個時鐘信號線路和數(shù)據(jù)線路，低速接口器件和高速接口器件均接到時鐘信號線路和數(shù)據(jù)線路，數(shù)據(jù)線路串接一個上拉電阻和一個電源，時鐘信號線路串接一個上拉電阻和一個電源；其特征在于高速接口器件和數(shù)據(jù)線路之間的線路上旁接一個第一去耦電容，高速接口器件和時鐘信號線路之間的線路上旁接了一個第二去耦電容。
2、 如權(quán)利要求1所述的一種提高內(nèi)部集成電路通信可靠性的電路，其特征在于 高速接口器件和數(shù)據(jù)線路之間還串接一個第一限流電阻，高速接口器件和時鐘 信號線路之間串接一個第二限流電阻。
3、 如權(quán)利要求2所述的一種提高內(nèi)部集成電路通信可靠性的電路，其特征在于 第一去耦電容旁接在高速接口器件和第一限流電阻之間的線路上，第二去耦電 容旁接在高速接口器件和第二限流電阻之間的線路上。
專利摘要本實(shí)用新型提供一種提高內(nèi)部集成電路通信可靠性的電路，用于主機(jī)端和設(shè)備端之間的通信，該電路至少包括一個時鐘信號線路和數(shù)據(jù)線路，主機(jī)端和設(shè)備端均同時接到時鐘信號線路和數(shù)據(jù)線路，數(shù)據(jù)線路串接一個上拉電阻和一個電源，時鐘信號線路串接一個上拉電阻和一個電源；其中，在設(shè)備端和數(shù)據(jù)線路之間串接一個第一限流電阻，設(shè)備端和時鐘信號線路之間串接一個第二限流電阻；在設(shè)備端和第一限流電阻之間還旁接一個第一去耦電容，在設(shè)備端和限流電阻之間還旁接一個第二去耦電容。與現(xiàn)有技術(shù)相比，由于去耦電容具有隔直流，通交流的特性，其可以有效濾除高頻信號特征的毛刺；兩個限流電阻對線路電流進(jìn)行限流，不僅降低了電流，進(jìn)而降低了功耗。
文檔編號H04L1/22GK201114096SQ200720073839
公開日2008年9月10日 申請日期2007年8月21日 優(yōu)先權(quán)日2007年8月21日
發(fā)明者劉才勇 申請人:上海廣電(集團(tuán))有限公司中央研究院