專利名稱：Td-scdma及3g終端數(shù)字基帶濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提出一種用于TD-SCDMA、B3G(Beyond 3G)、4G(第四代移動(dòng)通信)終端的數(shù)字基帶濾波器。本發(fā)明提出的數(shù)字基帶濾波器技術(shù)屬移動(dòng)通信技術(shù)領(lǐng)域。

背景技術(shù)：
在CDMA、WCDMA、TD-SCDMA和B3G(Beyond 3G)通信系統(tǒng)中，擴(kuò)頻調(diào)制將速率低、頻譜范圍窄的原始信息用速率較高的偽隨機(jī)碼進(jìn)行擴(kuò)頻編碼，形成具有較寬頻譜的寬帶信號(hào)。
如果直接采用矩形脈沖作為基帶信號(hào)的傳輸碼形，信號(hào)頻譜將擴(kuò)展在整個(gè)頻域上，通過(guò)實(shí)際有限帶寬的信道后，信號(hào)頻譜被截短，在時(shí)域上，每個(gè)符號(hào)的脈沖將延伸到相鄰符號(hào)的碼元的時(shí)間間隔內(nèi)，形成符號(hào)間的干擾(ISI)，從而導(dǎo)致接收機(jī)在檢測(cè)一個(gè)符號(hào)的碼元時(shí)發(fā)生錯(cuò)誤的概率增加。一種常用的減小串?dāng)_的方法是增加信道帶寬，然而對(duì)于無(wú)線通信系統(tǒng)，無(wú)線頻譜資源非常寶貴，都要求系統(tǒng)使用的帶寬盡可能小，所以不可能無(wú)限制增加所占用的信道帶寬。
因此，在CDMA、WCDMA、TD-SCDMA和B3G(Beyond 3G)通信系統(tǒng)中，不直接將經(jīng)擴(kuò)頻的信號(hào)送至射頻調(diào)制，需要采用基帶濾波器實(shí)現(xiàn)基帶波形成形濾波，來(lái)限制發(fā)射波形的頻譜.并且，為了防止符號(hào)間的干擾(ISI)，需采用多倍速采樣，另外，為了使濾波器具有較好的特性，其階數(shù)很高。例如，在按TIA/EIA/IS 95-A標(biāo)準(zhǔn)定義的CDMA無(wú)線通信系統(tǒng)中，若規(guī)定擴(kuò)頻碼的速率為1.2288MCPS，并且采用四倍速采樣，則波形成形濾波器的階數(shù)為48。
基帶波形成形濾波技術(shù)對(duì)無(wú)線通信系統(tǒng)有效利用頻譜、消除碼間干擾、提高系統(tǒng)性能起著重要作用。
基帶波形成形濾波技術(shù)通過(guò)選擇特殊的單脈沖波形作為基帶信號(hào)的傳輸碼形，可用減小ISI，同時(shí)將信號(hào)頻譜限制在有限的帶寬內(nèi)。當(dāng)信號(hào)傳輸碼形滿足奈奎斯特第一準(zhǔn)則(抽樣值無(wú)失真準(zhǔn)則)(《數(shù)字通信(第三版))}(Digital Communications Third Edition，John G.Proakis))時(shí)，就能保證在采樣點(diǎn)上不存在碼間干擾。在移動(dòng)通信系統(tǒng)中最普遍采用的該類型的脈沖成形濾波器是升余弦滾降濾波器。由于數(shù)字處理技術(shù)的迅速發(fā)展，使得基帶濾波這一過(guò)程可以在數(shù)字上實(shí)現(xiàn)。
至今已有很多文獻(xiàn)提出上述數(shù)字基帶濾波器的實(shí)現(xiàn)方法，列舉其中的一些發(fā)明專利如下 (1)《一種CDMA系統(tǒng)的基帶發(fā)送濾波方法》，申請(qǐng)?zhí)枴癈N01132025.7”； (2)《基帶成形濾波裝置及其數(shù)字實(shí)現(xiàn)方法》，申請(qǐng)?zhí)枴癈N99117212.4” (3)《碼分多址擴(kuò)頻無(wú)線通信系統(tǒng)基站的基帶成形濾波器》，申請(qǐng)?zhí)枴癈N98119238.6” (4)《一種相位可調(diào)的基帶濾波優(yōu)化實(shí)現(xiàn)方法及裝置》，申請(qǐng)?zhí)枴癈N01107665.8” (5)《WCDMA高速高效基帶濾波器裝置》，申請(qǐng)?zhí)枴癈N 01136711.3” (6)《一種數(shù)字基帶濾波器》，申請(qǐng)?zhí)枴癈N 01107421.3” (7)《采用流水線方式的基帶成形濾波器的實(shí)現(xiàn)裝置》，申請(qǐng)?zhí)枴癈N 02100426.9” (8)《用于CDMA系統(tǒng)前向鏈路的濾波器裝置及其濾波的方法》，申請(qǐng)?zhí)枴癈N03132111.9”。
在上述文獻(xiàn)中，基帶濾波器均采用高階FIR(有限沖擊)濾波器實(shí)現(xiàn)。在上述文獻(xiàn)中，一般地，為降低硬件實(shí)現(xiàn)的復(fù)雜性，采用對(duì)濾波器抽頭系數(shù)及未濾波的數(shù)據(jù)先分組，然后分時(shí)對(duì)各階數(shù)據(jù)用相應(yīng)加權(quán)系數(shù)進(jìn)行加權(quán)計(jì)算再累加的方法，并且用查表的方式獲得濾波器抽頭系數(shù)。這樣就不僅可以用較少數(shù)目的乘法器和加法器組合構(gòu)成低階(如3階)的FIR濾波器，再進(jìn)一步構(gòu)成高階的(如48階)FIR濾波器，而且又可以降低對(duì)存儲(chǔ)器存儲(chǔ)空間大小的要求，這樣做還可以同時(shí)降低基帶濾波器的耗電性。
在上述文獻(xiàn)中，還闡述了在基帶濾波器實(shí)現(xiàn)過(guò)程中采用流水線技術(shù)。流水線設(shè)計(jì)的概念是把在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行的邏輯操作分成幾步較小的操作，并在多個(gè)較高速的時(shí)鐘內(nèi)完成。采用流水線技術(shù)提高了系統(tǒng)的數(shù)據(jù)流量，即單位時(shí)間內(nèi)所處理的數(shù)據(jù)量。其特征在于對(duì)整個(gè)濾波器的處理流程的流水線劃分，將濾波器處理過(guò)程采用流水線技術(shù)劃分成輸入數(shù)據(jù)的移位寄存，輸入數(shù)據(jù)的預(yù)處理，系數(shù)的循環(huán)移位，乘法計(jì)算(或查表處理)，累加計(jì)算，后級(jí)處理幾個(gè)過(guò)程，所有處理單元均使用流水線的主時(shí)鐘，若某一環(huán)節(jié)處理對(duì)象是低速數(shù)據(jù)，則用低頻率的信號(hào)作為時(shí)鐘的使能信號(hào)。
然而，要真正實(shí)現(xiàn)可以商用的數(shù)字基帶濾波器，必須解決基帶濾波的流水線過(guò)程中各處理環(huán)節(jié)的時(shí)序同步問(wèn)題，包括未濾波數(shù)據(jù)的分組、查表獲得相應(yīng)濾波器抽頭系數(shù)、各階數(shù)據(jù)的加權(quán)計(jì)算、加權(quán)后數(shù)據(jù)的累加等。本發(fā)明給出一種TD-SCDMA、B3G(Beyond 3G)、4G(第四代移動(dòng)通信)終端的數(shù)字基帶濾波器，該數(shù)字基帶濾波器的基帶濾波過(guò)程采用流水線技術(shù)實(shí)現(xiàn)，該流水線過(guò)程可劃分成輸入的I/Q數(shù)據(jù)的移位寄存、輸入的I/Q數(shù)據(jù)的分組選擇、查表獲得相應(yīng)濾波器抽頭系數(shù)、各階輸入的I/Q數(shù)據(jù)的加權(quán)計(jì)算、加權(quán)后I/Q數(shù)據(jù)的累加等若干處理環(huán)節(jié)。本發(fā)明提出的這種數(shù)字基帶濾波器給出了基帶濾波的流水線處理過(guò)程各處理環(huán)節(jié)的時(shí)序同步實(shí)現(xiàn)方法。


發(fā)明內(nèi)容
圖1所示是本發(fā)明提出的實(shí)現(xiàn)TD-SCDMA、B3G(Beyond 3G)、4G(第四代移動(dòng)通信)終端的數(shù)字基帶濾波器的構(gòu)成框圖，該數(shù)字基帶濾波器由以下功能組件構(gòu)成 (1)加權(quán)控制比特移位寄存器 “加權(quán)控制比特移位寄存器”即是圖1中標(biāo)注為“12-bit Shift Register”(12比特移位寄存器)的寄存器。加權(quán)控制比特移位寄存器的輸入端接收來(lái)自基帶濾波器外部的加權(quán)控制比特信號(hào)pcg_on和碼片定時(shí)使能信號(hào)chip_en。pcg_on信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特移位寄存器，每個(gè)pcg_on信號(hào)將一位加權(quán)控制比特發(fā)送到加權(quán)控制比特移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特移位寄存器。
加權(quán)控制比特移位寄存器的輸入端對(duì)外除了接收加權(quán)控制比特信號(hào)pcg_on和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b。
加權(quán)控制比特移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的數(shù)據(jù)比特進(jìn)行移位，并接收pcg_on信號(hào)，將新接收到的pcg_on信號(hào)的加權(quán)控制比特按寄存次序寄存在其存儲(chǔ)空間中。
加權(quán)控制比特移位寄存器的輸出端包含12位并行數(shù)據(jù)線，分別對(duì)應(yīng)于其自身保存的12個(gè)加權(quán)控制比特，這12根并行數(shù)據(jù)線分成4組，分別與加權(quán)控制比特分組輸出選擇器的4個(gè)輸入端相連。加權(quán)控制比特移位寄存器的12比特?cái)?shù)據(jù)通過(guò)這12根并行數(shù)據(jù)線直接輸出到加權(quán)控制比特分組輸出選擇器。
(2)I數(shù)據(jù)移位寄存器 “I數(shù)據(jù)移位寄存器”即是圖1中標(biāo)注為“12 stage I Shift Register”(12階I移位寄存器)的寄存器。I數(shù)據(jù)移位寄存器的輸入端接收來(lái)自基帶濾波器外部的I矢量數(shù)據(jù)信號(hào)i_data和碼片定時(shí)使能信號(hào)chip_en。i_data信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)移位寄存器，每個(gè)i_data信號(hào)將一個(gè)13比特的I矢量數(shù)據(jù)發(fā)送到I數(shù)據(jù)移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)移位寄存器。
數(shù)據(jù)移位寄存器的輸入端對(duì)外除了接收I矢量數(shù)據(jù)信號(hào)i_data和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b。
I數(shù)據(jù)移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的I矢量數(shù)據(jù)進(jìn)行移位，并接收i_data信號(hào)，將新接收到的i_data信號(hào)的I矢量數(shù)據(jù)按接收到的I矢量數(shù)據(jù)的階次序寄存在其存儲(chǔ)空間中，每一階寄存的I矢量數(shù)據(jù)包含13比特。
I數(shù)據(jù)移位寄存器的輸出端由4組并行的數(shù)據(jù)線構(gòu)成，而其中每組又包含3排并行數(shù)據(jù)線，其中每排則包含13根并行數(shù)據(jù)線，其中每根數(shù)據(jù)線分別對(duì)應(yīng)于每一階寄存I矢量數(shù)據(jù)的每一比特位。也就是說(shuō)，12階的I數(shù)據(jù)移位寄存器中寄存的12階I矢量數(shù)據(jù)被劃分成4組輸出，每組包含3個(gè)I矢量數(shù)據(jù)。I數(shù)據(jù)移位寄存器的輸出端的4組并行輸出數(shù)據(jù)線分別與I數(shù)據(jù)分組輸出選擇器的4個(gè)數(shù)據(jù)輸入端相連，I數(shù)據(jù)分組輸出選擇器的每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。I數(shù)據(jù)移位寄存器的每一組的3階I矢量數(shù)據(jù)通過(guò)相應(yīng)的39根并行數(shù)據(jù)線直接輸出到I數(shù)據(jù)分組輸出選擇器。
(3)Q數(shù)據(jù)移位寄存器 “Q數(shù)據(jù)移位寄存器”即是圖1中標(biāo)注為“12 stage Q Shift Register”(12階Q移位寄存器)的寄存器。Q數(shù)據(jù)移位寄存器的輸入端接收來(lái)自基帶濾波器外部的Q矢量數(shù)據(jù)信號(hào)q_data和碼片定時(shí)使能信號(hào)chip_en。q_data信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)移位寄存器，每個(gè)q_data信號(hào)將一個(gè)13比特的Q矢量數(shù)據(jù)發(fā)送到Q數(shù)據(jù)移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)移位寄存器。
Q數(shù)據(jù)移位寄存器的輸入端對(duì)外除了接收Q矢量數(shù)據(jù)信號(hào)q_data和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b。Q數(shù)據(jù)移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的Q矢量數(shù)據(jù)進(jìn)行移位，并接收q_data信號(hào)，將新接收到的q_data信號(hào)的Q矢量數(shù)據(jù)按接收到的Q矢量數(shù)據(jù)的階次序寄存在其存儲(chǔ)空間中，每一階寄存的Q矢量數(shù)據(jù)包含13比特。
Q數(shù)據(jù)移位寄存器的輸出端由4組并行的數(shù)據(jù)線構(gòu)成，而其中每組又包含3排并行數(shù)據(jù)線，其中每排則包含13根并行數(shù)據(jù)線，其中每根數(shù)據(jù)線分別對(duì)應(yīng)于每一階寄存Q矢量數(shù)據(jù)的每一比特位。也就是說(shuō)，12階的Q數(shù)據(jù)移位寄存器中寄存的12階Q矢量數(shù)據(jù)被劃分成4組輸出，每組包含3個(gè)Q矢量數(shù)據(jù)。Q數(shù)據(jù)移位寄存器的輸出端的4組并行輸出數(shù)據(jù)線分別與Q數(shù)據(jù)分組輸出選擇器的4個(gè)數(shù)據(jù)輸入端相連，Q數(shù)據(jù)分組輸出選擇器的每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。Q數(shù)據(jù)移位寄存器的每一組的3階Q矢量數(shù)據(jù)通過(guò)相應(yīng)的39根并行數(shù)據(jù)線直接輸出到Q數(shù)據(jù)分組輸出選擇器。
(4)I數(shù)據(jù)分組輸出選擇器 I數(shù)據(jù)分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。I數(shù)據(jù)分組輸出選擇器的數(shù)據(jù)輸入端與I數(shù)據(jù)移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到I數(shù)據(jù)移位寄存器的一組輸出，后者包含3個(gè)I矢量數(shù)據(jù)。
除了接收來(lái)自I數(shù)據(jù)移位寄存器的4組輸出之外，I數(shù)據(jù)分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)。數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)。也就是說(shuō)，I數(shù)據(jù)分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線。
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)分組輸出選擇器。I數(shù)據(jù)分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自I數(shù)據(jù)移位寄存器的4組輸出中選擇出其中的一組，輸出到I數(shù)據(jù)顛倒輸出選擇器，I數(shù)據(jù)分組輸出選擇器的輸出端包含39根并行數(shù)據(jù)線。
(5)Q數(shù)據(jù)分組輸出選擇器 Q數(shù)據(jù)分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。Q數(shù)據(jù)分組輸出選擇器的數(shù)據(jù)輸入端與Q數(shù)據(jù)移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到Q數(shù)據(jù)移位寄存器的一組輸出，后者包含3個(gè)Q矢量數(shù)據(jù)。
除了接收來(lái)自Q數(shù)據(jù)移位寄存器的4組輸出之外，Q數(shù)據(jù)分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)。數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)。也就是說(shuō)，Q數(shù)據(jù)分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線。
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)分組輸出選擇器。Q數(shù)據(jù)分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自Q數(shù)據(jù)移位寄存器的4組輸出中選擇出其中的一組，輸出到Q數(shù)據(jù)顛倒輸出選擇器，Q數(shù)據(jù)分組輸出選擇器的輸出端包含39根并行數(shù)據(jù)線。
(6)加權(quán)控制比特分組輸出選擇器 加權(quán)控制比特分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含3根并行數(shù)據(jù)線。加權(quán)控制比特分組輸出選擇器的數(shù)據(jù)輸入端與加權(quán)控制比特移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到加權(quán)控制比特移位寄存器的一組輸出，后者包含3個(gè)加權(quán)控制比特。
除了接收來(lái)自加權(quán)控制比特移位寄存器的4組輸出之外，加權(quán)控制比特分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)。數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)。也就是說(shuō)，加權(quán)控制比特分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線。
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特分組輸出選擇器。加權(quán)控制比特分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自加權(quán)控制比特移位寄存器的4組輸出中選擇出其中的一組，輸出到加權(quán)控制比特輸出顛倒選擇器，加權(quán)控制比特分組輸出選擇器的輸出端包含3根并行數(shù)據(jù)線。
(7)存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA 存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA用于存儲(chǔ)濾波器抽頭系數(shù)。該可編程邏輯陣列PLA有1個(gè)地址輸入端和一個(gè)系數(shù)輸出端。地址輸入端包含3根并行數(shù)據(jù)線?？删幊踢壿嬯嚵蠵LA的地址輸入端與可編程邏輯陣列PLA地址輸入選擇器的輸出端相連，后者包含3根并行數(shù)據(jù)線。
存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA除了擁有1個(gè)接收來(lái)自可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)的輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
來(lái)自可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)按16倍碼片時(shí)鐘速率發(fā)送到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA。存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA根據(jù)收到的可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)，從自身存儲(chǔ)的濾波器抽頭系數(shù)選擇出其中合適的一組，分別輸出到I數(shù)據(jù)分組高比特位乘法器、I數(shù)據(jù)分組中比特位乘法器、I數(shù)據(jù)分組低比特位乘法器、Q數(shù)據(jù)分組高比特位乘法器、Q數(shù)據(jù)分組中比特位乘法器、Q數(shù)據(jù)分組低比特位乘法器。每一組濾波器抽頭系數(shù)包含3個(gè)11比特的數(shù)據(jù)，其中每一個(gè)11比特的數(shù)據(jù)分別輸出其所對(duì)應(yīng)的上述6個(gè)乘法器中的1個(gè)。
(8)可編程邏輯陣列PLA地址輸入選擇器 可編程邏輯陣列PLA地址輸入選擇器用于選擇可編程邏輯陣列PLA地址。該可編程邏輯陣列PLA地址輸入選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含3根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端的輸入信號(hào)相互之間是“非”的關(guān)系，即其中一個(gè)輸入端的輸入信號(hào)是另外一個(gè)輸入端的輸入信號(hào)經(jīng)過(guò)“非”門后的結(jié)果。上述不包含“非”門的輸入信號(hào)，是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特。而該可編程邏輯陣列PLA地址輸入選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到可編程邏輯陣列PLA地址輸入選擇器。可編程邏輯陣列PLA地址輸入選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特或者分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特經(jīng)過(guò)非門的結(jié)果中選擇出合適的一組，輸出到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA，作為可編程邏輯陣列PLA的地址信號(hào)。其中每一組地址信號(hào)包含3個(gè)比特，分別用3根并行的信號(hào)線發(fā)送到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA的地址輸入端。
(9)I數(shù)據(jù)顛倒輸出選擇器 I數(shù)據(jù)顛倒輸出選擇器用于選擇輸出比特位顛倒的I數(shù)據(jù)。該I數(shù)據(jù)顛倒輸出選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含39根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與I數(shù)據(jù)分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與I數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與I數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序正好顛倒。而該I數(shù)據(jù)顛倒輸出選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)顛倒輸出選擇器。I數(shù)據(jù)顛倒輸出選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照I矢量數(shù)據(jù)的排列次序分成3排，分別并行輸出到I數(shù)據(jù)分組高比特位乘法器、I數(shù)據(jù)分組中比特位乘法器、I數(shù)據(jù)分組低比特位乘法器，其中每一排輸出的數(shù)據(jù)線數(shù)目是13根。
(10)Q數(shù)據(jù)顛倒輸出選擇器 Q數(shù)據(jù)顛倒輸出選擇器用于選擇輸出比特位顛倒的Q數(shù)據(jù)。該Q數(shù)據(jù)顛倒輸出選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含39根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與Q數(shù)據(jù)分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與Q數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與Q數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序正好顛倒。而該Q數(shù)據(jù)顛倒輸出選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)顛倒輸出選擇器。Q數(shù)據(jù)顛倒輸出選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照Q矢量數(shù)據(jù)的排列次序分成3排，分別并行輸出到Q數(shù)據(jù)分組高比特位乘法器、Q數(shù)據(jù)分組中比特位乘法器、Q數(shù)據(jù)分組低比特位乘法器，其中每一排輸出的數(shù)據(jù)線數(shù)目是13根。
(11)加權(quán)控制比特輸出顛倒選擇器 加權(quán)控制比特輸出顛倒選擇器用于選擇輸出比特位顛倒的加權(quán)控制比特。該加權(quán)控制比特輸出顛倒選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含3根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與加權(quán)控制比特分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序與加權(quán)控制比特分組輸出選擇器輸出的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序與加權(quán)控制比特分組輸出選擇器輸出的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序正好顛倒。而該加權(quán)控制比特輸出顛倒選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特輸出顛倒選擇器。加權(quán)控制比特輸出顛倒選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照加權(quán)控制比特的排列次序分成3個(gè)比特，分別并行輸出到I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門、Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門。
(12)I數(shù)據(jù)分組高比特位乘法器 I數(shù)據(jù)分組高比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的最高階I數(shù)據(jù)進(jìn)行加權(quán)。該I數(shù)據(jù)分組高比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的最高階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最高11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組高比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組高比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組高比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)分組高比特位乘法器以16倍碼片速率完成輸入的最高階I數(shù)據(jù)與最高11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組高比特加權(quán)輸出與門。
(13)I數(shù)據(jù)分組中比特位乘法器 I數(shù)據(jù)分組中比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的中間一階I數(shù)據(jù)進(jìn)行加權(quán)。該I數(shù)據(jù)分組中比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的中階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的中間11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組中比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組中比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組中比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)分組中比特位乘法器以16倍碼片速率完成輸入的中階I數(shù)據(jù)與中間11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組中比特加權(quán)輸出與門。
(14)I數(shù)據(jù)分組低比特位乘法器 I數(shù)據(jù)分組低比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的最低一階I數(shù)據(jù)進(jìn)行加權(quán)。該I數(shù)據(jù)分組低比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的最低一階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最低11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組低比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組低比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)分組低比特位乘法器以16倍碼片速率完成輸入的最低一階I數(shù)據(jù)與最低11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組低比特加權(quán)輸出與門。
(15)Q數(shù)據(jù)分組高比特位乘法器 Q數(shù)據(jù)分組高比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的最高階Q數(shù)據(jù)進(jìn)行加權(quán)。該Q數(shù)據(jù)分組高比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的最高階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最高11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。Q數(shù)據(jù)分組高比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組高比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組高比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)分組高比特位乘法器以16倍碼片速率完成輸入的最高階Q數(shù)據(jù)與最高11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組高比特加權(quán)輸出與門。
(16)Q數(shù)據(jù)分組中比特位乘法器 Q數(shù)據(jù)分組中比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的中間一階Q數(shù)據(jù)進(jìn)行加權(quán)。該Q數(shù)據(jù)分組中比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的中階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的中間11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。Q數(shù)據(jù)分組中比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組中比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組中比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)分組中比特位乘法器以16倍碼片速率完成輸入的中階Q數(shù)據(jù)與中間11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組中比特加權(quán)輸出與門。
(17)Q數(shù)據(jù)分組低比特位乘法器 Q數(shù)據(jù)分組低比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的最低一階Q數(shù)據(jù)進(jìn)行加權(quán)。該Q數(shù)據(jù)分組低比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的最低一階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最低11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。Q數(shù)據(jù)分組低比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組低比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)分組低比特位乘法器以16倍碼片速率完成輸入的最低一階Q數(shù)據(jù)與最低11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組低比特加權(quán)輸出與門。
(18)I數(shù)據(jù)分組高比特加權(quán)輸出與門 I數(shù)據(jù)分組高比特加權(quán)輸出與門用于控制加權(quán)后的最高階I數(shù)據(jù)的輸出。該I數(shù)據(jù)分組高比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組高比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最高輸出比特輸出端相連接，包含1根數(shù)據(jù)線。I數(shù)據(jù)分組高比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組高比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組高比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組高比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(19)I數(shù)據(jù)分組中比特加權(quán)輸出與門 I數(shù)據(jù)分組中比特加權(quán)輸出與門用于控制加權(quán)后的中間階I數(shù)據(jù)的輸出。該I數(shù)據(jù)分組中比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組中比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的中間輸出比特輸出端相連接，包含1根數(shù)據(jù)線。I數(shù)據(jù)分組中比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組中比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組中比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組中比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(20)I數(shù)據(jù)分組低比特加權(quán)輸出與門 I數(shù)據(jù)分組低比特加權(quán)輸出與門用于控制加權(quán)后的最低階I數(shù)據(jù)的輸出。該I數(shù)據(jù)分組低比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組低比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最低輸出比特輸出端相連接，包含1根數(shù)據(jù)線。I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組低比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組低比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組低比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(21)Q數(shù)據(jù)分組高比特加權(quán)輸出與門 Q數(shù)據(jù)分組高比特加權(quán)輸出與門用于控制加權(quán)后的最高階Q數(shù)據(jù)的輸出。該Q數(shù)據(jù)分組高比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組高比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最高輸出比特輸出端相連接，包含1根數(shù)據(jù)線。Q數(shù)據(jù)分組高比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組高比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組高比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組高比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(22)Q數(shù)據(jù)分組中比特加權(quán)輸出與門 Q數(shù)據(jù)分組中比特加權(quán)輸出與門用于控制加權(quán)后的中間階Q數(shù)據(jù)的輸出。該Q數(shù)據(jù)分組中比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組中比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的中間輸出比特輸出端相連接，包含1根數(shù)據(jù)線。Q數(shù)據(jù)分組中比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組中比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組中比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組中比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(23)Q數(shù)據(jù)分組低比特加權(quán)輸出與門 Q數(shù)據(jù)分組低比特加權(quán)輸出與門用于控制加權(quán)后的最低階Q數(shù)據(jù)的輸出。該Q數(shù)據(jù)分組低比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組低比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最低輸出比特輸出端相連接，包含1根數(shù)據(jù)線。Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組低比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組低比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組低比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(24)I數(shù)據(jù)加權(quán)輸出累加器 I數(shù)據(jù)加權(quán)輸出累加器用于完成對(duì)來(lái)自I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門的加權(quán)后的I數(shù)據(jù)進(jìn)行累加。該I數(shù)據(jù)加權(quán)輸出累加器有4個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這4個(gè)數(shù)據(jù)輸入端中的3個(gè)分別與I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端相連接，每一個(gè)輸入端包括24根并行的數(shù)據(jù)線。這4個(gè)數(shù)據(jù)輸入端中的另一個(gè)與I數(shù)據(jù)濾波輸出前置累加輸出與門的輸出端相連接，包含24根并行數(shù)據(jù)線。I數(shù)據(jù)加權(quán)輸出累加器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)濾波輸出前置寄存器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)加權(quán)輸出累加器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)加權(quán)輸出累加器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，依次在每一個(gè)工作時(shí)鐘完成對(duì)4個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端的I矢量數(shù)據(jù)與I數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)的累加。累加的結(jié)果作為I數(shù)據(jù)濾波輸出前置寄存器的輸入，以16倍碼片速率發(fā)送到后者的輸入端，輸出后I數(shù)據(jù)加權(quán)輸出累加器的值被清零，等待下一個(gè)時(shí)鐘完成對(duì)下一個(gè)數(shù)據(jù)輸入端的I矢量數(shù)據(jù)與I數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)進(jìn)行累加。
(25)Q數(shù)據(jù)加權(quán)輸出累加器 Q數(shù)據(jù)加權(quán)輸出累加器用于完成對(duì)來(lái)自Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門的加權(quán)后的Q數(shù)據(jù)進(jìn)行累加。該Q數(shù)據(jù)加權(quán)輸出累加器有4個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這4個(gè)數(shù)據(jù)輸入端中的3個(gè)分別與Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端相連接，每一個(gè)輸入端包括24根并行的數(shù)據(jù)線。這4個(gè)數(shù)據(jù)輸入端中的另一個(gè)與Q數(shù)據(jù)濾波輸出前置累加輸出與門的輸出端相連接，包含24根并行數(shù)據(jù)線。Q數(shù)據(jù)加權(quán)輸出累加器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)濾波輸出前置寄存器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)加權(quán)輸出累加器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)加權(quán)輸出累加器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，依次在每一個(gè)工作時(shí)鐘完成對(duì)4個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端的Q矢量數(shù)據(jù)與Q數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)的累加。累加的結(jié)果作為Q數(shù)據(jù)濾波輸出前置寄存器的輸入，以16倍碼片速率發(fā)送到后者的輸入端，輸出后Q數(shù)據(jù)加權(quán)輸出累加器的值被清零，等待下一個(gè)時(shí)鐘完成對(duì)下一個(gè)數(shù)據(jù)輸入端的Q矢量數(shù)據(jù)與Q數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)進(jìn)行累加。
(26)I數(shù)據(jù)濾波輸出前置寄存器 I數(shù)據(jù)濾波輸出前置寄存器用于完成對(duì)來(lái)自I數(shù)據(jù)加權(quán)輸出累加器的I數(shù)據(jù)的前置寄存。I數(shù)據(jù)濾波輸出前置寄存器有1個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。該數(shù)據(jù)輸入端與I數(shù)據(jù)加權(quán)輸出累加器的輸出端相連接，包括24根并行的數(shù)據(jù)線。I數(shù)據(jù)濾波輸出前置寄存器的輸出端包含24根并行數(shù)據(jù)線，一方面作為I數(shù)據(jù)濾波輸出前置累加輸出與門的輸入，與后者的輸入端相連接，另一方面，該24根并行數(shù)據(jù)線中代表最高8比特的8根數(shù)據(jù)線作為I數(shù)據(jù)濾波輸出后置寄存器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)濾波輸出前置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)濾波輸出前置寄存器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I數(shù)據(jù)濾波輸出前置累加輸出與門和I數(shù)據(jù)濾波輸出后置寄存器的輸入端，然后接收來(lái)自I數(shù)據(jù)加權(quán)輸出累加器的I數(shù)據(jù)，并進(jìn)行前置寄存。
(27)I數(shù)據(jù)濾波輸出前置累加輸出與門 I數(shù)據(jù)濾波輸出前置累加輸出與門用于將I數(shù)據(jù)濾波輸出前置寄存器寄存的I數(shù)據(jù)反饋到I數(shù)據(jù)加權(quán)輸出累加器。I數(shù)據(jù)濾波輸出前置累加輸出與門有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的一個(gè)與I數(shù)據(jù)濾波輸出前置寄存器的輸出端相連接，包括24根并行的數(shù)據(jù)線。2個(gè)輸入端中的另一個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en的反相信號(hào)，使得在4倍碼片速率定時(shí)使能信號(hào)chipX4_en為高電平時(shí)，I數(shù)據(jù)濾波輸出前置累加輸出與門沒(méi)有輸出。I數(shù)據(jù)濾波輸出前置累加輸出與門包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)濾波輸出前置寄存器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
(28)Q數(shù)據(jù)濾波輸出前置寄存器 Q數(shù)據(jù)濾波輸出前置寄存器用于完成對(duì)來(lái)自Q數(shù)據(jù)加權(quán)輸出累加器的Q數(shù)據(jù)的前置寄存。Q數(shù)據(jù)濾波輸出前置寄存器有1個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。該數(shù)據(jù)輸入端與Q數(shù)據(jù)加權(quán)輸出累加器的輸出端相連接，包括24根并行的數(shù)據(jù)線。Q數(shù)據(jù)濾波輸出前置寄存器的輸出端包含24根并行數(shù)據(jù)線，一方面作為Q數(shù)據(jù)濾波輸出前置累加輸出與門的輸入，與后者的輸入端相連接，另一方面，該24根并行數(shù)據(jù)線中代表最高8比特的8根數(shù)據(jù)線作為Q數(shù)據(jù)濾波輸出后置寄存器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)濾波輸出前置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)濾波輸出前置寄存器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到Q數(shù)據(jù)濾波輸出前置累加輸出與門和Q數(shù)據(jù)濾波輸出后置寄存器的輸入端，然后接收來(lái)自Q數(shù)據(jù)加權(quán)輸出累加器的Q數(shù)據(jù)，并進(jìn)行前置寄存。
(29)Q數(shù)據(jù)濾波輸出前置累加輸出與門 Q數(shù)據(jù)濾波輸出前置累加輸出與門用于將Q數(shù)據(jù)濾波輸出前置寄存器寄存的Q數(shù)據(jù)反饋到Q數(shù)據(jù)加權(quán)輸出累加器。Q數(shù)據(jù)濾波輸出前置累加輸出與門有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的一個(gè)與Q數(shù)據(jù)濾波輸出前置寄存器的輸出端相連接，包括24根并行的數(shù)據(jù)線。2個(gè)輸入端中的另一個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en的反相信號(hào)，使得在4倍碼片速率定時(shí)使能信號(hào)chipX4_en為高電平時(shí)，Q數(shù)據(jù)濾波輸出前置累加輸出與門沒(méi)有輸出。Q數(shù)據(jù)濾波輸出前置累加輸出與門包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)濾波輸出前置寄存器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
(30)I數(shù)據(jù)濾波輸出后置寄存器 I數(shù)據(jù)濾波輸出后置寄存器用于完成對(duì)來(lái)自I數(shù)據(jù)濾波輸出前置寄存器的I數(shù)據(jù)的后置寄存。I數(shù)據(jù)濾波輸出后置寄存器有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的1個(gè)與I數(shù)據(jù)濾波輸出前置寄存器的輸出端代表最高8比特的8根數(shù)據(jù)線相連接，包含8根并行數(shù)據(jù)線。2個(gè)輸入端中的另1個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en，作為I數(shù)據(jù)濾波輸出后置寄存器的使能信號(hào)。I數(shù)據(jù)濾波輸出后置寄存器的輸出端包含8根并行數(shù)據(jù)線，作為I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)濾波輸出后置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)濾波輸出后置寄存器在工作時(shí)鐘信號(hào)和4倍碼片速率定時(shí)使能信號(hào)chipX4_en的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入端，然后接收來(lái)自I數(shù)據(jù)濾波輸出前置寄存器的I數(shù)據(jù)，并進(jìn)行后置寄存。
(31)Q數(shù)據(jù)濾波輸出后置寄存器 Q數(shù)據(jù)濾波輸出后置寄存器用于完成對(duì)來(lái)自Q數(shù)據(jù)濾波輸出前置寄存器的Q數(shù)據(jù)的后置寄存。Q數(shù)據(jù)濾波輸出后置寄存器有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的1個(gè)與Q數(shù)據(jù)濾波輸出前置寄存器的輸出端代表最高8比特的8根數(shù)據(jù)線相連接，包含8根并行數(shù)據(jù)線。2個(gè)輸入端中的另1個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en，作為Q數(shù)據(jù)濾波輸出后置寄存器的使能信號(hào)。Q數(shù)據(jù)濾波輸出后置寄存器的輸出端包含8根并行數(shù)據(jù)線，作為I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)濾波輸出后置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)濾波輸出后置寄存器在工作時(shí)鐘信號(hào)和4倍碼片速率定時(shí)使能信號(hào)chipX4_en的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入端，然后接收來(lái)自Q數(shù)據(jù)濾波輸出前置寄存器的Q數(shù)據(jù)，并進(jìn)行后置寄存。
(32)I/Q數(shù)據(jù)濾波輸出復(fù)用器 I/Q數(shù)據(jù)濾波輸出復(fù)用器用于完成對(duì)來(lái)自I/Q數(shù)據(jù)濾波輸出后置寄存器的I/Q數(shù)據(jù)的復(fù)用和分時(shí)切換輸出。I/Q數(shù)據(jù)濾波輸出復(fù)用器有3個(gè)輸入端和1個(gè)輸出端。3個(gè)輸入端中的2個(gè)分別與I數(shù)據(jù)濾波輸出后置寄存器和Q數(shù)據(jù)濾波輸出后置寄存器的輸出端相連接，這2個(gè)輸入端的每一個(gè)包含8根并行數(shù)據(jù)線。3個(gè)輸入端中的另1個(gè)是選擇控制信號(hào)輸入端，接收來(lái)自外部的復(fù)用器輸出選擇控制信號(hào)mux_select。復(fù)用器輸出選擇控制信號(hào)mux_select以4倍碼片速率發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器。I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸出端包含8根并行數(shù)據(jù)線。
I/Q數(shù)據(jù)濾波輸出復(fù)用器在復(fù)用器輸出選擇控制信號(hào)mux_select的驅(qū)動(dòng)下，對(duì)來(lái)自I/Q數(shù)據(jù)濾波輸出后置寄存器的I/Q數(shù)據(jù)進(jìn)行復(fù)用和分時(shí)切換輸出。數(shù)字基帶濾波器BBF最終輸出的是按8倍擴(kuò)展調(diào)制碼片速率復(fù)用的8比特txiqdata[7:0]數(shù)據(jù)。



圖1是數(shù)字基帶濾波器的組成框圖。
表1-1是基帶濾波器的輸入輸出信號(hào)的描述。

具體實(shí)施例方式 實(shí)施例1圖1所示是本發(fā)明提出的實(shí)現(xiàn)TD-SCDMA、B3G(Beyond 3G)、4G(第四代移動(dòng)通信)終端的數(shù)字基帶濾波器的構(gòu)成框圖，該數(shù)字基帶濾波器由以下功能組件構(gòu)成 (1)加權(quán)控制比特移位寄存器 “加權(quán)控制比特移位寄存器”即是圖1中標(biāo)注為“12-bit Shift Register”(12比特移位寄存器)的寄存器。加權(quán)控制比特移位寄存器的輸入端接收來(lái)自基帶濾波器外部的加權(quán)控制比特信號(hào)pcg_on和碼片定時(shí)使能信號(hào)chip_en。pcg_on信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特移位寄存器，每個(gè)pcg_on信號(hào)將一位加權(quán)控制比特發(fā)送到加權(quán)控制比特移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特移位寄存器。
加權(quán)控制比特移位寄存器的輸入端對(duì)外除了接收加權(quán)控制比特信號(hào)pcg_on和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b。
加權(quán)控制比特移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的數(shù)據(jù)比特進(jìn)行移位，并接收pcg_on信號(hào)，將新接收到的pcg_on信號(hào)的加權(quán)控制比特按寄存次序寄存在其存儲(chǔ)空間中。
加權(quán)控制比特移位寄存器的輸出端包含12位并行數(shù)據(jù)線，分別對(duì)應(yīng)于其自身保存的12個(gè)加權(quán)控制比特，這12根并行數(shù)據(jù)線分成4組，分別與加權(quán)控制比特分組輸出選擇器的4個(gè)輸入端相連。加權(quán)控制比特移位寄存器的12比特?cái)?shù)據(jù)通過(guò)這12根并行數(shù)據(jù)線直接輸出到加權(quán)控制比特分組輸出選擇器。
(2)I數(shù)據(jù)移位寄存器 “I數(shù)據(jù)移位寄存器”即是圖1中標(biāo)注為“12 stage I Shift Register”(12階I移位寄存器)的寄存器。I數(shù)據(jù)移位寄存器的輸入端接收來(lái)自基帶濾波器外部的I矢量數(shù)據(jù)信號(hào)i_data和碼片定時(shí)使能信號(hào)chip_en。i_data信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)移位寄存器，每個(gè)i_data信號(hào)將一個(gè)13比特的I矢量數(shù)據(jù)發(fā)送到I數(shù)據(jù)移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)移位寄存器。
I數(shù)據(jù)移位寄存器的輸入端對(duì)外除了接收I矢量數(shù)據(jù)信號(hào)i_data和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b。I數(shù)據(jù)移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的I矢量數(shù)據(jù)進(jìn)行移位，并接收i_data信號(hào)，將新接收到的i_data信號(hào)的I矢量數(shù)據(jù)按接收到的I矢量數(shù)據(jù)的階次序寄存在其存儲(chǔ)空間中，每一階寄存的I矢量數(shù)據(jù)包含13比特。
I數(shù)據(jù)移位寄存器的輸出端由4組并行的數(shù)據(jù)線構(gòu)成，而其中每組又包含3排并行數(shù)據(jù)線，其中每排則包含13根并行數(shù)據(jù)線，其中每根數(shù)據(jù)線分別對(duì)應(yīng)于每一階寄存I矢量數(shù)據(jù)的每一比特位。也就是說(shuō)，12階的I數(shù)據(jù)移位寄存器中寄存的12階I矢量數(shù)據(jù)被劃分成4組輸出，每組包含3個(gè)I矢量數(shù)據(jù)。I數(shù)據(jù)移位寄存器的輸出端的4組并行輸出數(shù)據(jù)線分別與I數(shù)據(jù)分組輸出選擇器的4個(gè)數(shù)據(jù)輸入端相連，I數(shù)據(jù)分組輸出選擇器的每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。I數(shù)據(jù)移位寄存器的每一組的3階I矢量數(shù)據(jù)通過(guò)相應(yīng)的39根并行數(shù)據(jù)線直接輸出到I數(shù)據(jù)分組輸出選擇器。
(3)Q數(shù)據(jù)移位寄存器 “Q數(shù)據(jù)移位寄存器”即是圖1中標(biāo)注為“12 stage Q Shift Register”(12階Q移位寄存器)的寄存器。Q數(shù)據(jù)移位寄存器的輸入端接收來(lái)自基帶濾波器外部的Q矢量數(shù)據(jù)信號(hào)q_data和碼片定時(shí)使能信號(hào)chip_en。q_data信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)移位寄存器，每個(gè)q_data信號(hào)將一個(gè)13比特的Q矢量數(shù)據(jù)發(fā)送到Q數(shù)據(jù)移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)移位寄存器。
Q數(shù)據(jù)移位寄存器的輸入端對(duì)外除了接收Q矢量數(shù)據(jù)信號(hào)q_data和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b。Q數(shù)據(jù)移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的Q矢量數(shù)據(jù)進(jìn)行移位，并接收q_data信號(hào)，將新接收到的q_data信號(hào)的Q矢量數(shù)據(jù)按接收到的Q矢量數(shù)據(jù)的階次序寄存在其存儲(chǔ)空間中，每一階寄存的Q矢量數(shù)據(jù)包含13比特。
Q數(shù)據(jù)移位寄存器的輸出端由4組并行的數(shù)據(jù)線構(gòu)成，而其中每組又包含3排并行數(shù)據(jù)線，其中每排則包含13根并行數(shù)據(jù)線，其中每根數(shù)據(jù)線分別對(duì)應(yīng)于每一階寄存Q矢量數(shù)據(jù)的每一比特位。也就是說(shuō)，12階的Q數(shù)據(jù)移位寄存器中寄存的12階Q矢量數(shù)據(jù)被劃分成4組輸出，每組包含3個(gè)Q矢量數(shù)據(jù)。Q數(shù)據(jù)移位寄存器的輸出端的4組并行輸出數(shù)據(jù)線分別與Q數(shù)據(jù)分組輸出選擇器的4個(gè)數(shù)據(jù)輸入端相連，Q數(shù)據(jù)分組輸出選擇器的每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。Q數(shù)據(jù)移位寄存器的每一組的3階Q矢量數(shù)據(jù)通過(guò)相應(yīng)的39根并行數(shù)據(jù)線直接輸出到Q數(shù)據(jù)分組輸出選擇器。
(4)I數(shù)據(jù)分組輸出選擇器 I數(shù)據(jù)分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。I數(shù)據(jù)分組輸出選擇器的數(shù)據(jù)輸入端與I數(shù)據(jù)移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到I數(shù)據(jù)移位寄存器的一組輸出，后者包含3個(gè)I矢量數(shù)據(jù)。
除了接收來(lái)自I數(shù)據(jù)移位寄存器的4組輸出之外，I數(shù)據(jù)分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)。數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)。也就是說(shuō)，I數(shù)據(jù)分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線。
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)分組輸出選擇器。I數(shù)據(jù)分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自I數(shù)據(jù)移位寄存器的4組輸出中選擇出其中的一組，輸出到I數(shù)據(jù)顛倒輸出選擇器，I數(shù)據(jù)分組輸出選擇器的輸出端包含39根并行數(shù)據(jù)線。
(5)Q數(shù)據(jù)分組輸出選擇器 Q數(shù)據(jù)分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線。Q數(shù)據(jù)分組輸出選擇器的數(shù)據(jù)輸入端與Q數(shù)據(jù)移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到Q數(shù)據(jù)移位寄存器的一組輸出，后者包含3個(gè)Q矢量數(shù)據(jù)。
除了接收來(lái)自Q數(shù)據(jù)移位寄存器的4組輸出之外，Q數(shù)據(jù)分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)。數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)。也就是說(shuō)，Q數(shù)據(jù)分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線。
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)分組輸出選擇器。Q數(shù)據(jù)分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自Q數(shù)據(jù)移位寄存器的4組輸出中選擇出其中的一組，輸出到Q數(shù)據(jù)顛倒輸出選擇器，Q數(shù)據(jù)分組輸出選擇器的輸出端包含39根并行數(shù)據(jù)線。
(6)加權(quán)控制比特分組輸出選擇器 加權(quán)控制比特分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含3根并行數(shù)據(jù)線。加權(quán)控制比特分組輸出選擇器的數(shù)據(jù)輸入端與加權(quán)控制比特移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到加權(quán)控制比特移位寄存器的一組輸出，后者包含3個(gè)加權(quán)控制比特。
除了接收來(lái)自加權(quán)控制比特移位寄存器的4組輸出之外，加權(quán)控制比特分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)。數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)。也就是說(shuō)，加權(quán)控制比特分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線。
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特分組輸出選擇器。加權(quán)控制比特分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自加權(quán)控制比特移位寄存器的4組輸出中選擇出其中的一組，輸出到加權(quán)控制比特輸出顛倒選擇器，加權(quán)控制比特分組輸出選擇器的輸出端包含3根并行數(shù)據(jù)線。
(7)存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA 存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA用于存儲(chǔ)濾波器抽頭系數(shù)。該可編程邏輯陣列PLA有1個(gè)地址輸入端和一個(gè)系數(shù)輸出端。地址輸入端包含3根并行數(shù)據(jù)線?？删幊踢壿嬯嚵蠵LA的地址輸入端與可編程邏輯陣列PLA地址輸入選擇器的輸出端相連，后者包含3根并行數(shù)據(jù)線。
存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA除了擁有1個(gè)接收來(lái)自可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)的輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
來(lái)自可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)按16倍碼片時(shí)鐘速率發(fā)送到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA。存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA根據(jù)收到的可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)，從自身存儲(chǔ)的濾波器抽頭系數(shù)選擇出其中合適的一組，分別輸出到I數(shù)據(jù)分組高比特位乘法器、I數(shù)據(jù)分組中比特位乘法器、I數(shù)據(jù)分組低比特位乘法器、Q數(shù)據(jù)分組高比特位乘法器、Q數(shù)據(jù)分組中比特位乘法器、Q數(shù)據(jù)分組低比特位乘法器。每一組濾波器抽頭系數(shù)包含3個(gè)11比特的數(shù)據(jù)，其中每一個(gè)11比特的數(shù)據(jù)分別輸出其所對(duì)應(yīng)的上述6個(gè)乘法器中的1個(gè)。
(8)可編程邏輯陣列PLA地址輸入選擇器 可編程邏輯陣列PLA地址輸入選擇器用于選擇可編程邏輯陣列PLA地址。該可編程邏輯陣列PLA地址輸入選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含3根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端的輸入信號(hào)相互之間是“非”的關(guān)系，即其中一個(gè)輸入端的輸入信號(hào)是另外一個(gè)輸入端的輸入信號(hào)經(jīng)過(guò)“非”門后的結(jié)果。上述不包含“非”門的輸入信號(hào)，是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特。而該可編程邏輯陣列PLA地址輸入選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到可編程邏輯陣列PLA地址輸入選擇器?？删幊踢壿嬯嚵蠵LA地址輸入選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特或者分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特經(jīng)過(guò)非門的結(jié)果中選擇出合適的一組，輸出到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA，作為可編程邏輯陣列PLA的地址信號(hào)。其中每一組地址信號(hào)包含3個(gè)比特，分別用3根并行的信號(hào)線發(fā)送到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA的地址輸入端。
(9)I數(shù)據(jù)顛倒輸出選擇器 I數(shù)據(jù)顛倒輸出選擇器用于選擇輸出比特位顛倒的I數(shù)據(jù)。該I數(shù)據(jù)顛倒輸出選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含39根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與I數(shù)據(jù)分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與I數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與I數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序正好顛倒。而該I數(shù)據(jù)顛倒輸出選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)顛倒輸出選擇器。I數(shù)據(jù)顛倒輸出選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照I矢量數(shù)據(jù)的排列次序分成3排，分別并行輸出到I數(shù)據(jù)分組高比特位乘法器、I數(shù)據(jù)分組中比特位乘法器、I數(shù)據(jù)分組低比特位乘法器，其中每一排輸出的數(shù)據(jù)線數(shù)目是13根。
(10)Q數(shù)據(jù)顛倒輸出選擇器 Q數(shù)據(jù)顛倒輸出選擇器用于選擇輸出比特位顛倒的Q數(shù)據(jù)。該Q數(shù)據(jù)顛倒輸出選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含39根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與Q數(shù)據(jù)分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與Q數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與Q數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序正好顛倒。而該Q數(shù)據(jù)顛倒輸出選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)顛倒輸出選擇器。Q數(shù)據(jù)顛倒輸出選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照Q矢量數(shù)據(jù)的排列次序分成3排，分別并行輸出到Q數(shù)據(jù)分組高比特位乘法器、Q數(shù)據(jù)分組中比特位乘法器、Q數(shù)據(jù)分組低比特位乘法器，其中每一排輸出的數(shù)據(jù)線數(shù)目是13根。
(11)加權(quán)控制比特輸出顛倒選擇器 加權(quán)控制比特輸出顛倒選擇器用于選擇輸出比特位顛倒的加權(quán)控制比特。該加權(quán)控制比特輸出顛倒選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含3根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與加權(quán)控制比特分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序與加權(quán)控制比特分組輸出選擇器輸出的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序與加權(quán)控制比特分組輸出選擇器輸出的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序正好顛倒。而該加權(quán)控制比特輸出顛倒選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特。
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特輸出顛倒選擇器。加權(quán)控制比特輸出顛倒選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照加權(quán)控制比特的排列次序分成3個(gè)比特，分別并行輸出到I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門、Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門。
(12)I數(shù)據(jù)分組高比特位乘法器 I數(shù)據(jù)分組高比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的最高階I數(shù)據(jù)進(jìn)行加權(quán)。該I數(shù)據(jù)分組高比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的最高階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最高11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組高比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組高比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組高比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)分組高比特位乘法器以16倍碼片速率完成輸入的最高階I數(shù)據(jù)與最高11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組高比特加權(quán)輸出與門。
(13)I數(shù)據(jù)分組中比特位乘法器 I數(shù)據(jù)分組中比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的中間一階I數(shù)據(jù)進(jìn)行加權(quán)。該I數(shù)據(jù)分組中比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的中階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的中間11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組中比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組中比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組中比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)分組中比特位乘法器以16倍碼片速率完成輸入的中階I數(shù)據(jù)與中間11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組中比特加權(quán)輸出與門。
(14)I數(shù)據(jù)分組低比特位乘法器 I數(shù)據(jù)分組低比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的最低一階I數(shù)據(jù)進(jìn)行加權(quán)。該I數(shù)據(jù)分組低比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的最低一階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最低11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組低比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組低比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)分組低比特位乘法器以16倍碼片速率完成輸入的最低一階I數(shù)據(jù)與最低11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組低比特加權(quán)輸出與門。
(15)Q數(shù)據(jù)分組高比特位乘法器 Q數(shù)據(jù)分組高比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的最高階Q數(shù)據(jù)進(jìn)行加權(quán)。該Q數(shù)據(jù)分組高比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的最高階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最高11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。Q數(shù)據(jù)分組高比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組高比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組高比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)分組高比特位乘法器以16倍碼片速率完成輸入的最高階Q數(shù)據(jù)與最高11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組高比特加權(quán)輸出與門。
(16)Q數(shù)據(jù)分組中比特位乘法器 Q數(shù)據(jù)分組中比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的中間一階Q數(shù)據(jù)進(jìn)行加權(quán)。該Q數(shù)據(jù)分組中比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的中階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的中間11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。Q數(shù)據(jù)分組中比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組中比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組中比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)分組中比特位乘法器以16倍碼片速率完成輸入的中階Q數(shù)據(jù)與中間11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組中比特加權(quán)輸出與門。
(17)Q數(shù)據(jù)分組低比特位乘法器 Q數(shù)據(jù)分組低比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的最低一階Q數(shù)據(jù)進(jìn)行加權(quán)。該Q數(shù)據(jù)分組低比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的最低一階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最低11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。Q數(shù)據(jù)分組低比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組低比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)分組低比特位乘法器以16倍碼片速率完成輸入的最低一階Q數(shù)據(jù)與最低11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組低比特加權(quán)輸出與門。
(18)I數(shù)據(jù)分組高比特加權(quán)輸出與門 I數(shù)據(jù)分組高比特加權(quán)輸出與門用于控制加權(quán)后的最高階I數(shù)據(jù)的輸出。該I數(shù)據(jù)分組高比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組高比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最高輸出比特輸出端相連接，包含1根數(shù)據(jù)線。I數(shù)據(jù)分組高比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組高比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組高比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組高比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(19)I數(shù)據(jù)分組中比特加權(quán)輸出與門 I數(shù)據(jù)分組中比特加權(quán)輸出與門用于控制加權(quán)后的中間階I數(shù)據(jù)的輸出。該I數(shù)據(jù)分組中比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組中比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的中間輸出比特輸出端相連接，包含1根數(shù)據(jù)線。I數(shù)據(jù)分組中比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組中比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組中比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組中比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(20)I數(shù)據(jù)分組低比特加權(quán)輸出與門 I數(shù)據(jù)分組低比特加權(quán)輸出與門用于控制加權(quán)后的最低階I數(shù)據(jù)的輸出。該I數(shù)據(jù)分組低比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組低比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最低輸出比特輸出端相連接，包含1根數(shù)據(jù)線。I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組低比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)分組低比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組低比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(21)Q數(shù)據(jù)分組高比特加權(quán)輸出與門 Q數(shù)據(jù)分組高比特加權(quán)輸出與門用于控制加權(quán)后的最高階Q數(shù)據(jù)的輸出。該Q數(shù)據(jù)分組高比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組高比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最高輸出比特輸出端相連接，包含1根數(shù)據(jù)線。Q數(shù)據(jù)分組高比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組高比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組高比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組高比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(22)Q數(shù)據(jù)分組中比特加權(quán)輸出與門 Q數(shù)據(jù)分組中比特加權(quán)輸出與門用于控制加權(quán)后的中間階Q數(shù)據(jù)的輸出。該Q數(shù)據(jù)分組中比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組中比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的中間輸出比特輸出端相連接，包含1根數(shù)據(jù)線。Q數(shù)據(jù)分組中比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組中比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組中比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組中比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(23)Q數(shù)據(jù)分組低比特加權(quán)輸出與門 Q數(shù)據(jù)分組低比特加權(quán)輸出與門用于控制加權(quán)后的最低階Q數(shù)據(jù)的輸出。該Q數(shù)據(jù)分組低比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組低比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線。這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最低輸出比特輸出端相連接，包含1根數(shù)據(jù)線。Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組低比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)分組低比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組低比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送。
(24)I數(shù)據(jù)加權(quán)輸出累加器 I數(shù)據(jù)加權(quán)輸出累加器用于完成對(duì)來(lái)自I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門的加權(quán)后的I數(shù)據(jù)進(jìn)行累加。該I數(shù)據(jù)加權(quán)輸出累加器有4個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這4個(gè)數(shù)據(jù)輸入端中的3個(gè)分別與I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端相連接，每一個(gè)輸入端包括24根并行的數(shù)據(jù)線。這4個(gè)數(shù)據(jù)輸入端中的另一個(gè)與I數(shù)據(jù)濾波輸出前置累加輸出與門的輸出端相連接，包含24根并行數(shù)據(jù)線。I數(shù)據(jù)加權(quán)輸出累加器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)濾波輸出前置寄存器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)加權(quán)輸出累加器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)加權(quán)輸出累加器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，依次在每一個(gè)工作時(shí)鐘完成對(duì)4個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端的I矢量數(shù)據(jù)與I數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)的累加。累加的結(jié)果作為I數(shù)據(jù)濾波輸出前置寄存器的輸入，以16倍碼片速率發(fā)送到后者的輸入端，輸出后I數(shù)據(jù)加權(quán)輸出累加器的值被清零，等待下一個(gè)時(shí)鐘完成對(duì)下一個(gè)數(shù)據(jù)輸入端的I矢量數(shù)據(jù)與I數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)進(jìn)行累加。
(25)Q數(shù)據(jù)加權(quán)輸出累加器 Q數(shù)據(jù)加權(quán)輸出累加器用于完成對(duì)來(lái)自Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門的加權(quán)后的Q數(shù)據(jù)進(jìn)行累加。該Q數(shù)據(jù)加權(quán)輸出累加器有4個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。這4個(gè)數(shù)據(jù)輸入端中的3個(gè)分別與Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端相連接，每一個(gè)輸入端包括24根并行的數(shù)據(jù)線。這4個(gè)數(shù)據(jù)輸入端中的另一個(gè)與Q數(shù)據(jù)濾波輸出前置累加輸出與門的輸出端相連接，包含24根并行數(shù)據(jù)線。Q數(shù)據(jù)加權(quán)輸出累加器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)濾波輸出前置寄存器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)加權(quán)輸出累加器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)加權(quán)輸出累加器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，依次在每一個(gè)工作時(shí)鐘完成對(duì)4個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端的Q矢量數(shù)據(jù)與Q數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)的累加。累加的結(jié)果作為Q數(shù)據(jù)濾波輸出前置寄存器的輸入，以16倍碼片速率發(fā)送到后者的輸入端，輸出后Q數(shù)據(jù)加權(quán)輸出累加器的值被清零，等待下一個(gè)時(shí)鐘完成對(duì)下一個(gè)數(shù)據(jù)輸入端的Q矢量數(shù)據(jù)與Q數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)進(jìn)行累加。
(26)I數(shù)據(jù)濾波輸出前置寄存器 I數(shù)據(jù)濾波輸出前置寄存器用于完成對(duì)來(lái)自I數(shù)據(jù)加權(quán)輸出累加器的I數(shù)據(jù)的前置寄存。I數(shù)據(jù)濾波輸出前置寄存器有1個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。該數(shù)據(jù)輸入端與I數(shù)據(jù)加權(quán)輸出累加器的輸出端相連接，包括24根并行的數(shù)據(jù)線。I數(shù)據(jù)濾波輸出前置寄存器的輸出端包含24根并行數(shù)據(jù)線，一方面作為I數(shù)據(jù)濾波輸出前置累加輸出與門的輸入，與后者的輸入端相連接，另一方面，該24根并行數(shù)據(jù)線中代表最高8比特的8根數(shù)據(jù)線作為I數(shù)據(jù)濾波輸出后置寄存器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)濾波輸出前置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)濾波輸出前置寄存器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I數(shù)據(jù)濾波輸出前置累加輸出與門和I數(shù)據(jù)濾波輸出后置寄存器的輸入端，然后接收來(lái)自I數(shù)據(jù)加權(quán)輸出累加器的I數(shù)據(jù)，并進(jìn)行前置寄存。
(27)I數(shù)據(jù)濾波輸出前置累加輸出與門 I數(shù)據(jù)濾波輸出前置累加輸出與門用于將I數(shù)據(jù)濾波輸出前置寄存器寄存的I數(shù)據(jù)反饋到I數(shù)據(jù)加權(quán)輸出累加器。I數(shù)據(jù)濾波輸出前置累加輸出與門有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的一個(gè)與I數(shù)據(jù)濾波輸出前置寄存器的輸出端相連接，包括24根并行的數(shù)據(jù)線。2個(gè)輸入端中的另一個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en的反相信號(hào)，使得在4倍碼片速率定時(shí)使能信號(hào)chipX4_en為高電平時(shí)，I數(shù)據(jù)濾波輸出前置累加輸出與門沒(méi)有輸出。I數(shù)據(jù)濾波輸出前置累加輸出與門包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)濾波輸出前置寄存器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
(28)Q數(shù)據(jù)濾波輸出前置寄存器 Q數(shù)據(jù)濾波輸出前置寄存器用于完成對(duì)來(lái)自Q數(shù)據(jù)加權(quán)輸出累加器的Q數(shù)據(jù)的前置寄存。Q數(shù)據(jù)濾波輸出前置寄存器有1個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端。該數(shù)據(jù)輸入端與Q數(shù)據(jù)加權(quán)輸出累加器的輸出端相連接，包括24根并行的數(shù)據(jù)線。Q數(shù)據(jù)濾波輸出前置寄存器的輸出端包含24根并行數(shù)據(jù)線，一方面作為Q數(shù)據(jù)濾波輸出前置累加輸出與門的輸入，與后者的輸入端相連接，另一方面，該24根并行數(shù)據(jù)線中代表最高8比特的8根數(shù)據(jù)線作為Q數(shù)據(jù)濾波輸出后置寄存器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)濾波輸出前置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)濾波輸出前置寄存器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到Q數(shù)據(jù)濾波輸出前置累加輸出與門和Q數(shù)據(jù)濾波輸出后置寄存器的輸入端，然后接收來(lái)自Q數(shù)據(jù)加權(quán)輸出累加器的Q數(shù)據(jù)，并進(jìn)行前置寄存。
(29)Q數(shù)據(jù)濾波輸出前置累加輸出與門 Q數(shù)據(jù)濾波輸出前置累加輸出與門用于將Q數(shù)據(jù)濾波輸出前置寄存器寄存的Q數(shù)據(jù)反饋到Q數(shù)據(jù)加權(quán)輸出累加器。Q數(shù)據(jù)濾波輸出前置累加輸出與門有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的一個(gè)與Q數(shù)據(jù)濾波輸出前置寄存器的輸出端相連接，包括24根并行的數(shù)據(jù)線。2個(gè)輸入端中的另一個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en的反相信號(hào)，使得在4倍碼片速率定時(shí)使能信號(hào)chipX4_en為高電平時(shí)，Q數(shù)據(jù)濾波輸出前置累加輸出與門沒(méi)有輸出。Q數(shù)據(jù)濾波輸出前置累加輸出與門包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)濾波輸出前置寄存器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接。
(30)I數(shù)據(jù)濾波輸出后置寄存器 I數(shù)據(jù)濾波輸出后置寄存器用于完成對(duì)來(lái)自I數(shù)據(jù)濾波輸出前置寄存器的I數(shù)據(jù)的后置寄存。I數(shù)據(jù)濾波輸出后置寄存器有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的1個(gè)與I數(shù)據(jù)濾波輸出前置寄存器的輸出端代表最高8比特的8根數(shù)據(jù)線相連接，包含8根并行數(shù)據(jù)線。2個(gè)輸入端中的另1個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en，作為I數(shù)據(jù)濾波輸出后置寄存器的使能信號(hào)。I數(shù)據(jù)濾波輸出后置寄存器的輸出端包含8根并行數(shù)據(jù)線，作為I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入，與后者的輸入端相連接。
I數(shù)據(jù)濾波輸出后置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
I數(shù)據(jù)濾波輸出后置寄存器在工作時(shí)鐘信號(hào)和4倍碼片速率定時(shí)使能信號(hào)chipX4_en的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入端，然后接收來(lái)自I數(shù)據(jù)濾波輸出前置寄存器的I數(shù)據(jù)，并進(jìn)行后置寄存。
(31)Q數(shù)據(jù)濾波輸出后置寄存器 Q數(shù)據(jù)濾波輸出后置寄存器用于完成對(duì)來(lái)自Q數(shù)據(jù)濾波輸出前置寄存器的Q數(shù)據(jù)的后置寄存。Q數(shù)據(jù)濾波輸出后置寄存器有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的1個(gè)與Q數(shù)據(jù)濾波輸出前置寄存器的輸出端代表最高8比特的8根數(shù)據(jù)線相連接，包含8根并行數(shù)據(jù)線。2個(gè)輸入端中的另1個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en，作為Q數(shù)據(jù)濾波輸出后置寄存器的使能信號(hào)。Q數(shù)據(jù)濾波輸出后置寄存器的輸出端包含8根并行數(shù)據(jù)線，作為I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入，與后者的輸入端相連接。
Q數(shù)據(jù)濾波輸出后置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端。
Q數(shù)據(jù)濾波輸出后置寄存器在工作時(shí)鐘信號(hào)和4倍碼片速率定時(shí)使能信號(hào)chipX4_en的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入端，然后接收來(lái)自Q數(shù)據(jù)濾波輸出前置寄存器的Q數(shù)據(jù)，并進(jìn)行后置寄存。
(32)I/Q數(shù)據(jù)濾波輸出復(fù)用器 I/Q數(shù)據(jù)濾波輸出復(fù)用器用于完成對(duì)來(lái)自I/Q數(shù)據(jù)濾波輸出后置寄存器的I/Q數(shù)據(jù)的復(fù)用和分時(shí)切換輸出。I/Q數(shù)據(jù)濾波輸出復(fù)用器有3個(gè)輸入端和1個(gè)輸出端。3個(gè)輸入端中的2個(gè)分別與I數(shù)據(jù)濾波輸出后置寄存器和Q數(shù)據(jù)濾波輸出后置寄存器的輸出端相連接，這2個(gè)輸入端的每一個(gè)包含8根并行數(shù)據(jù)線。3個(gè)輸入端中的另1個(gè)是選擇控制信號(hào)輸入端，接收來(lái)自外部的復(fù)用器輸出選擇控制信號(hào)mux_select。復(fù)用器輸出選擇控制信號(hào)mux_select以4倍碼片速率發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器。I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸出端包含8根并行數(shù)據(jù)線。
I/Q數(shù)據(jù)濾波輸出復(fù)用器在復(fù)用器輸出選擇控制信號(hào)mux_select的驅(qū)動(dòng)下，對(duì)來(lái)自I/Q數(shù)據(jù)濾波輸出后置寄存器的I/Q數(shù)據(jù)進(jìn)行復(fù)用和分時(shí)切換輸出。數(shù)字基帶濾波器BBF最終輸出的是按8倍擴(kuò)展調(diào)制碼片速率復(fù)用的8比特txiqdata[7:0]數(shù)據(jù)。
需要理解到的是上述實(shí)施例雖然對(duì)本發(fā)明作了比較詳細(xì)的說(shuō)明，但是這些說(shuō)明，只是對(duì)本發(fā)明的簡(jiǎn)單說(shuō)明，而不是對(duì)本發(fā)明的限制，任何不超出本發(fā)明實(shí)質(zhì)精神內(nèi)的發(fā)明創(chuàng)造，均落入本發(fā)明的保護(hù)范圍內(nèi)。


權(quán)利要求
1.一種TD-SCDMA、Beyond 3G、第四代移動(dòng)通信終端的數(shù)字基帶濾波器，其特征是，該數(shù)字基帶濾波器由以下功能組件構(gòu)成
(1)加權(quán)控制比特移位寄存器
加權(quán)控制比特移位寄存器的輸入端接收來(lái)自基帶濾波器外部的加權(quán)控制比特信號(hào)pcg_on和碼片定時(shí)使能信號(hào)chip_en，pcg_on信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特移位寄存器，每個(gè)pcg_on信號(hào)將一位加權(quán)控制比特發(fā)送到加權(quán)控制比特移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特移位寄存器；
加權(quán)控制比特移位寄存器的輸入端對(duì)外除了接收加權(quán)控制比特信號(hào)pcg_on和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b；
加權(quán)控制比特移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的數(shù)據(jù)比特進(jìn)行移位，并接收pcg_on信號(hào)，將新接收到的pcg_on信號(hào)的加權(quán)控制比特按寄存次序寄存在其存儲(chǔ)空間中；
加權(quán)控制比特移位寄存器的輸出端包含12位并行數(shù)據(jù)線，分別對(duì)應(yīng)于其自身保存的12個(gè)加權(quán)控制比特，這12根并行數(shù)據(jù)線分成4組，分別與加權(quán)控制比特分組輸出選擇器的4個(gè)輸入端相連，加權(quán)控制比特移位寄存器的12比特?cái)?shù)據(jù)通過(guò)這12根并行數(shù)據(jù)線直接輸出到加權(quán)控制比特分組輸出選擇器；
(2)I數(shù)據(jù)移位寄存器
I數(shù)據(jù)移位寄存器的輸入端接收來(lái)自基帶濾波器外部的I矢量數(shù)據(jù)信號(hào)i_data和碼片定時(shí)使能信號(hào)chip_en，i_data信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)移位寄存器，每個(gè)i_data信號(hào)將一個(gè)13比特的I矢量數(shù)據(jù)發(fā)送到I數(shù)據(jù)移位寄存器。碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)移位寄存器；
I數(shù)據(jù)移位寄存器的輸入端對(duì)外除了接收I矢量數(shù)據(jù)信號(hào)i_data和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b；I數(shù)據(jù)移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的I矢量數(shù)據(jù)進(jìn)行移位，并接收i_data信號(hào)，將新接收到的i_data信號(hào)的I矢量數(shù)據(jù)按接收到的I矢量數(shù)據(jù)的階次序寄存在其存儲(chǔ)空間中，每一階寄存的I矢量數(shù)據(jù)包含13比特；
I數(shù)據(jù)移位寄存器的輸出端由4組并行的數(shù)據(jù)線構(gòu)成，而其中每組又包含3排并行數(shù)據(jù)線，其中每排則包含13根并行數(shù)據(jù)線，其中每根數(shù)據(jù)線分別對(duì)應(yīng)于每一階寄存I矢量數(shù)據(jù)的每一比特位，也就是說(shuō)，12階的I數(shù)據(jù)移位寄存器中寄存的12階I矢量數(shù)據(jù)被劃分成4組輸出，每組包含3個(gè)I矢量數(shù)據(jù)。I數(shù)據(jù)移位寄存器的輸出端的4組并行輸出數(shù)據(jù)線分別與I數(shù)據(jù)分組輸出選擇器的4個(gè)數(shù)據(jù)輸入端相連，I數(shù)據(jù)分組輸出選擇器的每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線，I數(shù)據(jù)移位寄存器的每一組的3階I矢量數(shù)據(jù)通過(guò)相應(yīng)的39根并行數(shù)據(jù)線直接輸出到I數(shù)據(jù)分組輸出選擇器；
(3)Q數(shù)據(jù)移位寄存器
Q數(shù)據(jù)移位寄存器的輸入端接收來(lái)自基帶濾波器外部的Q矢量數(shù)據(jù)信號(hào)q_data和碼片定時(shí)使能信號(hào)chip_en，q_data信號(hào)按擴(kuò)展碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)移位寄存器，每個(gè)q_data信號(hào)將一個(gè)13比特的Q矢量數(shù)據(jù)發(fā)送到Q數(shù)據(jù)移位寄存器，碼片定時(shí)使能信號(hào)chip_en按照擴(kuò)展碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)移位寄存器；
Q數(shù)據(jù)移位寄存器的輸入端對(duì)外除了接收Q矢量數(shù)據(jù)信號(hào)q_data和碼片定時(shí)使能信號(hào)chip_en之外，還接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b；Q數(shù)據(jù)移位寄存器根據(jù)收到的碼片定時(shí)使能信號(hào)chip_en，對(duì)內(nèi)部寄存的Q矢量數(shù)據(jù)進(jìn)行移位，并接收q_data信號(hào)，將新接收到的q_data信號(hào)的Q矢量數(shù)據(jù)按接收到的Q矢量數(shù)據(jù)的階次序寄存在其存儲(chǔ)空間中，每一階寄存的Q矢量數(shù)據(jù)包含13比特；
Q數(shù)據(jù)移位寄存器的輸出端由4組并行的數(shù)據(jù)線構(gòu)成，而其中每組又包含3排并行數(shù)據(jù)線，其中每排則包含13根并行數(shù)據(jù)線，其中每根數(shù)據(jù)線分別對(duì)應(yīng)于每一階寄存Q矢量數(shù)據(jù)的每一比特位，也就是說(shuō)，12階的Q數(shù)據(jù)移位寄存器中寄存的12階Q矢量數(shù)據(jù)被劃分成4組輸出，每組包含3個(gè)Q矢量數(shù)據(jù)，Q數(shù)據(jù)移位寄存器的輸出端的4組并行輸出數(shù)據(jù)線分別與Q數(shù)據(jù)分組輸出選擇器的4個(gè)數(shù)據(jù)輸入端相連，Q數(shù)據(jù)分組輸出選擇器的每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線，Q數(shù)據(jù)移位寄存器的每一組的3階Q矢量數(shù)據(jù)通過(guò)相應(yīng)的39根并行數(shù)據(jù)線直接輸出到Q數(shù)據(jù)分組輸出選擇器；
(4)I數(shù)據(jù)分組輸出選擇器
I數(shù)據(jù)分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線，I數(shù)據(jù)分組輸出選擇器的數(shù)據(jù)輸入端與I數(shù)據(jù)移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到I數(shù)據(jù)移位寄存器的一組輸出，后者包含3個(gè)I矢量數(shù)據(jù)；
除了接收來(lái)自I數(shù)據(jù)移位寄存器的4組輸出之外，I數(shù)據(jù)分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)，數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)，也就是說(shuō)，I數(shù)據(jù)分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線；
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)分組輸出選擇器，I數(shù)據(jù)分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自I數(shù)據(jù)移位寄存器的4組輸出中選擇出其中的一組，輸出到I數(shù)據(jù)顛倒輸出選擇器，I數(shù)據(jù)分組輸出選擇器的輸出端包含39根并行數(shù)據(jù)線；
(5)Q數(shù)據(jù)分組輸出選擇器
Q數(shù)據(jù)分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含39根并行數(shù)據(jù)線，Q數(shù)據(jù)分組輸出選擇器的數(shù)據(jù)輸入端與Q數(shù)據(jù)移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到Q數(shù)據(jù)移位寄存器的一組輸出，后者包含3個(gè)Q矢量數(shù)據(jù)；
除了接收來(lái)自Q數(shù)據(jù)移位寄存器的4組輸出之外，Q數(shù)據(jù)分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)，數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)，也就是說(shuō)，Q數(shù)據(jù)分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線；
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)分組輸出選擇器，Q數(shù)據(jù)分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自Q數(shù)據(jù)移位寄存器的4組輸出中選擇出其中的一組，輸出到Q數(shù)據(jù)顛倒輸出選擇器，Q數(shù)據(jù)分組輸出選擇器的輸出端包含39根并行數(shù)據(jù)線；
(6)加權(quán)控制比特分組輸出選擇器
加權(quán)控制比特分組輸出選擇器有4個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，每個(gè)數(shù)據(jù)輸入端包含3根并行數(shù)據(jù)線，加權(quán)控制比特分組輸出選擇器的數(shù)據(jù)輸入端與加權(quán)控制比特移位寄存器的輸出端相連，其中每個(gè)數(shù)據(jù)輸入端連接到加權(quán)控制比特移位寄存器的一組輸出，后者包含3個(gè)加權(quán)控制比特；
除了接收來(lái)自加權(quán)控制比特移位寄存器的4組輸出之外，加權(quán)控制比特分組輸出選擇器的選擇控制信號(hào)輸入端接收來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，作為選擇控制信號(hào)，數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]是一個(gè)用4根并行信號(hào)線表示的4比特信號(hào)，也就是說(shuō)，加權(quán)控制比特分組輸出選擇器接收數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的選擇控制信號(hào)輸入端包含2根并行信號(hào)線；
數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特分組輸出選擇器，加權(quán)控制比特分組輸出選擇器根據(jù)收到的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低2個(gè)比特，從來(lái)自加權(quán)控制比特移位寄存器的4組輸出中選擇出其中的一組，輸出到加權(quán)控制比特輸出顛倒選擇器，加權(quán)控制比特分組輸出選擇器的輸出端包含3根并行數(shù)據(jù)線；
(7)存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA
存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA用于存儲(chǔ)濾波器抽頭系數(shù)，該可編程邏輯陣列PLA有1個(gè)地址輸入端和一個(gè)系數(shù)輸出端，地址輸入端包含3根并行數(shù)據(jù)線，可編程邏輯陣列PLA的地址輸入端與可編程邏輯陣列PLA地址輸入選擇器的輸出端相連，后者包含3根并行數(shù)據(jù)線；
存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA除了擁有1個(gè)接收來(lái)自可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)的輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
來(lái)自可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)按16倍碼片時(shí)鐘速率發(fā)送到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA，存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA根據(jù)收到的可編程邏輯陣列PLA地址輸入選擇器的地址信號(hào)，從自身存儲(chǔ)的濾波器抽頭系數(shù)選擇出其中合適的一組，分別輸出到I數(shù)據(jù)分組高比特位乘法器、I數(shù)據(jù)分組中比特位乘法器、I數(shù)據(jù)分組低比特位乘法器、Q數(shù)據(jù)分組高比特位乘法器、Q數(shù)據(jù)分組中比特位乘法器、Q數(shù)據(jù)分組低比特位乘法器，每一組濾波器抽頭系數(shù)包含3個(gè)11比特的數(shù)據(jù)，其中每一個(gè)11比特的數(shù)據(jù)分別輸出其所對(duì)應(yīng)的上述6個(gè)乘法器中的1個(gè)；
(8)可編程邏輯陣列PLA地址輸入選擇器
可編程邏輯陣列PLA地址輸入選擇器用于選擇可編程邏輯陣列PLA地址，該可編程邏輯陣列PLA地址輸入選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含3根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端的輸入信號(hào)相互之間是“非”的關(guān)系，即其中一個(gè)輸入端的輸入信號(hào)是另外一個(gè)輸入端的輸入信號(hào)經(jīng)過(guò)“非”門后的結(jié)果，上述不包含“非”門的輸入信號(hào)，是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特，而該可編程邏輯陣列PLA地址輸入選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特；
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]按16倍碼片時(shí)鐘速率發(fā)送到可編程邏輯陣列PLA地址輸入選擇器，可編程邏輯陣列PLA地址輸入選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特或者分組選擇信號(hào)phase_count[3:0]的最低3個(gè)比特經(jīng)過(guò)非門的結(jié)果中選擇出合適的一組，輸出到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA，作為可編程邏輯陣列PLA的地址信號(hào)，其中每一組地址信號(hào)包含3個(gè)比特，分別用3根并行的信號(hào)線發(fā)送到存儲(chǔ)濾波器抽頭系數(shù)的可編程邏輯陣列PLA的地址輸入端；
(9)I數(shù)據(jù)顛倒輸出選擇器
I數(shù)據(jù)顛倒輸出選擇器用于選擇輸出比特位顛倒的I數(shù)據(jù)，該I數(shù)據(jù)顛倒輸出選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含39根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與I數(shù)據(jù)分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與I數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與I數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一個(gè)I矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序正好顛倒，而該I數(shù)據(jù)顛倒輸出選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特；
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到I數(shù)據(jù)顛倒輸出選擇器，I數(shù)據(jù)顛倒輸出選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照I矢量數(shù)據(jù)的排列次序分成3排，分別并行輸出到I數(shù)據(jù)分組高比特位乘法器、I數(shù)據(jù)分組中比特位乘法器、I數(shù)據(jù)分組低比特位乘法器，其中每一排輸出的數(shù)據(jù)線數(shù)目是13根；
(10)Q數(shù)據(jù)顛倒輸出選擇器
Q數(shù)據(jù)顛倒輸出選擇器用于選擇輸出比特位顛倒的Q數(shù)據(jù)，該Q數(shù)據(jù)顛倒輸出選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含39根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與Q數(shù)據(jù)分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與Q數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序與Q數(shù)據(jù)分組輸出選擇器輸出的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一個(gè)Q矢量數(shù)據(jù)的13根數(shù)據(jù)線的排列順序正好顛倒，而該Q數(shù)據(jù)顛倒輸出選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特；
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到Q數(shù)據(jù)顛倒輸出選擇器，Q數(shù)據(jù)顛倒輸出選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照Q矢量數(shù)據(jù)的排列次序分成3排，分別并行輸出到Q數(shù)據(jù)分組高比特位乘法器、Q數(shù)據(jù)分組中比特位乘法器、Q數(shù)據(jù)分組低比特位乘法器，其中每一排輸出的數(shù)據(jù)線數(shù)目是13根；
(11)加權(quán)控制比特輸出顛倒選擇器
加權(quán)控制比特輸出顛倒選擇器用于選擇輸出比特位顛倒的加權(quán)控制比特，該加權(quán)控制比特輸出顛倒選擇器有2個(gè)數(shù)據(jù)輸入端和一個(gè)選擇控制輸入端，以及1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端的每一個(gè)包含3根并行數(shù)據(jù)線，并且這2個(gè)數(shù)據(jù)輸入端都與加權(quán)控制比特分組輸出選擇器的輸出端相連接，其中一個(gè)輸入端中對(duì)應(yīng)于每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序與加權(quán)控制比特分組輸出選擇器輸出的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序相一致，而另外一個(gè)輸入端中對(duì)應(yīng)于每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序與加權(quán)控制比特分組輸出選擇器輸出的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序相顛倒，即2個(gè)輸入端的每一組加權(quán)控制比特的3根數(shù)據(jù)線的排列順序正好顛倒，而該加權(quán)控制比特輸出顛倒選擇器的選擇控制輸入端的輸入信號(hào)則是來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特；
來(lái)自基帶濾波器外部的數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特按16倍碼片時(shí)鐘速率發(fā)送到加權(quán)控制比特輸出顛倒選擇器，加權(quán)控制比特輸出顛倒選擇器在數(shù)據(jù)分組選擇信號(hào)phase_count[3:0]的最高比特的控制下，從2個(gè)數(shù)據(jù)輸入端的輸入數(shù)據(jù)中選擇出合適的一組，按照加權(quán)控制比特的排列次序分成3個(gè)比特，分別并行輸出到I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門、Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門；
(12)I數(shù)據(jù)分組高比特位乘法器
I數(shù)據(jù)分組高比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的最高階I數(shù)據(jù)進(jìn)行加權(quán)，該I數(shù)據(jù)分組高比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的最高階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最高11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線，I數(shù)據(jù)分組高比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組高比特加權(quán)輸出與門的輸入，與后者的輸入端相連接；
I數(shù)據(jù)分組高比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
I數(shù)據(jù)分組高比特位乘法器以16倍碼片速率完成輸入的最高階I數(shù)據(jù)與最高11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組高比特加權(quán)輸出與門；
(13)I數(shù)據(jù)分組中比特位乘法器
I數(shù)據(jù)分組中比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的中間一階I數(shù)據(jù)進(jìn)行加權(quán)，該I數(shù)據(jù)分組中比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的中階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的中間11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線。I數(shù)據(jù)分組中比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組中比特加權(quán)輸出與門的輸入，與后者的輸入端相連接；
I數(shù)據(jù)分組中比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
I數(shù)據(jù)分組中比特位乘法器以16倍碼片速率完成輸入的中階I數(shù)據(jù)與中間11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組中比特加權(quán)輸出與門；
(14)I數(shù)據(jù)分組低比特位乘法器
I數(shù)據(jù)分組低比特位乘法器用于完成對(duì)每一組3階I數(shù)據(jù)中的最低一階I數(shù)據(jù)進(jìn)行加權(quán)，該I數(shù)據(jù)分組低比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)顛倒輸出選擇器的最低一階I矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最低11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線，I數(shù)據(jù)分組低比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸入，與后者的輸入端相連接；
I數(shù)據(jù)分組低比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
I數(shù)據(jù)分組低比特位乘法器以16倍碼片速率完成輸入的最低一階I數(shù)據(jù)與最低11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到I數(shù)據(jù)分組低比特加權(quán)輸出與門；
(15)Q數(shù)據(jù)分組高比特位乘法器
Q數(shù)據(jù)分組高比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的最高階Q數(shù)據(jù)進(jìn)行加權(quán)，該Q數(shù)據(jù)分組高比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的最高階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最高11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線，Q數(shù)據(jù)分組高比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組高比特加權(quán)輸出與門的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)分組高比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
Q數(shù)據(jù)分組高比特位乘法器以16倍碼片速率完成輸入的最高階Q數(shù)據(jù)與最高11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組高比特加權(quán)輸出與門；
(16)Q數(shù)據(jù)分組中比特位乘法器
Q數(shù)據(jù)分組中比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的中間一階Q數(shù)據(jù)進(jìn)行加權(quán)，該Q數(shù)據(jù)分組中比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的中階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的中間11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線，Q數(shù)據(jù)分組中比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組中比特加權(quán)輸出與門的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)分組中比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
Q數(shù)據(jù)分組中比特位乘法器以16倍碼片速率完成輸入的中階Q數(shù)據(jù)與中間11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組中比特加權(quán)輸出與門；
(17)Q數(shù)據(jù)分組低比特位乘法器
Q數(shù)據(jù)分組低比特位乘法器用于完成對(duì)每一組3階Q數(shù)據(jù)中的最低一階Q數(shù)據(jù)進(jìn)行加權(quán)，該Q數(shù)據(jù)分組低比特位乘法器有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)顛倒輸出選擇器的最低一階Q矢量數(shù)據(jù)輸出端相連接，包含13根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與可編程邏輯陣列PLA地址輸入選擇器的最低11比特濾波器抽頭系數(shù)輸出端相連接，包含11根并行數(shù)據(jù)線，Q數(shù)據(jù)分組低比特位乘法器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)分組低比特位乘法器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
Q數(shù)據(jù)分組低比特位乘法器以16倍碼片速率完成輸入的最低一階Q數(shù)據(jù)與最低11比特濾波器抽頭系數(shù)相乘，相乘運(yùn)算的結(jié)果是24比特的并行輸出，每一次運(yùn)算結(jié)果通過(guò)其輸出端的24根并行數(shù)據(jù)線以16倍碼片速率發(fā)送到Q數(shù)據(jù)分組低比特加權(quán)輸出與門；
(18)I數(shù)據(jù)分組高比特加權(quán)輸出與門
I數(shù)據(jù)分組高比特加權(quán)輸出與門用于控制加權(quán)后的最高階I數(shù)據(jù)的輸出，該I數(shù)據(jù)分組高比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組高比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最高輸出比特輸出端相連接，包含1根數(shù)據(jù)線，I數(shù)據(jù)分組高比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組高比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
I數(shù)據(jù)分組高比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組高比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送；
(19)I數(shù)據(jù)分組中比特加權(quán)輸出與門
I數(shù)據(jù)分組中比特加權(quán)輸出與門用于控制加權(quán)后的中間階I數(shù)據(jù)的輸出，該I數(shù)據(jù)分組中比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組中比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的中間輸出比特輸出端相連接，包含1根數(shù)據(jù)線，I數(shù)據(jù)分組中比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組中比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
I數(shù)據(jù)分組中比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組中比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送；
(20)I數(shù)據(jù)分組低比特加權(quán)輸出與門
I數(shù)據(jù)分組低比特加權(quán)輸出與門用于控制加權(quán)后的最低階I數(shù)據(jù)的輸出，該I數(shù)據(jù)分組低比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與I數(shù)據(jù)分組低比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最低輸出比特輸出端相連接，包含1根數(shù)據(jù)線，I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)分組低比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
I數(shù)據(jù)分組低比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將I數(shù)據(jù)分組低比特位乘法器的輸出發(fā)送到I數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送；
(21)Q數(shù)據(jù)分組高比特加權(quán)輸出與門
Q數(shù)據(jù)分組高比特加權(quán)輸出與門用于控制加權(quán)后的最高階Q數(shù)據(jù)的輸出，該Q數(shù)據(jù)分組高比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組高比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最高輸出比特輸出端相連接，包含1根數(shù)據(jù)線，Q數(shù)據(jù)分組高比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組高比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)分組高比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組高比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送；
(22)Q數(shù)據(jù)分組中比特加權(quán)輸出與門
Q數(shù)據(jù)分組中比特加權(quán)輸出與門用于控制加權(quán)后的中間階Q數(shù)據(jù)的輸出，該Q數(shù)據(jù)分組中比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組中比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的中間輸出比特輸出端相連接，包含1根數(shù)據(jù)線，Q數(shù)據(jù)分組中比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組中比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)分組中比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組中比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送；
(23)Q數(shù)據(jù)分組低比特加權(quán)輸出與門
Q數(shù)據(jù)分組低比特加權(quán)輸出與門用于控制加權(quán)后的最低階Q數(shù)據(jù)的輸出，該Q數(shù)據(jù)分組低比特加權(quán)輸出與門有2個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這2個(gè)數(shù)據(jù)輸入端中的一個(gè)與Q數(shù)據(jù)分組低比特位乘法器的輸出端相連接，包含24根并行數(shù)據(jù)線，這2個(gè)數(shù)據(jù)輸入端中的另一個(gè)與加權(quán)控制比特輸出顛倒選擇器的最低輸出比特輸出端相連接，包含1根數(shù)據(jù)線，Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)分組低比特位乘法器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)分組低比特加權(quán)輸出與門在加權(quán)控制比特的控制下，或者以16倍碼片速率將Q數(shù)據(jù)分組低比特位乘法器的輸出發(fā)送到Q數(shù)據(jù)加權(quán)輸出累加器，或者不發(fā)送；
(24)I數(shù)據(jù)加權(quán)輸出累加器
I數(shù)據(jù)加權(quán)輸出累加器用于完成對(duì)來(lái)自I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門的加權(quán)后的I數(shù)據(jù)進(jìn)行累加，該I數(shù)據(jù)加權(quán)輸出累加器有4個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這4個(gè)數(shù)據(jù)輸入端中的3個(gè)分別與I數(shù)據(jù)分組高比特加權(quán)輸出與門、I數(shù)據(jù)分組中比特加權(quán)輸出與門、I數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端相連接，每一個(gè)輸入端包括24根并行的數(shù)據(jù)線，這4個(gè)數(shù)據(jù)輸入端中的另一個(gè)與I數(shù)據(jù)濾波輸出前置累加輸出與門的輸出端相連接，包含24根并行數(shù)據(jù)線，I數(shù)據(jù)加權(quán)輸出累加器的輸出端包含24根并行數(shù)據(jù)線，作為I數(shù)據(jù)濾波輸出前置寄存器的輸入，與后者的輸入端相連接；
I數(shù)據(jù)加權(quán)輸出累加器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
I數(shù)據(jù)加權(quán)輸出累加器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，依次在每一個(gè)工作時(shí)鐘完成對(duì)4個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端的I矢量數(shù)據(jù)與I數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)的累加，累加的結(jié)果作為I數(shù)據(jù)濾波輸出前置寄存器的輸入，以16倍碼片速率發(fā)送到后者的輸入端，輸出后I數(shù)據(jù)加權(quán)輸出累加器的值被清零，等待下一個(gè)時(shí)鐘完成對(duì)下一個(gè)數(shù)據(jù)輸入端的I矢量數(shù)據(jù)與I數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)進(jìn)行累加；
(25)Q數(shù)據(jù)加權(quán)輸出累加器
Q數(shù)據(jù)加權(quán)輸出累加器用于完成對(duì)來(lái)自Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門的加權(quán)后的Q數(shù)據(jù)進(jìn)行累加，該Q數(shù)據(jù)加權(quán)輸出累加器有4個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，這4個(gè)數(shù)據(jù)輸入端中的3個(gè)分別與Q數(shù)據(jù)分組高比特加權(quán)輸出與門、Q數(shù)據(jù)分組中比特加權(quán)輸出與門、Q數(shù)據(jù)分組低比特加權(quán)輸出與門的輸出端相連接，每一個(gè)輸入端包括24根并行的數(shù)據(jù)線，這4個(gè)數(shù)據(jù)輸入端中的另一個(gè)與Q數(shù)據(jù)濾波輸出前置累加輸出與門的輸出端相連接，包含24根并行數(shù)據(jù)線，Q數(shù)據(jù)加權(quán)輸出累加器的輸出端包含24根并行數(shù)據(jù)線，作為Q數(shù)據(jù)濾波輸出前置寄存器的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)加權(quán)輸出累加器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
Q數(shù)據(jù)加權(quán)輸出累加器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，依次在每一個(gè)工作時(shí)鐘完成對(duì)4個(gè)數(shù)據(jù)輸入端中相應(yīng)一個(gè)輸入端的Q矢量數(shù)據(jù)與Q數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)的累加，累加的結(jié)果作為Q數(shù)據(jù)濾波輸出前置寄存器的輸入，以16倍碼片速率發(fā)送到后者的輸入端，輸出后Q數(shù)據(jù)加權(quán)輸出累加器的值被清零，等待下一個(gè)時(shí)鐘完成對(duì)下一個(gè)數(shù)據(jù)輸入端的Q矢量數(shù)據(jù)與Q數(shù)據(jù)濾波輸出前置累加輸出與門輸出的矢量數(shù)據(jù)進(jìn)行累加；
(26)I數(shù)據(jù)濾波輸出前置寄存器
I數(shù)據(jù)濾波輸出前置寄存器用于完成對(duì)來(lái)自I數(shù)據(jù)加權(quán)輸出累加器的I數(shù)據(jù)的前置寄存，I數(shù)據(jù)濾波輸出前置寄存器有1個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，該數(shù)據(jù)輸入端與I數(shù)據(jù)加權(quán)輸出累加器的輸出端相連接，包括24根并行的數(shù)據(jù)線，I數(shù)據(jù)濾波輸出前置寄存器的輸出端包含24根并行數(shù)據(jù)線，一方面作為I數(shù)據(jù)濾波輸出前置累加輸出與門的輸入，與后者的輸入端相連接，另一方面，該24根并行數(shù)據(jù)線中代表最高8比特的8根數(shù)據(jù)線作為I數(shù)據(jù)濾波輸出后置寄存器的輸入，與后者的輸入端相連接；
I數(shù)據(jù)濾波輸出前置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
I數(shù)據(jù)濾波輸出前置寄存器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I數(shù)據(jù)濾波輸出前置累加輸出與門和I數(shù)據(jù)濾波輸出后置寄存器的輸入端，然后接收來(lái)自I數(shù)據(jù)加權(quán)輸出累加器的I數(shù)據(jù)，并進(jìn)行前置寄存；
(27)I數(shù)據(jù)濾波輸出前置累加輸出與門
I數(shù)據(jù)濾波輸出前置累加輸出與門用于將I數(shù)據(jù)濾波輸出前置寄存器寄存的I數(shù)據(jù)反饋到I數(shù)據(jù)加權(quán)輸出累加器，I數(shù)據(jù)濾波輸出前置累加輸出與門有2個(gè)輸入端和1個(gè)輸出端，2個(gè)輸入端中的一個(gè)與I數(shù)據(jù)濾波輸出前置寄存器的輸出端相連接，包括24根并行的數(shù)據(jù)線。2個(gè)輸入端中的另一個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en的反相信號(hào)，使得在4倍碼片速率定時(shí)使能信號(hào)chipX4_en為高電平時(shí)，I數(shù)據(jù)濾波輸出前置累加輸出與門沒(méi)有輸出，I數(shù)據(jù)濾波輸出前置累加輸出與門包含24根并行數(shù)據(jù)線，每一根的輸出分別與I數(shù)據(jù)濾波輸出前置寄存器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為I數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
(28)Q數(shù)據(jù)濾波輸出前置寄存器
Q數(shù)據(jù)濾波輸出前置寄存器用于完成對(duì)來(lái)自Q數(shù)據(jù)加權(quán)輸出累加器的Q數(shù)據(jù)的前置寄存，Q數(shù)據(jù)濾波輸出前置寄存器有1個(gè)數(shù)據(jù)輸入端和1個(gè)輸出端，該數(shù)據(jù)輸入端與Q數(shù)據(jù)加權(quán)輸出累加器的輸出端相連接，包括24根并行的數(shù)據(jù)線，Q數(shù)據(jù)濾波輸出前置寄存器的輸出端包含24根并行數(shù)據(jù)線，一方面作為Q數(shù)據(jù)濾波輸出前置累加輸出與門的輸入，與后者的輸入端相連接，另一方面，該24根并行數(shù)據(jù)線中代表最高8比特的8根數(shù)據(jù)線作為Q數(shù)據(jù)濾波輸出后置寄存器的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)濾波輸出前置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
Q數(shù)據(jù)濾波輸出前置寄存器在工作時(shí)鐘信號(hào)的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到Q數(shù)據(jù)濾波輸出前置累加輸出與門和Q數(shù)據(jù)濾波輸出后置寄存器的輸入端，然后接收來(lái)自Q數(shù)據(jù)加權(quán)輸出累加器的Q數(shù)據(jù)，并進(jìn)行前置寄存；
(29)Q數(shù)據(jù)濾波輸出前置累加輸出與門
Q數(shù)據(jù)濾波輸出前置累加輸出與門用于將Q數(shù)據(jù)濾波輸出前置寄存器寄存的Q數(shù)據(jù)反饋到Q數(shù)據(jù)加權(quán)輸出累加器，Q數(shù)據(jù)濾波輸出前置累加輸出與門有2個(gè)輸入端和1個(gè)輸出端，2個(gè)輸入端中的一個(gè)與Q數(shù)據(jù)濾波輸出前置寄存器的輸出端相連接，包括24根并行的數(shù)據(jù)線，2個(gè)輸入端中的另一個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en的反相信號(hào)，使得在4倍碼片速率定時(shí)使能信號(hào)chipX4_en為高電平時(shí)，Q數(shù)據(jù)濾波輸出前置累加輸出與門沒(méi)有輸出，Q數(shù)據(jù)濾波輸出前置累加輸出與門包含24根并行數(shù)據(jù)線，每一根的輸出分別與Q數(shù)據(jù)濾波輸出前置寄存器相連的24根輸入數(shù)據(jù)線中的相應(yīng)一根的輸入一致，并作為Q數(shù)據(jù)加權(quán)輸出累加器的輸入，與后者的輸入端相連接；
(30)I數(shù)據(jù)濾波輸出后置寄存器
I數(shù)據(jù)濾波輸出后置寄存器用于完成對(duì)來(lái)自I數(shù)據(jù)濾波輸出前置寄存器的I數(shù)據(jù)的后置寄存，I數(shù)據(jù)濾波輸出后置寄存器有2個(gè)輸入端和1個(gè)輸出端。2個(gè)輸入端中的1個(gè)與I數(shù)據(jù)濾波輸出前置寄存器的輸出端代表最高8比特的8根數(shù)據(jù)線相連接，包含8根并行數(shù)據(jù)線，2個(gè)輸入端中的另1個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en，作為I數(shù)據(jù)濾波輸出后置寄存器的使能信號(hào)，I數(shù)據(jù)濾波輸出后置寄存器的輸出端包含8根并行數(shù)據(jù)線，作為I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入，與后者的輸入端相連接；
I數(shù)據(jù)濾波輸出后置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
I數(shù)據(jù)濾波輸出后置寄存器在工作時(shí)鐘信號(hào)和4倍碼片速率定時(shí)使能信號(hào)chipX4_en的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入端，然后接收來(lái)自I數(shù)據(jù)濾波輸出前置寄存器的I數(shù)據(jù)，并進(jìn)行后置寄存；
(31)Q數(shù)據(jù)濾波輸出后置寄存器
Q數(shù)據(jù)濾波輸出后置寄存器用于完成對(duì)來(lái)自Q數(shù)據(jù)濾波輸出前置寄存器的Q數(shù)據(jù)的后置寄存，Q數(shù)據(jù)濾波輸出后置寄存器有2個(gè)輸入端和1個(gè)輸出端，2個(gè)輸入端中的1個(gè)與Q數(shù)據(jù)濾波輸出前置寄存器的輸出端代表最高8比特的8根數(shù)據(jù)線相連接，包含8根并行數(shù)據(jù)線，2個(gè)輸入端中的另1個(gè)接收來(lái)自外部的4倍碼片速率定時(shí)使能信號(hào)chipX4_en，作為Q數(shù)據(jù)濾波輸出后置寄存器的使能信號(hào)，Q數(shù)據(jù)濾波輸出后置寄存器的輸出端包含8根并行數(shù)據(jù)線，作為I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入，與后者的輸入端相連接；
Q數(shù)據(jù)濾波輸出后置寄存器除了擁有上述輸入端之外，還擁有接收來(lái)自外部的16倍碼片速率的工作時(shí)鐘信號(hào)ckx16以及復(fù)位信號(hào)srst_b的輸入端；
Q數(shù)據(jù)濾波輸出后置寄存器在工作時(shí)鐘信號(hào)和4倍碼片速率定時(shí)使能信號(hào)chipX4_en的驅(qū)動(dòng)下，首先將寄存的數(shù)據(jù)發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸入端，然后接收來(lái)自Q數(shù)據(jù)濾波輸出前置寄存器的Q數(shù)據(jù)，并進(jìn)行后置寄存；
(32)I/Q數(shù)據(jù)濾波輸出復(fù)用器
I/Q數(shù)據(jù)濾波輸出復(fù)用器用于完成對(duì)來(lái)自I/Q數(shù)據(jù)濾波輸出后置寄存器的I/Q數(shù)據(jù)的復(fù)用和分時(shí)切換輸出，I/Q數(shù)據(jù)濾波輸出復(fù)用器有3個(gè)輸入端和1個(gè)輸出端，3個(gè)輸入端中的2個(gè)分別與I數(shù)據(jù)濾波輸出后置寄存器和Q數(shù)據(jù)濾波輸出后置寄存器的輸出端相連接，這2個(gè)輸入端的每一個(gè)包含8根并行數(shù)據(jù)線，3個(gè)輸入端中的另1個(gè)是選擇控制信號(hào)輸入端，接收來(lái)自外部的復(fù)用器輸出選擇控制信號(hào)mux_select，復(fù)用器輸出選擇控制信號(hào)mux_select以4倍碼片速率發(fā)送到I/Q數(shù)據(jù)濾波輸出復(fù)用器，I/Q數(shù)據(jù)濾波輸出復(fù)用器的輸出端包含8根并行數(shù)據(jù)線；
I/Q數(shù)據(jù)濾波輸出復(fù)用器在復(fù)用器輸出選擇控制信號(hào)mux_select的驅(qū)動(dòng)下，對(duì)來(lái)自I/Q數(shù)據(jù)濾波輸出后置寄存器的I/Q數(shù)據(jù)進(jìn)行復(fù)用和分時(shí)切換輸出，數(shù)字基帶濾波器BBF最終輸出的是按8倍擴(kuò)展調(diào)制碼片速率復(fù)用的8比特txiqdata[7:0]數(shù)據(jù)。
全文摘要
本發(fā)明給出一種TD-SCDMA、B3G(Beyond 3G)、4G(第四代移動(dòng)通信)終端的數(shù)字基帶濾波器，該數(shù)字基帶濾波器的基帶濾波過(guò)程采用流水線技術(shù)實(shí)現(xiàn)，該流水線過(guò)程可劃分成輸入的I/Q數(shù)據(jù)的移位寄存、輸入的I/Q數(shù)據(jù)的分組選擇、查表獲得相應(yīng)濾波器抽頭系數(shù)、各階輸入的I/Q數(shù)據(jù)的加權(quán)計(jì)算、加權(quán)后I/Q數(shù)據(jù)的累加等若干處理環(huán)節(jié)。本發(fā)明提出的這種數(shù)字基帶濾波器給出了基帶濾波的流水線處理過(guò)程各處理環(huán)節(jié)的時(shí)序同步實(shí)現(xiàn)方法。
文檔編號(hào)H04L25/02GK101170528SQ200710070699
公開日2008年4月30日 申請(qǐng)日期2007年9月14日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者許曉斌, 許雪琦 申請(qǐng)人:浙江華立通信集團(tuán)有限公司