專利名稱：使用一組多項(xiàng)式來確定消息余式的制作方法
技術(shù)領(lǐng)域：

本發(fā)明涉及一種用于確定消息m(x)的余式的方法、裝置和設(shè)備。

背景技術(shù)：

例如，由于多種原因可能會(huì)損壞通過網(wǎng)絡(luò)連接傳輸或從存儲(chǔ)設(shè)備取回的數(shù)據(jù)。例如，有噪聲的傳輸線可將“1”信號(hào)改變?yōu)椤?”，或反之亦然。為了檢測損壞，數(shù)據(jù)經(jīng)常伴隨有從該數(shù)據(jù)導(dǎo)出的一些值，如校驗(yàn)和。數(shù)據(jù)的接收機(jī)可重新計(jì)算校驗(yàn)和并與原始校驗(yàn)和相比較來確認(rèn)數(shù)據(jù)可能無誤傳輸。

識(shí)別數(shù)據(jù)損壞的常用技術(shù)被稱為循環(huán)冗余校驗(yàn)(CRC)。雖然不是字面上的校驗(yàn)和，但是以非常相同的方式使用CRC值。即，原始計(jì)算的CRC與重新計(jì)算的CRC的比較可可以以非常高的概率識(shí)別數(shù)據(jù)損壞。CRC計(jì)算基于把消息比特解釋為多項(xiàng)式，其中消息的每個(gè)比特代表一個(gè)多項(xiàng)式系數(shù)。例如，消息“1110”相應(yīng)于多項(xiàng)式x3+x2+x+0。消息除以稱為密鑰的另一個(gè)多項(xiàng)式。例如，其它多項(xiàng)式可能是“11”或x+1。CRC是消息除以密鑰的余數(shù)。但是，CRC多項(xiàng)式除法稍微不同于普通的除法，因?yàn)樗谟邢抻騁F(2)(即，模2的整數(shù)集)計(jì)算。更簡單提出偶數(shù)系數(shù)變成零且奇數(shù)系數(shù)變成一。

已開發(fā)了多種技術(shù)來執(zhí)行CRC計(jì)算。第一種技術(shù)使用專用CRC電路來實(shí)現(xiàn)特定多項(xiàng)式密鑰。這個(gè)方法可產(chǎn)生具有很小面積(footprint)的速度很快的電路。但是考慮到使用的多項(xiàng)式密鑰，速度和大小經(jīng)常以不靈活為代價(jià)實(shí)現(xiàn)。另外，支持多個(gè)密鑰可幾乎線性地增加支持的每個(gè)密鑰的電路面積。

第二種常用技術(shù)特征是CRC查找表，在該表中對(duì)于給定的多項(xiàng)式以及數(shù)據(jù)輸入和余數(shù)的組，計(jì)算和存儲(chǔ)了所有可能的CRC結(jié)果。確定CRC成為執(zhí)行表格查找的簡單方式。但是，這個(gè)方法一般具有相對(duì)大的電路面積且可需要完全重新填充查找表，來改變正使用的多項(xiàng)式密鑰。

第三種技術(shù)是可編程CRC電路。這幾乎允許在合理有效的芯片面積(die area)數(shù)量內(nèi)支持任何多項(xiàng)式。不幸的是，這個(gè)方法比上述方法的性能低得多。


發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個(gè)方面，提供了用于確定消息m(x)的余式的方法，該方法包括載入從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式中的每一個(gè)的至少一部分；和使用一組級(jí)來確定相應(yīng)于m(x)mod g(x)的消息余式，該組級(jí)中的個(gè)別級(jí)將該組多項(xiàng)式中相應(yīng)一個(gè)的至少一部分應(yīng)用到該組級(jí)中前一個(gè)級(jí)輸出的數(shù)據(jù)。

根據(jù)本發(fā)明的另一個(gè)方面，提供了一種關(guān)于第一多項(xiàng)式g(x)在有限域GF(2)確定消息m的余式的裝置，該裝置包括一組存儲(chǔ)元件，存儲(chǔ)從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式中的每一個(gè)的至少一部分；和一組級(jí)，耦合到該組存儲(chǔ)元件中相應(yīng)的存儲(chǔ)元件，該組級(jí)中相應(yīng)的級(jí)包括數(shù)字邏輯門，將存儲(chǔ)在該組存儲(chǔ)元件中相應(yīng)存儲(chǔ)元件中的值應(yīng)用到該級(jí)的相應(yīng)輸入。

根據(jù)本發(fā)明的另一個(gè)方面，提供了一種設(shè)備，包括至少一個(gè)媒體接入控制器(MAC)，從網(wǎng)絡(luò)接收消息；至少一個(gè)處理器，可通信地耦合到該至少一個(gè)媒體接入控制器；該設(shè)備包括關(guān)于第一多項(xiàng)式g(x)在有限域GF(2)確定消息的余式的電路，該電路包括一組存儲(chǔ)元件，存儲(chǔ)從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式；和一組級(jí)，耦合到該組存儲(chǔ)元件中相應(yīng)的存儲(chǔ)元件，該組級(jí)中的相應(yīng)級(jí)包括數(shù)字邏輯門，將存儲(chǔ)在該組存儲(chǔ)元件中相應(yīng)存儲(chǔ)元件中的值應(yīng)用到相應(yīng)級(jí)的相應(yīng)輸入。




圖1是示出了應(yīng)用一組預(yù)先計(jì)算的多項(xiàng)式來確定多項(xiàng)式除法余式的一組級(jí)的示圖。

圖2是一組預(yù)先計(jì)算的多項(xiàng)式的示圖。

圖3是示出了對(duì)預(yù)先計(jì)算的多項(xiàng)式和輸入數(shù)據(jù)執(zhí)行并行操作的級(jí)的示圖。

圖4A和4B是采樣級(jí)的數(shù)字邏輯門的示圖。

圖5是計(jì)算多項(xiàng)式除法余式的系統(tǒng)示圖。

具體實(shí)施例方式
圖1示出了可編程循環(huán)冗余校驗(yàn)(CRC)電路100的采樣實(shí)施方式。電路100可粗略地實(shí)現(xiàn)與查找表CRC實(shí)施方式一樣的性能并且僅稍微比在典型多項(xiàng)式上操作的專用CRC電路實(shí)施方式慢。從芯片面積的觀點(diǎn)，電路100可能是比查找表方法小的數(shù)量級(jí)且在專用電路實(shí)施方式的數(shù)量級(jí)內(nèi)。

電路100使用一系列從多項(xiàng)式密鑰導(dǎo)出的預(yù)先計(jì)算的多項(xiàng)式100a-100d。預(yù)先計(jì)算的多項(xiàng)式100a-100d的比特載入存儲(chǔ)元件(如，寄存器或存儲(chǔ)單元)并饋入一系列級(jí)106a-106d，在途中這些級(jí)依次將初始消息減少到較小的中間值，從而在級(jí)106d輸出最終CRC結(jié)果。例如，如所示出的，級(jí)106a-106d輸出的數(shù)據(jù)寬度rb-rd隨著每個(gè)連續(xù)的級(jí)而減小。構(gòu)建預(yù)先計(jì)算的多項(xiàng)式100a-100d和級(jí)106d-106a，以使得關(guān)于最終的余式，初始輸入ra和級(jí)輸出rb-rd相互之間是同余的(即，ra≡rb≡rc≡rd)。另外，預(yù)先計(jì)算的多項(xiàng)式100a-100d允許級(jí)106a-106d并行執(zhí)行許多計(jì)算，減少確定CRC余式所需的門延遲的數(shù)量。對(duì)應(yīng)不同密鑰重新編程電路110可以簡單地是將預(yù)先計(jì)算的多項(xiàng)式的合適組載入存儲(chǔ)元件100a-100d的方式。

圖2示出了預(yù)先計(jì)算的一組多項(xiàng)式的采樣，gi(x)，100a-100d(如，g4、g2、g1和g0)。通過檢查，這些多項(xiàng)式100a-100d具有這樣的特性，即該組中的每個(gè)連續(xù)多項(xiàng)式100a-100d特征是前導(dǎo)的1比特(第i+k比特)后跟隨i個(gè)零102(陰影)并以生成(CRC)多項(xiàng)式(如，g0)的次數(shù)的數(shù)據(jù)104的k個(gè)比特結(jié)束。這些多項(xiàng)式100a-100d的形式使得每一級(jí)106a-106d能夠?qū)⑤斎霐?shù)據(jù)減少到較小但CRC等效的值。例如，從一些9比特多項(xiàng)式g0(x)導(dǎo)出一組多項(xiàng)式{g4(x)，g2(x)，g1(x)}之后，可對(duì)16比特的輸入數(shù)據(jù)確定CRC。在操作期間，應(yīng)用g4(x)將輸入數(shù)據(jù)從16個(gè)比特減少到12個(gè)比特，接下來g2(x)可將輸入數(shù)據(jù)從12個(gè)比特減少到10個(gè)比特，依此類推，直到最后的級(jí)106d輸出8個(gè)比特余式。另外，如下面更詳細(xì)地描述，給定級(jí)106a-106d可使用多項(xiàng)式100a-100d來并行處理輸入數(shù)據(jù)的互不相交的區(qū)域。

更嚴(yán)格地，令g(x)是k+1比特的k次CRC多項(xiàng)式，其中一直設(shè)置前導(dǎo)比特以使得余式可跨度k個(gè)比特。多項(xiàng)式g(x)被定義為 gj∈GF(2)
接著，多項(xiàng)式gi(x)被定義為 gi(x)＝xk+i+[xk+i modg(x)]
根據(jù)gi(x)的這個(gè)定義，可計(jì)算多項(xiàng)式序列作為原始多項(xiàng)式g(x)和i的選擇值的函數(shù)。

CRC多項(xiàng)式g(x)除gi(x) g(x)|gi(x) 證明 gi(x)＝xk+i+[xk+i modg(x)] ＝xk+i+[xk+i-ai(x)g(x)] -對(duì)于一些ai(x) ＝ai(x)g(x) 根據(jù)這個(gè)，可定義一個(gè)遞歸，其中在每個(gè)級(jí)，消息m(x)部分減少一個(gè)預(yù)先計(jì)算的多項(xiàng)式。

令m(x)為2L比特的消息，r(x)是k比特結(jié)果 rj，mj∈GF(2) r(x)＝[m(x)·xk modg(x)] 其中，m(x)通過xk移位，創(chuàng)建空間將最后生成的CRC余式附加到消息m(x)中。因此對(duì)于i≥1 r0(x)＝m(x)·xk 因此，ri(x)≡r0(x)modg(x)，這由對(duì)i的歸納證明 r1(x)≡r0(x)modg(x) 證明 ri(x)≡ri-1(x)modg(x) 證明
最后，rL(x)＝r(x)，這從以上的觀測結(jié)果得出 rL(x)＝[rL-1(x)modg0(x)] ＝[m(x)·xk-b(x)·g(x)]modg0(x) -對(duì)于一些b(x) ＝m(x)·xk modg(x)
這些等式提供能以更多種電路實(shí)現(xiàn)的CRC計(jì)算的方法。例如，圖3示出了實(shí)施上述方法的電路的高層結(jié)構(gòu)。如所示出的，通過從級(jí)輸入中減去預(yù)先計(jì)算的多項(xiàng)式gi(x)的k個(gè)最低有效位104的倍數(shù)，給定級(jí)106a-106d可減少輸入數(shù)據(jù)r。再次，雖然較小寬度，對(duì)于CRC計(jì)算，最后作為結(jié)果產(chǎn)生的級(jí)輸出與輸入是同余的。

示出的采樣實(shí)施方式特征是級(jí)106a-106d，它們將gi(x)的k個(gè)最低有效位104和輸入數(shù)據(jù)的各個(gè)位進(jìn)行相與110a-110d(例如相乘)。步驟不需要gi(x)的i個(gè)零102和初始的“1”，因?yàn)樗麄儾挥绊懠?jí)計(jì)算的結(jié)果。因此，電路僅需要存儲(chǔ)gi(x)的k個(gè)最低有效位。

為了示例操作，假定r0具有開始“1010...”的值，且g4(x)的k個(gè)最低有效位具有“001010010”的值，第一個(gè)110a和第三個(gè)110c與門會(huì)輸出“001010010”，同時(shí)第二110b和第四個(gè)110d與門會(huì)輸出0。如圖3中的陰影節(jié)點(diǎn)所示出的，可將與門110a-110d的輸出排成一行來根據(jù)輸入數(shù)據(jù)的各個(gè)比特的位置移位(即，相乘)門110a-110d輸出。即，將在輸入數(shù)據(jù)最高有效位上操作的門110a的輸出移位i-1位，且每個(gè)隨后的門110b-110d將這個(gè)移位遞減1位。例如，關(guān)于輸入數(shù)據(jù)將相應(yīng)于r0的最高有效位的門110a的輸出移位3位，將相應(yīng)于r0的下一個(gè)最高有效位的門110b的輸出移位2位，等等。接著，可通過門110a-110d的輸出的移位排列來減(例如，異或)輸入數(shù)據(jù)。減的結(jié)果將輸入數(shù)據(jù)減少對(duì)于i＞0的多項(xiàng)式中等于零102的數(shù)目的位數(shù)。實(shí)質(zhì)上，輸入數(shù)據(jù)r0的i個(gè)最高有效位作為選擇器，使得輸入數(shù)據(jù)減gi(x)的k個(gè)最低有效位的某些倍數(shù)或輸出不改變輸入數(shù)據(jù)的零。

如所示出的，級(jí)106a的與門110a-110d可并行操作，因?yàn)樗麄児ぷ髟谳斎霐?shù)據(jù)的互不相交的部分。即，每個(gè)與門110a-110d可同時(shí)并行處理r0的不同位。這個(gè)并行處理可顯著加速CRC計(jì)算。另外，不同的級(jí)也可并行處理數(shù)據(jù)。例如，級(jí)106b的門110e可在恰好靠近操作開始的地方執(zhí)行它的選擇，因?yàn)椴桓淖價(jià)0的最高有效位到達(dá)級(jí)106b。

圖4A描述了遵守圖3示出的結(jié)構(gòu)的采樣級(jí)106a實(shí)施方式的數(shù)字邏輯門。在這個(gè)例子中，級(jí)106a接收16位輸入值(例如，r0＝輸入數(shù)據(jù)[15:0])和g4(x)的k個(gè)最低有效位。級(jí)106a使用i組與門110a-110d處理輸入值的第i個(gè)最高有效位，其中每個(gè)輸入數(shù)據(jù)位與g4(x)的k個(gè)最低有效位的每個(gè)經(jīng)與門110a-110d相與。圖4A中的每組k個(gè)與門110a-110d與圖3中單個(gè)與門的概念描述一致。與門陣列110a-110d的輸出基于輸入數(shù)據(jù)比特位置排列并饋送到異或門112a-112d樹，該異或門樹從輸入數(shù)據(jù)的剩余位減去移位的與門110a-110d輸出(即，輸入數(shù)據(jù)減去i個(gè)最高有效位)。

圖4B描述了接收output_1數(shù)據(jù)[11:0]并生成輸出output_2數(shù)據(jù)[9:0]的隨后級(jí)106b的數(shù)字邏輯門。級(jí)106b接收級(jí)106a輸出的12比特值并使用g2(x)將12比特值減少到CRC同余的10比特值。級(jí)106a，106b共享與門和異或樹的i陣列的相同基本結(jié)構(gòu)，該與門對(duì)gi(x)的k個(gè)最低有效位操作，異或樹從級(jí)輸入減去移位的與門輸出以生成級(jí)輸出值?？上嗨频貥?gòu)造用于i的不同值的其他級(jí)。

圖3，4A和4B示出的結(jié)構(gòu)僅僅是示例且可使用更多種其他實(shí)施方式。例如，在采樣圖中，每個(gè)級(jí)106a-106d并行處理輸入數(shù)據(jù)的第i個(gè)最高有效位。在其他實(shí)施方式中，可并行使用大于或小于i的多個(gè)比特，但是，這可能不會(huì)減少給定級(jí)的輸出數(shù)據(jù)的大小。

以上示出的結(jié)構(gòu)可用于推導(dǎo)預(yù)先計(jì)算的多項(xiàng)式。例如，可通過清零與gi(x)相關(guān)的存儲(chǔ)元件并加載具有多項(xiàng)式密鑰的k個(gè)最低有效位的g0來執(zhí)行此推導(dǎo)?？赏ㄟ^將xk+i作為數(shù)據(jù)輸入應(yīng)用到該電路并將g0級(jí)輸出的作為結(jié)果最后產(chǎn)生的k個(gè)最低有效位作為與gi相關(guān)的值存儲(chǔ)，來確定與連續(xù)gi相關(guān)的比特。例如，為了推導(dǎo)g2的多項(xiàng)式，可將xk+2應(yīng)用為電路，可裝載g0級(jí)的作為結(jié)果最后產(chǎn)生的k比特輸出作為g2多項(xiàng)式的值。

圖5描述了使用上述技術(shù)的采樣CRC實(shí)施方式。該實(shí)施方式按32比特的段120對(duì)較大消息的連續(xù)部分起作用。如所示出的，采樣實(shí)施方式通過任何預(yù)先存在的余式122對(duì)消息的給定部分120進(jìn)行移位處理124，126和異或處理128，并使用級(jí)106a-106f和各個(gè)預(yù)先計(jì)算的多項(xiàng)式gi(x)的k個(gè)比特計(jì)算CRC余式。此外，連續(xù)的級(jí)106a-106e將輸入數(shù)據(jù)減少i比特，直到級(jí)106f輸出余式值。接著，電路將余數(shù)饋送回122，用于處理下一個(gè)消息部分124。應(yīng)用最終消息部分120之后剩余的余式是作為整體對(duì)消息確定的CRC值。這可附加到消息或與接收到的CRC值相比較，來確定數(shù)據(jù)損壞是否可能發(fā)生。

圖5中示出的系統(tǒng)特征是(L+1)個(gè)級(jí)106a-106f，其中多項(xiàng)式是i＝{0，2n-1，n＝1到L}的形式。但是，i的這個(gè)嚴(yán)格的幾何級(jí)數(shù)是不必要的且i的其他值可用于減少消息。另外，在較低的多項(xiàng)式級(jí)(例如，i＜4)，放棄圖3，4A和4B中描述的級(jí)結(jié)構(gòu)并以傳統(tǒng)的位串行或其他的方式使用g0來處理輸入值可能更有效。

上述技術(shù)可用于提高CRC計(jì)算速度，功率效率和電路面積。同樣地，上述技術(shù)可應(yīng)用在如網(wǎng)絡(luò)處理器，安全處理器，芯片組，ASIC(專用集成電路)和處理器或處理器核內(nèi)的功能單元的多種環(huán)境，在那里處理高時(shí)鐘速度，同時(shí)支持任意多項(xiàng)式的能力是特別重要的。作為一個(gè)例子，上述CRC電路可集成到具有一個(gè)或多個(gè)媒體接入控制器(如，以太網(wǎng)MAC)的設(shè)備，該控制器耦合到一個(gè)或多個(gè)處理器或處理器核。在網(wǎng)絡(luò)接口卡(NIC)，芯片組中，這樣的電路可集成到處理器本身作為協(xié)處理器，等等。CRC電路可對(duì)網(wǎng)絡(luò)分組內(nèi)包括的數(shù)據(jù)(例如，分組報(bào)頭和/或有效載荷)執(zhí)行操作。另外，雖然結(jié)合CRC計(jì)算進(jìn)行了描述，這個(gè)技術(shù)可應(yīng)用到如對(duì)GF(2)的其他余式計(jì)算(例如，橢圓曲線密碼術(shù))的多種計(jì)算中。

這里使用的術(shù)語電路包括硬線電路，數(shù)字電路，模擬電路，可編程電路等的實(shí)施方式。可編程電路可對(duì)布置在存儲(chǔ)介質(zhì)上的計(jì)算機(jī)指令進(jìn)行操作。

其他實(shí)施例在下面的權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種用于確定消息m(x)的余式的方法，該方法包括
載入從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式中的每一個(gè)的至少一部分；和
使用一組級(jí)來確定相應(yīng)于m(x)mod g(x)的消息余式，該組級(jí)中的個(gè)別級(jí)將該組多項(xiàng)式中相應(yīng)一個(gè)的至少一部分應(yīng)用到該組級(jí)中前一個(gè)級(jí)輸出的數(shù)據(jù)。
2.權(quán)利要求1的方法，其中該組多項(xiàng)式包括具有前綴和k位余數(shù)的多項(xiàng)式，其中k是正整數(shù)，其中該組多項(xiàng)式的一個(gè)多項(xiàng)式的前綴由等于1的最高有效位跟隨一組零或多個(gè)連續(xù)零組成，且其中在該組一個(gè)或多個(gè)連續(xù)零中的零對(duì)于該組中的連續(xù)多項(xiàng)式而增加。
3.權(quán)利要求2的方法，其中對(duì)于i的多個(gè)值，該組多項(xiàng)式遵從
gi(x)＝xk+i+[xk+imod g(x)]
這里i是整數(shù)。
4.權(quán)利要求1的方法，其中該組級(jí)中相應(yīng)的級(jí)接收ri-1(x)的比特并輸出ri(x)的比特使得ri(x)≡ri-1(x)。
5.權(quán)利要求1的方法，進(jìn)一步包括下面的至少一個(gè)(1)將余式附加到消息以便通過網(wǎng)絡(luò)發(fā)送，和(2)將余式與前面計(jì)算出的余式相比較。
6.權(quán)利要求2的方法，其中，在所述級(jí)中的個(gè)別的級(jí)中，該組多項(xiàng)式中與相應(yīng)級(jí)相關(guān)的一個(gè)多項(xiàng)式的至少一部分與相應(yīng)級(jí)接收到的輸入數(shù)據(jù)的相應(yīng)位進(jìn)行多項(xiàng)式乘法。
7.權(quán)利要求6的方法，其中輸入數(shù)據(jù)的相應(yīng)位由與相應(yīng)多項(xiàng)式前綴內(nèi)該組一個(gè)或多個(gè)連續(xù)零中零的數(shù)目相等的位數(shù)組成。
8.權(quán)利要求6的方法，其中，對(duì)于輸入數(shù)據(jù)的相應(yīng)位并行進(jìn)行與輸入數(shù)據(jù)的相應(yīng)位的多項(xiàng)式乘法。
9.一種關(guān)于第一多項(xiàng)式g(x)在有限域GF(2)確定消息m的余式的裝置，該裝置包括
一組存儲(chǔ)元件，存儲(chǔ)從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式中的每一個(gè)的至少一部分；和
一組級(jí)，耦合到該組存儲(chǔ)元件中相應(yīng)的存儲(chǔ)元件，該組級(jí)中相應(yīng)的級(jí)包括數(shù)字邏輯門，將存儲(chǔ)在該組存儲(chǔ)元件中相應(yīng)存儲(chǔ)元件中的值應(yīng)用到該級(jí)的相應(yīng)輸入。
10.權(quán)利要求9的裝置，其中該組多項(xiàng)式包括具有前綴和k位余數(shù)的多項(xiàng)式，其中k是正整數(shù)，其中該組多項(xiàng)式的一個(gè)多項(xiàng)式的前綴由等于1的最高有效位跟隨一組零或多個(gè)連續(xù)零組成，且其中在該組一個(gè)或多個(gè)連續(xù)零中零的數(shù)目對(duì)與該組中的連續(xù)多項(xiàng)式而增加。
11.權(quán)利要求10的裝置，其中對(duì)于i的多個(gè)值，該組多項(xiàng)式包括遵從下式的多項(xiàng)式
gi(x)＝xk+i+[xk+imod g(x)]
這里i是整數(shù)。
12.權(quán)利要求9的裝置，其中該組級(jí)中的相應(yīng)級(jí)接收ri-1(x)的比特并輸出ri(x)的比特，使得ri(x)＝ri-1(x)。
13.權(quán)利要求10的裝置，其中在該組級(jí)中的個(gè)別級(jí)中，與相應(yīng)級(jí)相關(guān)的相應(yīng)多項(xiàng)式k位余數(shù)與相應(yīng)級(jí)的輸入數(shù)據(jù)比特一起饋入與門。
14.權(quán)利要求13的裝置，其中饋入與門的相應(yīng)輸入數(shù)據(jù)比特由與相應(yīng)多項(xiàng)式前綴的該組零或多個(gè)連續(xù)零中連續(xù)零的數(shù)目相等的位數(shù)組成。
15.權(quán)利要求13的裝置，其中數(shù)字邏輯門包括耦合到與門輸出和級(jí)輸入數(shù)據(jù)的最低有效位的異或(XOR)門樹。
16.權(quán)利要求9的裝置，進(jìn)一步包括將該組多項(xiàng)式的新值載入存儲(chǔ)元件的電路。
17.一種設(shè)備，包括
至少一個(gè)媒體接入控制器(MAC)，從網(wǎng)絡(luò)接收消息；
至少一個(gè)處理器，可通信地耦合到該至少一個(gè)媒體接入控制器；
該設(shè)備包括關(guān)于第一多項(xiàng)式g(x)在有限域GF(2)確定消息的余式的電路，該電路包括
一組存儲(chǔ)元件，存儲(chǔ)從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式；和
一組級(jí)，耦合到該組存儲(chǔ)元件中相應(yīng)的存儲(chǔ)元件，該組級(jí)中的相應(yīng)級(jí)包括數(shù)字邏輯門，將存儲(chǔ)在該組存儲(chǔ)元件中相應(yīng)存儲(chǔ)元件中的值應(yīng)用到相應(yīng)級(jí)的相應(yīng)輸入。
18.權(quán)利要求17的設(shè)備，其中該組多項(xiàng)式包括具有前綴和k位余數(shù)的多項(xiàng)式，其中k是正整數(shù)，其中該組多項(xiàng)式中的一個(gè)多項(xiàng)式的前綴由等于1的最高有效位跟隨一組零或多個(gè)連續(xù)零組成，且其中在該組零或多個(gè)連續(xù)零中連續(xù)零的數(shù)目對(duì)于該組中的連續(xù)多項(xiàng)式而增加。
19.權(quán)利要求18的設(shè)備，其中對(duì)于i的多個(gè)值，該組多項(xiàng)式包括遵從下式的多項(xiàng)式
gi(x)＝xk+i+[xk+imod g(x)]
這里i是整數(shù)。
20.權(quán)利要求17的設(shè)備，其中在該組級(jí)的個(gè)別級(jí)中，與相應(yīng)級(jí)相關(guān)的相應(yīng)多項(xiàng)式k位余數(shù)與相應(yīng)級(jí)的輸入數(shù)據(jù)比特一起饋入與門；和
其中饋入與門的相應(yīng)輸入數(shù)據(jù)比特由與相應(yīng)多項(xiàng)式前綴的該組零或多個(gè)連續(xù)零中連續(xù)零的數(shù)目相等的位數(shù)組成。
全文摘要
描述了一種用于確定消息余式的方法。該方法包括載入從第一多項(xiàng)式g(x)導(dǎo)出的一組多項(xiàng)式中的每一個(gè)的至少一部分，和使用一組級(jí)確定余式。所述級(jí)中的個(gè)別級(jí)將各個(gè)導(dǎo)出多項(xiàng)式級(jí)應(yīng)用到前述一個(gè)級(jí)組中前一個(gè)級(jí)輸出的數(shù)據(jù)。
文檔編號(hào)H04L1/00GK101162964SQ200610064078
公開日2008年4月16日 申請(qǐng)日期2006年12月30日 優(yōu)先權(quán)日2006年10月12日
發(fā)明者W·哈森普洛夫, B·布雷斯, G·高巴茨 申請(qǐng)人:英特爾公司