專(zhuān)利名稱(chēng)：用于通信的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于通信的半導(dǎo)體集成電路，該集成電路中具有利用傳輸基帶信號(hào)調(diào)制載波信號(hào)的調(diào)制電路，以及還涉及一種用于消除調(diào)制電路的DC偏移的技術(shù)。更具體地，本發(fā)明涉及一種有效地應(yīng)用于安裝在無(wú)線(xiàn)電通信系統(tǒng)上的用于通信的半導(dǎo)體集成電路的技術(shù)，所述無(wú)線(xiàn)電通信系統(tǒng)諸如蜂窩電話(huà)，具有僅僅調(diào)制相位分量的方式和調(diào)制相位分量與幅度分量的方式。
背景技術(shù)：
在諸如蜂窩電話(huà)的無(wú)線(xiàn)電通信系統(tǒng)中，使用用于通信的半導(dǎo)體集成電路(以下稱(chēng)作RF IC)，其通過(guò)由混頻器混頻高頻率的本地振蕩信號(hào)(載波信號(hào))與接收信號(hào)或者傳輸基帶信號(hào)，進(jìn)行下變頻/上變頻，調(diào)制傳輸信號(hào)，以及解調(diào)接收信號(hào)。
近年來(lái)正在實(shí)際使用的GSM(全球移動(dòng)通信系統(tǒng))等的無(wú)線(xiàn)電通信系統(tǒng)，其具有稱(chēng)作EDGE(用于GSM演進(jìn)的增強(qiáng)數(shù)據(jù)速率)的模式，不僅包括調(diào)制載波的相位分量的GMSK(高斯濾波型最小移頻鍵控)調(diào)制方式，而且包括調(diào)制載波的相位分量與幅度分量的3π/8旋轉(zhuǎn)8-PSK(相移鍵控)調(diào)制方式，以及其可以在切換調(diào)制方式的同時(shí)執(zhí)行通信。在EDGE方式中，不僅執(zhí)行相位調(diào)制、而且執(zhí)行幅度調(diào)制，以便可以比僅僅執(zhí)行相位調(diào)制的GMSK方式高的速度執(zhí)行數(shù)據(jù)通信。
近年來(lái)，需求不僅能夠使用根據(jù)GSM的信號(hào)、而且能夠使用根據(jù)WCDMA(寬帶碼分多址)的信號(hào)的雙頻蜂窩電話(huà)，所述WCDMA使用擴(kuò)展頻譜作為多路復(fù)用方法，使用QPSK(四相移相鍵控)作為調(diào)制方法(日本未審專(zhuān)利公開(kāi)No.平成11(1999)-205401)。

發(fā)明內(nèi)容
本發(fā)明的發(fā)明人檢查了為了降低對(duì)于具有處理根據(jù)GSM信號(hào)的功能的蜂窩電話(huà)的用于通信的半導(dǎo)體集成電路的成本，通過(guò)使用用于傳送恒定電流的PNP雙極型晶體管而從調(diào)制電路中消除PNP雙極型晶體管而獲得的用于通信的半導(dǎo)體集成電路，該集成電路中具有由NPN雙極型晶體管與MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)構(gòu)造的調(diào)制電路。
結(jié)果，本發(fā)明人已經(jīng)發(fā)現(xiàn)了不使用PNP雙極型晶體管的調(diào)制電路具有問(wèn)題，即稱(chēng)作載波泄漏的特性降低顯著地發(fā)生，成品率惡化。所述載波泄漏是這種問(wèn)題，即由于調(diào)制電路的DC偏移，使得載波的頻率分量包括在傳輸信號(hào)中。
在下文將描述由所述調(diào)制電路的DC偏移所引起的載波泄漏。
圖3A與3B示出了本發(fā)明人檢查的僅僅由NPN雙極型晶體管與MOSFET(晶體管)構(gòu)造的調(diào)制電路的輸入部分的電路。所述輸入電路用來(lái)把作為輸入信號(hào)的I信號(hào)(所述基波的同相分量)或者Q信號(hào)(所述基波的正交分量)放大的同時(shí)轉(zhuǎn)換為適合于放大信號(hào)的下一級(jí)中的混頻器的電平信號(hào)。示出了所述I信號(hào)側(cè)的輸入電路。所述Q信號(hào)側(cè)的輸入電路與所述I信號(hào)側(cè)的輸入電路相同。圖3A示出了使用PMOS類(lèi)型雙極型晶體管作為用于恒定電流的晶體管Q3與Q4的電路，圖3B示出了使用PNP雙極型晶體管作為所述晶體管Q3與Q4的電路。
在圖3A的電路中，由于P類(lèi)型MOSFET的門(mén)限電壓Vth的變化，在下一級(jí)中的混頻器的輸入端產(chǎn)生偏移電壓。在所述電路3B中，由于PNP類(lèi)型雙極型晶體管的基極-發(fā)射極電壓Vbe的變化，在下一級(jí)中的混頻器的輸入端產(chǎn)生偏移電壓。在現(xiàn)有半導(dǎo)體制造工藝中，所述電壓Vth比電壓Vbe的變化大。因此顯然地，如圖4A與4B所示，在使用圖3A的電路的情況下的載波泄漏多于使用圖3B的電路的情況下，所述載波泄漏是指所述混頻器的輸入偏移電壓增加并且作為所述混頻器另一個(gè)輸入的載波(載波信號(hào))的頻率分量出現(xiàn)在輸出端中。
圖4A示出了在使用圖3A的電路的情況下的頻譜，圖4B示出了在使用電路3B的情況下的頻譜。在圖4A與4B的每一個(gè)中，具有最高峰值的中心波是想要的波，所述中心波左側(cè)的波是載波。當(dāng)比較圖4A與4B時(shí)，很清楚圖4A中例如與想要的波相隔64kHz的所述載波分量大于圖4B。
所述載波的分量是對(duì)于想要的波的噪聲分量。很明顯，如果作為在所述需要波的信號(hào)電平與所述載波信號(hào)電平之間的差的載波泄漏數(shù)量是如規(guī)范的-31dBc或者更少，在使用圖3A的電路的情況下發(fā)生諸如相位準(zhǔn)確度的傳輸特性的劣化。
已經(jīng)在如上所述背景中實(shí)現(xiàn)了本發(fā)明，本發(fā)明的目的是提供一種用于通信的半導(dǎo)體集成電路(RF IC)，即使當(dāng)通過(guò)使用具有很大變化的廉價(jià)部件構(gòu)造調(diào)制電路時(shí)，也能實(shí)現(xiàn)高產(chǎn)出而不惡化載波泄漏。
作為消除在所述調(diào)制電路中DC偏移的技術(shù)，例如，是在日本未審專(zhuān)利公開(kāi)(JP-A)No.平成11(1999)-205401中公開(kāi)的發(fā)明。在JP-A No.11(1999)-205401中的發(fā)明，在把預(yù)定信號(hào)從基帶電路發(fā)送到調(diào)制電路的同時(shí)執(zhí)行校準(zhǔn)。相反，本發(fā)明的RF IC可以在其內(nèi)部執(zhí)行校準(zhǔn)。執(zhí)行校準(zhǔn)的方式彼此不同。本發(fā)明不能從JP-A No.11-205401的發(fā)明中容易實(shí)現(xiàn)。
本發(fā)明的上述與其它目的和新的特征將從說(shuō)明書(shū)與附加附圖的描述變得清楚。
以下將簡(jiǎn)短描述在說(shuō)明書(shū)中公開(kāi)的代表本發(fā)明之一的概述。
一種半導(dǎo)體集成電路(RF IC)，包括由差分放大器電路和電平移動(dòng)器構(gòu)造的輸入電路，其是在稱(chēng)為吉爾伯特單元(Gilbert Cell)的差分電路的混頻器的前一級(jí)提供的；以及通過(guò)相加I/Q信號(hào)(傳輸基帶信號(hào))和載波信號(hào)而執(zhí)行調(diào)制的調(diào)制電路，在該集成電路中提供了用于消除在所述輸入電路的輸出端中的DC偏移的校準(zhǔn)電路。對(duì)所述輸入電路中DC偏移的消除是恰好在發(fā)送開(kāi)始之前執(zhí)行的。
由于在所述輸入電路中的DC偏移可以由上述裝置消除，因此可以避免在后一級(jí)混頻器中的載波泄漏的出現(xiàn)，以及可以防止傳輸特性的降低。
以下將簡(jiǎn)短描述在說(shuō)明書(shū)中公開(kāi)的由本發(fā)明之一獲得的效果。
根據(jù)本發(fā)明，即使當(dāng)通過(guò)使用具有較大變化的廉價(jià)部件構(gòu)造調(diào)制電路時(shí)，也可以實(shí)現(xiàn)高產(chǎn)出而不惡化載波泄漏特性的半導(dǎo)體集成電路(RF IC)。


圖1示出了應(yīng)用本發(fā)明的用于通信的半導(dǎo)體集成電路(RF IC)、和使用所述RF IC的通信系統(tǒng)的例子的方框圖。
圖2示出了在一個(gè)實(shí)施例的RF IC中的調(diào)制電路和校準(zhǔn)電路的配置例子的方框圖。
圖3A示出了在用于本實(shí)施例的調(diào)制電路的混頻器前一級(jí)的前置放大器和DC電平移動(dòng)器的具體例子的電路圖；和圖3B示出了在本發(fā)明之前由本發(fā)明的發(fā)明人檢查的前置放大器和DC電平移動(dòng)器的例子的電路圖。
圖4A示出了使用圖3A的電路并且其中DC偏移電壓大的調(diào)制電路的載波泄漏特性的特性曲線(xiàn)圖，以及圖4B示出了使用圖3B的電路并且其中所述DC偏移電壓小的調(diào)制電路的載波泄漏特性的特性曲線(xiàn)圖。
圖5示出了本實(shí)施例的調(diào)制電路的校準(zhǔn)操作的時(shí)間圖。
圖6示出了在本實(shí)施例的RF IC中的模式控制過(guò)程、對(duì)RX-PLL與TX-PLL電路的校準(zhǔn)、對(duì)調(diào)制電路的校準(zhǔn)的時(shí)間圖。
圖7示出了在本實(shí)施例的調(diào)制電路的校準(zhǔn)操作中的DC偏移的變化的例子的示意圖。
圖8示出了在應(yīng)用本實(shí)施例的校準(zhǔn)電路之前與之后的DC偏移電壓與載波泄漏之間的關(guān)系圖表。
圖9示出了能夠使用具有DC偏移校準(zhǔn)電路的本實(shí)施例的調(diào)制電路在WCDMA中執(zhí)行無(wú)線(xiàn)電通信的、作為系統(tǒng)的組件的所述RF IC的發(fā)送電路的配置例子的方框圖。
圖10A示出了在所述GSM中校準(zhǔn)時(shí)間的時(shí)序圖，以及圖10B示出了在所述RF IC的WCDMA中的校準(zhǔn)時(shí)間的時(shí)序圖。
具體實(shí)施例方式
以下將使用

本發(fā)明的實(shí)施例。
圖1示出了應(yīng)用本發(fā)明的用于通信的半導(dǎo)體集成電路(RF IC)、和使用所述RF IC的無(wú)線(xiàn)電通信系統(tǒng)的例子的方框圖。
如圖1所示，所述系統(tǒng)包括用于發(fā)送/接收信號(hào)波的天線(xiàn)400，用于切換發(fā)送/接收的開(kāi)關(guān)410，用于從接收信號(hào)消除多余波的高頻濾波器420a至420d，每一高頻濾波器采取SAW濾波器或相似類(lèi)型的形式，用于放大發(fā)送信號(hào)的射頻功率放大器(功率模塊)430，用于解調(diào)接收信號(hào)與調(diào)制發(fā)送信號(hào)的RF IC 200，以及用于執(zhí)行基帶處理的基帶電路300，所述處理諸如把要發(fā)送的聲音信號(hào)與數(shù)據(jù)信號(hào)轉(zhuǎn)換到相對(duì)于基波的同相分量的I信號(hào)和正交分量的Q信號(hào)，把解調(diào)的接收I與Q信號(hào)轉(zhuǎn)換為聲音信號(hào)與數(shù)據(jù)信號(hào)，以及用于發(fā)送用于所述RF IC 200的信號(hào)。雖然沒(méi)有特別限制，所述RF IC 200與所述基帶電路300作為半導(dǎo)體集成電路形成在不同的半導(dǎo)體芯片上。
所述RF IC 200大致由有關(guān)接收的電路RXC、發(fā)送相關(guān)的電路TXC、和有關(guān)控制的電路CTC構(gòu)成，所述有關(guān)控制的電路CTC包括為發(fā)送和接收系統(tǒng)所共有的電路，諸如不同于所述有關(guān)接收的電路RXC和所述發(fā)送相關(guān)的電路TXC的控制電路和時(shí)鐘產(chǎn)生電路。作為本發(fā)明對(duì)象的調(diào)制電路233a和233b被提供用于所述發(fā)送相關(guān)的電路TXC，通過(guò)混頻作為載波信號(hào)的中頻信號(hào)與來(lái)自于所述基帶電路300的所述I與Q信號(hào)而執(zhí)行正交調(diào)制。
首先，將在所述RF IC 200的詳細(xì)說(shuō)明之前描述所述調(diào)制電路233a與233b和用于其的校準(zhǔn)電路231。圖2示出了所述調(diào)制電路233a與233b、以及用于所述調(diào)制電路233a與233b的所述校準(zhǔn)電路231的具體電路例子。由于在所述I信號(hào)側(cè)的所述調(diào)制電路233a的配置與在所述Q信號(hào)側(cè)的調(diào)制電路233b的配置是相同的，因此僅僅示出了其中之一，另一個(gè)未示出。
本實(shí)施例的調(diào)制電路包括在第一階段中用于放大輸入I與/I信號(hào)(或者Q與/Q信號(hào))的放大器(前置放大器)AMP0，用于移動(dòng)所放大的信號(hào)的DC電平的電平移動(dòng)電路DLS，以及采取稱(chēng)作吉爾伯特電路的差分電路的混頻電路MIX。所述前置放大器AMP0與所述DC電平移動(dòng)電路DLS是由如圖3A所示的電路形成的。所述/I信號(hào)是于所述I信號(hào)的相位相差180°的信號(hào)，所述/Q信號(hào)是與所述Q信號(hào)的相位相差180°的信號(hào)。
具體地，所述前置放大器AMP0由以下部件構(gòu)成輸入差分MOSFET Q1與Q2、在所述MOSFET Q1與Q2的源極端子和供電電壓終端Vcc之間串聯(lián)的用于恒定電流的MOSFET Q3與Q4，連接在所述MOSFET Q1與Q2的源極端子之間的電阻器R0以及連接在所述MOSFET Q1與Q2的漏極端子和地GND之間的電阻器R1和R2。所述前置放大器AMP0從所述MOSFET Q1與Q2的漏極端子輸出通過(guò)放大輸入I和/I信號(hào)(或者Q和/Q信號(hào))之間的電位差而獲得的信號(hào)。
所述電平移動(dòng)電路DLS由串聯(lián)在所述電源電壓端子Vcc與地GND之間的MOSFET Q5與NPN型雙極型晶體管Q7與Q9、以及類(lèi)似地串聯(lián)在所述電源電壓端子Vcc與地GND之間的MOS晶體管Q6和NPN類(lèi)型雙極型晶體管Q8與Q10構(gòu)成。在所述MOSFET Q7與Q9之間的連接節(jié)點(diǎn)和在所述MOSFET Q8與Q10之間的連接節(jié)點(diǎn)連接到在前一級(jí)前置放大器AMP0的所述輸入差分MOSFET Q1與Q2的漏極端子。每個(gè)所述晶體管Q7與Q8是所謂的基極與集電極耦合的二極管連接的。當(dāng)預(yù)定電壓施加到所述柵極或者基極時(shí)，所述晶體管Q5與Q6，以及所述晶體管Q9與Q10作為恒流源。通過(guò)僅僅由所述雙極型晶體管的基極-發(fā)射極電壓上移(shifting up)在前一級(jí)前置放大器AMP0的輸出而獲得的信號(hào)從Q7與Q8的集電極輸出。
如圖2所示，所述混頻電路MIX包括在下一級(jí)中的一對(duì)差分晶體管Q11與Q12，其發(fā)射極端子經(jīng)由電阻器Rel與Re2彼此連接，以及對(duì)其基極端子輸入被所述DC電平移動(dòng)電路DLS移動(dòng)的I-in與/I-in信號(hào)(Q-in與/Q-in信號(hào))；在上一級(jí)中的兩對(duì)差分晶體管Q21與Q22和差分晶體管Q23與Q24，其公共發(fā)射極連接到所述晶體管Q11與Q12的集電極端子，并且對(duì)其基極端子輸入中頻信號(hào)IF1與/IF1(IF2與/IF2)；以及連接在下一級(jí)差分晶體管對(duì)Q11與Q12的發(fā)射極端子與地之間的用于恒定電流的晶體管Q13與Q14和發(fā)射極電阻器Re3與Re4。所述晶體管Q21與Q23的集電極彼此耦合，并且經(jīng)由集電極電阻器Rcl連接到電源電壓Vcc，所述晶體管Q22與Q24的集電極彼此耦合，并且經(jīng)由集電極電阻器Rc2連接到所述電源電壓Vcc。
圖2中的混頻電路MIX混合作為輸入到下一級(jí)的差分部分的信號(hào)的I-in與/I-in信號(hào)和作為輸入到上一級(jí)的差分部分的信號(hào)的中頻信號(hào)IF1與/IF1，以及從所述晶體管Q21與Q23的公共集電極和所述晶體管Q22與Q24的公共集電極輸出包括對(duì)應(yīng)于信號(hào)的頻率和與頻率差的信號(hào)分量的信號(hào)。
未示出的Q信號(hào)側(cè)的混頻電路輸出包括對(duì)應(yīng)于Q-in和/Q-in信號(hào)和IF2和/IF2的頻率和和頻率差的信號(hào)分量的信號(hào)作為差分信號(hào)。所述信號(hào)IF1與/IF1(IF2與/IF2)是彼此相移90°的正交信號(hào)。作為正交信號(hào)，使用通過(guò)由IF分頻電路264分割來(lái)自本地振蕩器262的高頻振蕩信號(hào)RF的頻率，并進(jìn)一步通過(guò)由分頻器與移相器232分頻并相移得到的信號(hào)而產(chǎn)生如80MHz頻率的信號(hào)。
而且，本實(shí)施例的調(diào)制電路具有切換開(kāi)關(guān)S21與S22，其位于輸入來(lái)自所述分頻器與移相器232的中頻信號(hào)IF1與/IF1(IF2與/IF2)的路徑上，以便直流電壓VL與VH可以施加到上一級(jí)中的差分晶體管Q21、Q22、Q23與Q24的基極，代替所述信號(hào)IF1與/IF1(IF2與/IF2)。作為所述直流電壓VL與VH，選擇可以截止晶體管Q21與Q24的電壓和可以導(dǎo)通晶體管Q22與Q23的電壓，大電流流到在上一級(jí)中對(duì)的差分晶體管對(duì)中的晶體管Q22與Q23，以便可以放大在下一級(jí)中差分晶體管Q11與Q12的輸入信號(hào)。
用于切換增益的電阻器Re0和通-斷開(kāi)關(guān)S23與S24串聯(lián)在下一級(jí)中的差分晶體管對(duì)Q11與Q12的發(fā)射極之間。對(duì)用于恒定電流的晶體管Q13與Q14的基極端子提供用于有選擇地施加來(lái)自未示出的偏壓產(chǎn)生電路的偏壓Vbias或地電壓的切換開(kāi)關(guān)S25。
在具有上述配置的所述吉爾伯特單元類(lèi)型混頻電路MIX的上一級(jí)中提供的第一級(jí)中的放大器(前置放大器)AMP0的輸入側(cè)上，提供用于輸入所述輸入I與/I信號(hào)(或者Q與/Q信號(hào))的開(kāi)關(guān)S26與S27，以及提供用于輸入代替所述I與Q信號(hào)的預(yù)定直流電壓Vmcal的開(kāi)關(guān)S28與S29。作為所述直流電壓Vmcal，選擇與在正常輸入所述I與/I信號(hào)時(shí)的電平相同的諸如0.625V的電壓。
所述校準(zhǔn)電路231包括檢測(cè)所述混頻電路MIX的差分輸出之間的電位差的比較器CMP；用于通過(guò)控制所述開(kāi)關(guān)S21至S29等而執(zhí)行校準(zhǔn)的控制邏輯CTL；由許多恒流源I1至I6和有選擇地組合所述恒流源I1至I6的電流的開(kāi)關(guān)S11至S16形成的DA轉(zhuǎn)換器DAC；用于選擇作為所述DA轉(zhuǎn)換器DAC的輸出電流的、所述電平移動(dòng)電路DLS的任何差分輸出的切換開(kāi)關(guān)S10。在所述恒流源I1至I6中，恒流源I1的電流是最大的，所述恒流源I1至I6用2的n次方加權(quán)，以使I2等于I1的一半，I3等于I2的一半。
所述控制邏輯CTL具有用于保持對(duì)應(yīng)于所述DA轉(zhuǎn)換器DAC的輸入值的7比特控制代碼的寄存器REG。根據(jù)所述比較器CMP的輸出順序地設(shè)置所述寄存器REG的比特值。根據(jù)設(shè)置在所述寄存器REG中的控制代碼對(duì)所述DAC中的所述恒流源I1至I6和串聯(lián)的所述開(kāi)關(guān)S11至S16以及所述切換開(kāi)關(guān)S10進(jìn)行通/斷控制。具體地，所述切換開(kāi)關(guān)S10由在寄存器REG中的控制代碼中的比特“B0”控制，在所述DAC中的所述開(kāi)關(guān)S11至S16分別由所述比特“B1”至“B6”控制。所述控制邏輯CTL可以構(gòu)造為與圖1中的控制邏輯260相分離，或者與所述控制邏輯260集成地構(gòu)造。
其次，將參照?qǐng)D5描述本實(shí)施例的調(diào)制電路的校準(zhǔn)操作。指示傳送模式開(kāi)始的預(yù)定命令是從基帶電路300發(fā)送到控制邏輯CTL(260)的。所述命令由控制邏輯CTL解碼，以及順序地產(chǎn)生控制信號(hào)。通過(guò)所述控制信號(hào)，順序地執(zhí)行校準(zhǔn)。在所述實(shí)施例中，所述命令稱(chēng)作“字3”。
當(dāng)所述調(diào)制電路的校準(zhǔn)開(kāi)始時(shí)，首先，所述控制邏輯CTL把控制信號(hào)IQSW_ON保持在低電平，以及把所述開(kāi)關(guān)S26與S27設(shè)置為斷開(kāi)狀態(tài)。在禁止輸入所述I與/I信號(hào)和所述Q與/Q信號(hào)的狀態(tài)中，控制信號(hào)IQMOD_ON設(shè)置為高電平，以激活在所述I側(cè)上的調(diào)制電路233a和在所述Q側(cè)上的調(diào)制電路233b。通過(guò)控制信號(hào)MCAL_ON，激活比較器CMP，以及把開(kāi)關(guān)S28與S29設(shè)置為接通狀態(tài)。相同的直流電壓Vmcal施加到所述前置放大器AMP0的差分輸入端，以便所述前置放大器與隨后電路的的偏移出現(xiàn)在輸出(圖5的時(shí)間t7)中。
隨后，所述I側(cè)上的校準(zhǔn)控制信號(hào)ICAL_ON設(shè)置為高電平，切換所述開(kāi)關(guān)S21與S22，以代替中頻信號(hào)IF1與/IF1把直流電壓VL與VH施加到所述混頻電路MIX的上一級(jí)的差分晶體管。所述開(kāi)關(guān)S23與S24也設(shè)置為接通狀態(tài)，以便電阻器Re0連接在下一級(jí)中的所述差分晶體管的發(fā)射極端之間。結(jié)果，所述混頻電路MIX的增益設(shè)置為高。設(shè)置在I側(cè)上的混頻電路MIX的開(kāi)關(guān)S25，以便把偏壓Vbias施加到用于恒定電流的晶體管Q13與Q14的基極。設(shè)置在Q側(cè)上的混頻電路MIX的開(kāi)關(guān)S25，以便把地電位GND施加到用于恒定電流的晶體管Q13與Q14的基極(圖5中的時(shí)間t71)。其使得在Q側(cè)上的混頻電路MIX不活動(dòng)，以及僅僅根據(jù)在I側(cè)上調(diào)制電路233a的偏移的輸出被輸入到比較器CMP。
然后，所述控制邏輯CTL參照比較器CMP的輸出確定在DA轉(zhuǎn)換器DAC中的開(kāi)關(guān)S10至S16的狀態(tài)。具體地，首先，設(shè)置在寄存器REG中的控制代碼比特B0至B6為“0”，以斷開(kāi)所有開(kāi)關(guān)S11至S16，以便沒(méi)有來(lái)自所述電平移動(dòng)電路DLS的所述DA轉(zhuǎn)換器DAC的電流。在開(kāi)關(guān)S10連接到所述/Iin信號(hào)側(cè)的狀態(tài)中，確定比較器CMP的輸出。
當(dāng)假定所述比較器CMP的輸出是高電平時(shí)，在所述電平移動(dòng)電路DLS的差分輸出Iin與/Iin中的Iin信號(hào)的電位較高。因此，對(duì)應(yīng)于開(kāi)關(guān)S10的所述寄存器REG的控制比特B0設(shè)置為“1”，以把開(kāi)關(guān)S10改變到相對(duì)的Iin信號(hào)側(cè)。其次，對(duì)應(yīng)于開(kāi)關(guān)S11的寄存器REG的控制比特B1設(shè)置為“1”，以接通所述開(kāi)關(guān)S11，所述開(kāi)關(guān)S11串聯(lián)至具有在所述DAC的電源I1至I6之間最大電流的電源I1。通過(guò)所述操作，降低了在所述DC電平移動(dòng)電路DLS中的差分輸出中的I信號(hào)的輸出電位。
在這個(gè)狀態(tài)中，再次確定比較器CMP的輸出。當(dāng)假定所述比較器CMP的輸出是高電平時(shí)，在所述DC電平移動(dòng)電路DLS的I信號(hào)的電位仍然較高。因此，以與控制比特B0類(lèi)似的方式，所述控制比特B1保持“1”，所述開(kāi)關(guān)11保持接通狀態(tài)。
在下個(gè)時(shí)間，對(duì)應(yīng)于開(kāi)關(guān)S12的寄存器REG的控制比特B2設(shè)置為“1”，以接通所述開(kāi)關(guān)S12，所述開(kāi)關(guān)S12串聯(lián)至具有在所述DAC中電源I1至I6之間第二大電流的電源I2。通過(guò)所述操作，進(jìn)一步降低了所述DC電平移動(dòng)電路DLS中的差分輸出中I信號(hào)側(cè)上的輸出電位。
當(dāng)假定在第二次確定中所述比較器CMP的輸出是低電平時(shí)，這意味著在所述DC電平移動(dòng)電路DLS的Iin信號(hào)的電位變得較低。因此，所述寄存器REG的控制比特B2重置為“0”，以把開(kāi)關(guān)S12設(shè)置為斷路狀態(tài)，以及連續(xù)地保持所述控制比特B2的狀態(tài)。
然后，所述寄存器REG的控制比特B3至B6類(lèi)似地順序地設(shè)置為“1”，以接通所述開(kāi)關(guān)S13至S16。當(dāng)比較器CMP的輸出是在高電平時(shí)，所述控制比特保持在“1”。當(dāng)所述輸出是在低電平時(shí)，所述控制比特設(shè)置為“0”并且保持。通過(guò)這種操作，設(shè)置所述寄存器REG的所有控制比特B0至B6的狀態(tài)。僅僅通過(guò)對(duì)在所述DAC的電源I1至I6之中接通的開(kāi)關(guān)的求和，所述Iin信號(hào)的電位變得接近于所述/I-in信號(hào)的電位，以便降低作為在所述Iin信號(hào)與所述/Iin信號(hào)之間電位差的偏移電壓。
在圖5中在時(shí)間t71階段中在所述/Iin信號(hào)側(cè)上的電位是高的情況中，所述控制比特B0保持在“0”。隨后，執(zhí)行所述校準(zhǔn)，以便在所述/Iin信號(hào)側(cè)上的電位變得接近所述Iin信號(hào)的電位，以及偏移電壓降低。
在所述控制比特B6的設(shè)置結(jié)束時(shí)的時(shí)間點(diǎn)，所述控制信號(hào)ICAL_ON設(shè)置為低電平，以及在I側(cè)上的調(diào)制電路的校準(zhǔn)結(jié)束(圖5中的時(shí)間t72)。在最后的設(shè)置狀態(tài)中，在后一級(jí)中的混頻電路MIX的輸入DC偏移是最小。因此，所述寄存器REG的狀態(tài)保持原樣，直到執(zhí)行下一個(gè)校準(zhǔn)。
其次，在所述Q側(cè)上的校準(zhǔn)控制信號(hào)QCAL_ON設(shè)置為高電平，以把直流電壓VL與VH施加到在所述Q側(cè)上的混頻電路MIX的上一級(jí)，以及設(shè)置在所述Q側(cè)上的混頻電路MIX中的開(kāi)關(guān)S25，以便所述偏壓Vbias施加到用于恒定電流的晶體管Q13與Q14的基極(圖5的時(shí)間t73)。通過(guò)類(lèi)似于所述I側(cè)的過(guò)程，執(zhí)行在所述Q側(cè)上調(diào)制電路的校準(zhǔn)。設(shè)置所述對(duì)應(yīng)于在所述Q側(cè)上的DA轉(zhuǎn)換器的寄存器REG的比特，所述控制信號(hào)QCAL_ON設(shè)置為低電平，以及在Q側(cè)上的調(diào)制電路的校準(zhǔn)結(jié)束(圖5中的時(shí)間t74)。
同時(shí)，所述控制信號(hào)MCAL_ON設(shè)置為低電平，以斷開(kāi)開(kāi)關(guān)S28與S29，以便所述直流電壓Vmcal不施加到在所述I與Q側(cè)上的調(diào)制電路233a與233b上。在經(jīng)過(guò)預(yù)定時(shí)間之后，所述控制信號(hào)IQSW_ON設(shè)置為高電平，以接通開(kāi)關(guān)S26與S27，以便所述I與/I信號(hào)和所述Q與/Q信號(hào)的每一個(gè)可以輸入到所述前置放大器(圖5的時(shí)間t75)。而且在經(jīng)過(guò)預(yù)定時(shí)間之后，所述I與/I信號(hào)(或者Q與/Q信號(hào))從所述基帶電路輸入到前置放大器AMP0，發(fā)送開(kāi)始(圖5的時(shí)間t76)。即使當(dāng)發(fā)送開(kāi)始時(shí)，所述DA轉(zhuǎn)換器DAC也在工作狀態(tài)中。因此，可以實(shí)現(xiàn)不受諸如前置放大器AMP0輸入電路的DC偏移影響的調(diào)制。
圖7示出了在校準(zhǔn)操作時(shí)，在所述I信號(hào)側(cè)上的混頻電路MIX的輸出電壓(MOD_OUT)轉(zhuǎn)變的例子。實(shí)線(xiàn)Cl示出了所述I信號(hào)側(cè)上的電壓，虛線(xiàn)C2示出了在所述/I信號(hào)側(cè)上的電壓。在所述操作描述中的控制比特B0在水平軸上在從0到1的周期中設(shè)置。所述控制比特B1在從1到2的周期中設(shè)置，所述控制比特B2在從2到3的周期中設(shè)置。用這種方式，順序地設(shè)置所述控制比特，以及在周期7中設(shè)置控制比特6。所述周期0對(duì)應(yīng)于圖5中的時(shí)間t71，所述周期7對(duì)應(yīng)于時(shí)間t72。在所述周期7與隨后的周期中，保持偏移電壓的最低電平。
圖8示出了在執(zhí)行校準(zhǔn)前后的調(diào)制電路的載波泄漏特性。
在圖8中，A表示在校準(zhǔn)之后的載波泄漏特性，B表示校準(zhǔn)之前的載波泄漏特性。從圖8看很清楚，雖然在校準(zhǔn)之前所述載波泄漏在7.5mV超過(guò)所述DC偏移的-31dBc或者更多，在校準(zhǔn)之后所述載波泄漏抑制到-40dBc或者更少，并且不超過(guò)發(fā)生傳輸特性惡化的-31dBc。
其次，將通過(guò)使用圖6的時(shí)序圖描述包括本實(shí)施例所述RF IC中的校準(zhǔn)操作的整個(gè)模式控制的流程。
當(dāng)接通所述系統(tǒng)的電源時(shí)，對(duì)所述RF IC 200的供電開(kāi)始。在所述供電接通之后，例如，指示內(nèi)部復(fù)位的命令“字4”從基帶IC 300提供給所述RF IC 200。通過(guò)所述命令，由所述控制電路260復(fù)位諸如所述RF IC中的寄存器的電路，以及所述RF IC進(jìn)入空閑方式(其中所述RF IC等待命令的睡眠模式)(圖6的時(shí)間t1)。
當(dāng)在所述空閑模式“空閑”期間從所述基帶IC提供包括指示所述VCO校準(zhǔn)的預(yù)定比特或者代碼的命令“字7”時(shí)，執(zhí)行在所述RF IC中的所述RFVCO與TXVCO的校準(zhǔn)處理(頻率的測(cè)量與存儲(chǔ))(圖6的時(shí)間t2)。
在發(fā)送測(cè)量開(kāi)始命令“字7”之后經(jīng)過(guò)適當(dāng)時(shí)間之后，所述基帶IC發(fā)送指示初始設(shè)定的命令“字5”與“字6”(圖6的時(shí)間t3)。當(dāng)所述TXVCO頻率的測(cè)量結(jié)束時(shí)，把所述結(jié)束通知給控制電路。在所述測(cè)量完成之后，所述控制電路為發(fā)送/接收操作而初始化設(shè)置所述RF IC的內(nèi)部。
在所述初始化設(shè)置完成之后，包括所要使用信道的的命令“字1”從所述基帶IC提供給所述RF IC。所述控制電路進(jìn)入用于起動(dòng)VCO的預(yù)熱模式“預(yù)熱”(圖6的時(shí)間t4)。所述命令“字1”包括指示發(fā)送或者接收的比特。在根據(jù)所述比特接收時(shí)，在所述RFVCO上執(zhí)行再校準(zhǔn)，基于來(lái)自所述基帶的頻率信息執(zhí)行選擇所述RFVCO(262)的使用頻帶的操作。允許所述RFVCO振動(dòng)，設(shè)置RF合成器263為鎖定狀態(tài)。
然后，當(dāng)從所述基帶IC發(fā)送指示接收操作的命令“字2”時(shí)，設(shè)置接收模式“Rx”，有關(guān)接收的電路RXC工作，以及放大并且解調(diào)接收信號(hào)(圖6的時(shí)間t5)。
當(dāng)所述接收模式“Rx”結(jié)束時(shí)，包括頻率信息的命令“字1”從所述基帶IC 300提供到所述RF IC 200，所述控制電路260再次進(jìn)入啟動(dòng)所述VCO的預(yù)熱模式“預(yù)熱”(圖6的時(shí)間t6)。當(dāng)在所述命令中指示發(fā)送或者接收的比特指示發(fā)送時(shí)，在所述RFVCO和TXVCO上執(zhí)行再校準(zhǔn)，然后執(zhí)行基于來(lái)自所述基帶IC的頻率信息對(duì)所述RFVCO與TXVCO的使用頻帶的選擇操作。在確定所述頻帶之后，所述RF合成器263設(shè)置為鎖定狀態(tài)。
隨后，指示傳送模式開(kāi)始的命令“字3”從所述基帶IC 300發(fā)送到所述RF IC 200。當(dāng)接收到所述“字3”時(shí)，所述控制電路260進(jìn)入傳送模式，由本實(shí)施例的校準(zhǔn)電路231校準(zhǔn)調(diào)制電路233a與233b來(lái)準(zhǔn)備發(fā)送，設(shè)置發(fā)送回路TxPLL為鎖定狀態(tài)，以及調(diào)制與放大發(fā)送信號(hào)(圖6的時(shí)間t7)。在稱(chēng)作時(shí)隙(例如577微秒)的時(shí)間單位執(zhí)行每個(gè)接收模式“Rx”與發(fā)送模式“Tx”。
如上所述，可以在極短時(shí)間內(nèi)完成在上述實(shí)施例的RF IC中的調(diào)制電路233a與233b的校準(zhǔn)。因此，可以不用減速GSM的發(fā)送操作或者防礙發(fā)送來(lái)執(zhí)行所述校準(zhǔn)。
最后，將詳細(xì)描寫(xiě)圖1中的RF IC 200。構(gòu)造所述RF IC 200，以便能夠調(diào)制/解調(diào)在GSM850、GSM900、DCS1800與PCS1900四個(gè)頻帶中的信號(hào)。根據(jù)各個(gè)頻帶的濾波器420a、420b、420c與420d提供在接收側(cè)上。
所述有關(guān)接收的電路RXC包括低噪聲放大器210a、210b、210c與210d，用于放大在PCS、DCS與GSM的頻帶中的接收信號(hào)；分頻器與移相器211，其分割由RF振蕩器(RFVCO)262產(chǎn)生的本地振蕩信號(hào)RF，以產(chǎn)生彼此相移90°的正交信號(hào)，所述RF振蕩器將在以后描述；混頻器212a與212b，用于通過(guò)混頻由所述分頻器與移相器211產(chǎn)生的正交信號(hào)與由所述低噪聲放大器210a、210b、210c與210d放大的接收信號(hào)，執(zhí)行解調(diào)與下變頻；高增益放大部件220A與220B，其放大所述解調(diào)的I、Q信號(hào)，以及把放大的信號(hào)輸出到基帶電路300；以及增益調(diào)節(jié)與校準(zhǔn)電路213，用于控制所述高增益放大部件220A與220B中的放大器增益，以及消除輸入DC偏移。本實(shí)施例的有關(guān)接收的電路RXC采用直接變換方法，把接收信號(hào)直接變換到所述基帶的頻帶中的信號(hào)。
所述有關(guān)控制的電路CTC包括控制電路(控制邏輯)260，用于控制整個(gè)芯片；基準(zhǔn)振蕩器(DCXO)261，用于產(chǎn)生作為基準(zhǔn)的振蕩信號(hào)REF；射頻振蕩器(RFVCO)262，作為本地振蕩器，用于產(chǎn)生用于變換頻率的無(wú)線(xiàn)電頻率振蕩信號(hào)RF；RF合成器263，與所述RF振蕩器(RFVCO)262一起構(gòu)造PLL電路；分頻電路264，分割由所述RFVCO 262產(chǎn)生的振蕩信號(hào)RF的頻率，調(diào)制發(fā)送信號(hào)，以及產(chǎn)生對(duì)第一級(jí)的上變頻所必須的中頻信號(hào)IF；分頻電路265與266，用于分割所述振蕩信號(hào)RF的頻率，以及產(chǎn)生對(duì)于用于發(fā)送的所述PLL電路中的反饋信號(hào)的頻率變換所需的信號(hào)；和模式切換開(kāi)關(guān)SW1和SW2。
從所述基帶電路300向所述控制電路260提供用于同步的時(shí)鐘信號(hào)CLK、數(shù)據(jù)信號(hào)SDATA、作為控制信號(hào)的負(fù)載使能信號(hào)LEN。當(dāng)斷言所述負(fù)載使能信號(hào)LEN為有效電平時(shí)，所述控制電路260與所述時(shí)鐘信號(hào)CLK同步地順序地接收從所述基帶電路300發(fā)送的數(shù)據(jù)信號(hào)SDATA，以及根據(jù)包括在所述數(shù)據(jù)信號(hào)SDATA中的命令產(chǎn)生芯片中的控制信號(hào)。雖然不是限定，串行發(fā)送所述數(shù)據(jù)信號(hào)SDATA。
所述發(fā)送相關(guān)的電路TXC包括分頻器與移相器232，用于進(jìn)一步分割通過(guò)由所述分頻電路分割由RFVCO 262產(chǎn)生的振蕩信號(hào)RF的頻率而產(chǎn)生的160MHz等的中頻信號(hào)IF，由此產(chǎn)生彼此相移90°的正交信號(hào)；所述調(diào)制電路233a與233b，用于利用從所述基帶電路300提供的所述I與Q信號(hào)調(diào)制所述產(chǎn)生的正交信號(hào)；加法器234，用于相加所述調(diào)制信號(hào)；發(fā)送振蕩器(TXVCO)240，用于產(chǎn)生預(yù)定頻率的發(fā)送信號(hào)TX；下變頻混頻器235，用于混頻通過(guò)由耦合器280a與280b等提取從所述發(fā)送振蕩器(TXVCO)240輸出的發(fā)送信號(hào)TX并由衰減器ATT衰減而獲得的反饋信號(hào)，以及用通過(guò)頻率分割由所述RF振蕩器(RFVCO)262產(chǎn)生的射頻振蕩信號(hào)RF所獲得的信號(hào)RF′，由此產(chǎn)生對(duì)應(yīng)于在所述信號(hào)之間的頻差的頻率的信號(hào)；相位檢測(cè)器236，用于通過(guò)比較所述混頻器235的輸出與由所述加法器234相加獲得的信號(hào)TXIF而檢測(cè)所述相位差；環(huán)路濾波器237，用于根據(jù)所述相位檢測(cè)器236的輸出而產(chǎn)生電壓；分頻器238，用于頻率分割所述發(fā)送振蕩器(TXVCO)240的輸出，由此產(chǎn)生GSM發(fā)送信號(hào)；以及用于發(fā)送輸出的緩沖電路239a與239b。
本實(shí)施例的發(fā)送相關(guān)的電路采用了偏移PLL方法，該方法利用正交調(diào)制發(fā)送中頻載波I與Q信號(hào)，混合來(lái)自所述TXVCO 240輸出側(cè)的反饋信號(hào)和通過(guò)頻率分割所述RFVCO 262的RF振蕩信號(hào)RF所獲得的信號(hào)RF′，由此把所述I、Q信號(hào)下變頻到對(duì)應(yīng)于所述頻差的中頻信號(hào)，然后，比較所述得到的信號(hào)的相位和經(jīng)受所述正交調(diào)制的信號(hào)的相位，由此根據(jù)所述相位差控制所述TXVCO 240。通過(guò)在GMSK調(diào)制的GSM模式中的路徑和在所述8PSK調(diào)制的EDGE模式中的路徑，所述下變頻混頻器235的輸出提供給所述相位比較器236，所述兩個(gè)路徑彼此不同。
為了切換所述路徑，提供了開(kāi)關(guān)SW3和SW4。對(duì)于在所述GSM模式中的信號(hào)路徑，提供了緩存器BFF1、低通濾波器SLPF1和緩存器BFF2。對(duì)于在所述EDGE模式中的信號(hào)路徑，提供了可變?cè)鲆娣糯笃鱉VGA、低通濾波器MLPF2、限制器LIM2和低通濾波器LPF3。為了經(jīng)由在所述GMSK調(diào)制的GSM模式中的路徑和在所述8PSK調(diào)制的EDGE模式中的路徑的任一個(gè)向所述相位檢測(cè)器236提供所述下變頻混頻器235的輸出，提供了用于切換所述路徑的開(kāi)關(guān)SW5，所述路徑用于提供通過(guò)由加法器234相加在所述混頻器233a與233b中經(jīng)歷正交調(diào)制的信號(hào)所獲得中頻的發(fā)送信號(hào)。在所述EDGE模式中，所述發(fā)送信號(hào)經(jīng)由限制器LIM1與低通濾波器LFP4提供給所述相位檢測(cè)器236。
而且，本實(shí)施例的發(fā)送相關(guān)的電路TXC具有幅度控制回路，包括幅度比較電路244，用于通過(guò)比較所述下變頻混頻器235的輸出和通過(guò)由所述加法器234相加由所述混頻器233a與正交調(diào)制的信號(hào)所獲得發(fā)送信號(hào)，檢測(cè)所述幅度差，以執(zhí)行在所述EDGE模式中的幅度控制；環(huán)路濾波器245，用于對(duì)所述幅度比較電路244的輸出進(jìn)行頻帶限制(band-limiting)；可變?cè)鲆娣糯笃?IVGA)246，用于放大所述限帶的信號(hào)；電壓-電流轉(zhuǎn)換電路247，用于把所述幅度控制回路的已放大電壓轉(zhuǎn)換為電流；電平移動(dòng)電路248；以及用于把電流轉(zhuǎn)換為電壓的濾波器249。構(gòu)造所述發(fā)送相關(guān)的電路TXC，以便可以并行地執(zhí)行幅度調(diào)制與相位調(diào)制。
其次，將參照?qǐng)D9描述作為在能夠執(zhí)行在所述WCDMA中的無(wú)線(xiàn)電通信的系統(tǒng)的組件的所述RF IC中，使用具有所述DC偏移校準(zhǔn)電路的調(diào)制電路的發(fā)送相關(guān)的電路的配置例子。
本實(shí)施例發(fā)送相關(guān)的電路TXC包括振蕩器267，用于產(chǎn)生用于發(fā)送的本地振蕩信號(hào)TXL0；分頻器268，用于分割所產(chǎn)生的振蕩信號(hào)TXL0的頻率；所述分頻器與移相器232，用于分割所述振蕩信號(hào)TXL0或者在所述分頻器268中經(jīng)受分頻的信號(hào)的頻率，以產(chǎn)生彼此相移90°的正交信號(hào)；緩存器BFF，用于緩存被分頻和相移的信號(hào)；放大器230a與230b，用于從所述基帶電路輸入的I與Q信號(hào)；低通濾波器LPFa與LPFb，用于移除高次諧波；所述調(diào)制器233a與233b，用于把從所述分頻器與移相器232發(fā)送的信號(hào)與所述輸入I與Q信號(hào)相加，并且同時(shí)執(zhí)行正交調(diào)制與上變頻；所述校準(zhǔn)電路231，用于消除在所述調(diào)制器233a與233b中的DC偏移；以及線(xiàn)性可變RFVGA1、RFVGA2與RFVGA3，用于根據(jù)從所述基帶電路提供的輸出電平指令信號(hào)Vct1放大所述已調(diào)制信號(hào)。
所述調(diào)制器233a與233b形成為直接上變頻類(lèi)型的調(diào)制電路，能夠把在所述基帶頻帶中的I與Q信號(hào)直接變換到在所述發(fā)送頻率中的信號(hào)。本實(shí)施例的發(fā)送相關(guān)的電路構(gòu)造為三頻帶發(fā)送相關(guān)的電路，能夠處理1920-1980MHz頻帶(頻帶1)、1850-1910MHz頻帶(頻帶2)與824-849MHz頻帶(頻帶5)。
因此，用于產(chǎn)生本地振蕩信號(hào)TXL0的振蕩器267根據(jù)所述頻帶產(chǎn)生3840-3960MHz、3700-3820MHz與3296-3396MHz的振蕩信號(hào)TXL0。在低頻率的頻帶5中，旁路所述分頻器268的開(kāi)關(guān)SW是斷開(kāi)的，所述信號(hào)TXL0的頻率被除以四，得到的信號(hào)提供給所述調(diào)制器233a與233b。在高頻率的頻帶1與2中，所述開(kāi)關(guān)SW是接通的，以使得所述信號(hào)TXL0旁路所述分頻器268，所述信號(hào)TXL0的頻率被除以二，得到的信號(hào)提供給所述調(diào)制器233a與233b。
圖10A示出了在GSM中發(fā)送信號(hào)時(shí)的所述調(diào)制器233a與233b校準(zhǔn)的時(shí)間。圖10B示出了在圖9的發(fā)送相關(guān)電路中在所述WCDMA中發(fā)送信號(hào)時(shí)的所述調(diào)制器233a與233b的校準(zhǔn)的時(shí)間。在圖10A中，“Rx”表示接收時(shí)隙，“Tx”表示發(fā)送時(shí)隙。如已知的，所述GSM是所述TDMA，其中以時(shí)分方式分別地執(zhí)行發(fā)送與接收。另一方面，在所述WCDMA的無(wú)線(xiàn)電通信中，并行地執(zhí)行發(fā)送與接收。因此，如圖10B所示，僅僅在發(fā)送開(kāi)始之前執(zhí)行校準(zhǔn)。
在所述GSMA中，如上所述，例如，電路可以構(gòu)造為使得基于指示發(fā)送開(kāi)始的命令執(zhí)行校準(zhǔn)。在這種情況下，如圖10A所示，僅僅在每個(gè)發(fā)送時(shí)隙“Tx”之前執(zhí)行校準(zhǔn)。
雖然在這里已經(jīng)基于本實(shí)施例描述了由發(fā)明人實(shí)現(xiàn)的本發(fā)明，但是本發(fā)明不局限于上述實(shí)施例。例如，可以提供如圖9虛線(xiàn)所示的溫度檢測(cè)電路270。一旦執(zhí)行校準(zhǔn)之后，僅僅在從基帶電路接收發(fā)送開(kāi)始命令的情況中執(zhí)行校準(zhǔn)，溫度變?yōu)轭A(yù)定溫度或者更高?；蛘?，可以在控制邏輯260中提供校準(zhǔn)執(zhí)行標(biāo)記或者計(jì)數(shù)器，以及每隔一個(gè)發(fā)送開(kāi)始命令或者每預(yù)定次數(shù)的發(fā)送開(kāi)始命令執(zhí)行校準(zhǔn)。
在圖1的實(shí)施例中，通過(guò)由用于IF的分頻器264頻率分割由RFVCO 262產(chǎn)生的振蕩信號(hào)RF，產(chǎn)生所要增加的中頻信號(hào)IF和由混頻器233a與233b用于正交調(diào)制的I與Q信號(hào)?；蛘撸梢蕴峁┌ㄓ糜诋a(chǎn)生中頻信號(hào)IF的VCO與合成器的PLL電路，以產(chǎn)生中頻信號(hào)IF。
在上述描述中，由發(fā)明人實(shí)現(xiàn)的本發(fā)明在這里應(yīng)用于在無(wú)線(xiàn)電通信系統(tǒng)中使用的RF IC中的用于發(fā)送的調(diào)制電路，所述無(wú)線(xiàn)電通信系統(tǒng)諸如如背景技術(shù)所應(yīng)用的蜂窩電話(huà)。然而，本發(fā)明不局限于所述實(shí)施例，也可以不僅應(yīng)用到用于無(wú)線(xiàn)LAN的RF IC，以及用于執(zhí)行對(duì)接收信號(hào)與發(fā)送信號(hào)的頻率變換或調(diào)制/解調(diào)的電路。
權(quán)利要求
1.一種用于通信的半導(dǎo)體集成電路，包括具有混頻器的調(diào)制電路，所述混頻器用于通過(guò)混頻用于發(fā)送的基帶信號(hào)與載波信號(hào)而產(chǎn)生發(fā)送信號(hào)；和校準(zhǔn)電路，其檢測(cè)在所述調(diào)制電路兩個(gè)輸入端子的電位控制為彼此相等，并且所述混頻器被阻塞以便沒(méi)有所述載波信號(hào)輸入的狀態(tài)下的差分輸出的電位差，以及基于所述檢測(cè)結(jié)果改變所述混頻器的差分輸入的電位，由此減少所述電位差。
2.根據(jù)權(quán)利要求1的用于通信的半導(dǎo)體集成電路，其中響應(yīng)于從外部提供的預(yù)定命令，由所述校準(zhǔn)電路執(zhí)行所述電位差的檢測(cè)和所述電位差的減少。
3.根據(jù)權(quán)利要求1的用于通信的半導(dǎo)體集成電路，其中發(fā)送是以由在時(shí)間上連續(xù)的許多時(shí)隙形成的幀為單位執(zhí)行的，在所述幀中的發(fā)送時(shí)隙的發(fā)送準(zhǔn)備期間，由所述校準(zhǔn)電路執(zhí)行所述電位差的檢測(cè)和所述電位差的減少。
4.根據(jù)權(quán)利要求3的用于通信的半導(dǎo)體集成電路，其中在所述發(fā)送時(shí)隙的所述發(fā)送準(zhǔn)備期間的前一半中由所述校準(zhǔn)電路執(zhí)行所述電位差的檢測(cè)，以及在所述發(fā)送準(zhǔn)備期間的后一半中執(zhí)行基于檢測(cè)結(jié)果的所述電位差的減少。
5.根據(jù)權(quán)利要求3的用于通信的半導(dǎo)體集成電路，其中所述調(diào)制電路包括第一混頻器，其混頻第一相位分量的第一發(fā)送基帶信號(hào)和載波；和第二混頻器，其混頻與所述第一相位分量正交的分量的第二發(fā)送基帶信號(hào)和載波，以及其中在所述傳輸時(shí)隙的發(fā)送準(zhǔn)備期間，所述校準(zhǔn)電路以時(shí)分方式順序地執(zhí)行所述第一混頻器的差分輸出的電位差的檢測(cè)和所述第二混頻器的差分輸出的電位差的檢測(cè)。
6.根據(jù)權(quán)利要求3的用于通信的半導(dǎo)體集成電路，其中在用于發(fā)送的多個(gè)時(shí)隙包括在所述幀中的情況下，在所述用于發(fā)送的多個(gè)時(shí)隙的每個(gè)發(fā)送準(zhǔn)備期間由所述校準(zhǔn)電路執(zhí)行所述電位差的檢測(cè)和所述電位差的減少。
7.根據(jù)權(quán)利要求1的用于通信的半導(dǎo)體集成電路，還包括具有混頻器的解調(diào)電路，所述混頻器混頻接收信號(hào)和載波，以產(chǎn)生用于接收的基帶信號(hào)，其中所述調(diào)制電路和所述解調(diào)電路同時(shí)操作，以便可以并行地執(zhí)行發(fā)送處理和接收處理，以及所述校準(zhǔn)電路僅僅在所述發(fā)送/接收處理之前執(zhí)行一次所述電位差的檢測(cè)和所述電位差的減少。
8.根據(jù)權(quán)利要求1的用于通信的半導(dǎo)體集成電路，其中所述調(diào)制電路包括在第一級(jí)中的放大器，用于放大差分輸入信號(hào)；DC電平移動(dòng)電路，用于移動(dòng)所述放大的信號(hào)的DC電平；和混頻器，混頻所述被移動(dòng)的信號(hào)和所述載波，以產(chǎn)生發(fā)送信號(hào)，以及其中在所述第一級(jí)中的放大器包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管和NPN雙極型晶體管。
9.根據(jù)權(quán)利要求8的用于通信的半導(dǎo)體集成電路，其中，所述混頻器包括在下一級(jí)中的差分晶體管對(duì)、以及在第一供電電壓端子和第二供電電壓端子之間串聯(lián)到在所述下一級(jí)中的所述晶體管對(duì)的晶體管的在上一級(jí)中的兩對(duì)差分晶體管，其中用于發(fā)送的基帶信號(hào)輸入到在所述下一級(jí)中的所述差分晶體管對(duì)的輸入端子，可以把彼此相移90度的載波信號(hào)輸入到在所述上一級(jí)中的所述兩對(duì)差分晶體管的輸入端子，以及其中，在由所述校準(zhǔn)電路檢測(cè)所述電位差時(shí)，禁止所述載波信號(hào)的輸入，第一直流電壓施加到在所述上一級(jí)中的兩對(duì)差分晶體管之一的晶體管的輸入端子，以及高于所述第一直流電壓的第二直流電壓施加到另一晶體管的輸入端子。
10.根據(jù)權(quán)利要求9的用于通信的半導(dǎo)體集成電路，其中所述混頻器構(gòu)造為使得能夠切換增益，以及在由所述校準(zhǔn)電路檢測(cè)所述電位差時(shí)，增益被設(shè)置為高于在輸入所述用于發(fā)送的基帶信號(hào)和所述載波信號(hào)并執(zhí)行調(diào)制時(shí)所設(shè)置的增益。
全文摘要
本發(fā)明提供了一種用于通信的半導(dǎo)體集成電路(RF IC)，即使在通過(guò)使用具有較大變化的廉價(jià)部件形成調(diào)制電路時(shí)，也實(shí)現(xiàn)了不惡化載波泄漏的高產(chǎn)出。在半導(dǎo)體集成電路(RF IC)中包括由差分放大器電路和電平移動(dòng)器構(gòu)造的輸入電路，其是在稱(chēng)為吉爾伯特單元的差分電路的混頻器的前一級(jí)提供的；通過(guò)相加I/Q信號(hào)和載波信號(hào)執(zhí)行調(diào)制的調(diào)制電路，用于消除在所述輸入電路的輸出端中的DC偏移的校準(zhǔn)電路。
文檔編號(hào)H04B1/26GK1829097SQ20061000936
公開(kāi)日2006年9月6日 申請(qǐng)日期2006年2月28日 優(yōu)先權(quán)日2005年2月28日
發(fā)明者古屋良治, 岡田和久, 松井浩明 申請(qǐng)人:株式會(huì)社瑞薩科技