專利名稱:具有不同操作和復(fù)位電壓范圍的轉(zhuǎn)發(fā)器電路及其方法
技術(shù)領(lǐng)域:
本發(fā)明的實(shí)施方式涉及線路轉(zhuǎn)發(fā)器,并且特別涉及線路加速器。
背景技術(shù):
電路性能的一個(gè)重要領(lǐng)域是穿過芯片的信號(hào)傳播時(shí)間。由于線路的電阻和電容,芯片中更長的線路阻止了信號(hào)的傳播。穿過芯片的信號(hào)傳播可通過插入放大電路來改進(jìn),有時(shí)稱為緩沖或轉(zhuǎn)發(fā)器插入到線路中。
線路加速器是一種類型的線路轉(zhuǎn)發(fā)器。線路加速器旨在檢測線路中的躍遷并接著幫助該躍遷(transition)。常規(guī)線路加速器存在的問題是在幫助實(shí)現(xiàn)一個(gè)躍遷后,它們繼續(xù)驅(qū)動(dòng)線路并因此阻止下一次的躍遷。
發(fā)明內(nèi)容
因此,能夠驅(qū)動(dòng)線路并且還能夠在線路躍遷期間輔助而不會(huì)阻止躍遷的線路加速器是有價(jià)值的。根據(jù)本發(fā)明的實(shí)施方式提供了這樣的線路加速器。
并入在此并構(gòu)成本說明書一部分的附圖示出了本發(fā)明的實(shí)施方式,連同描述用于解釋本發(fā)明的原理。除了特別注出以外,在該描述中引用的附圖不應(yīng)該被理解為按比例繪出。
圖1示出根據(jù)本發(fā)明的用于輔助信號(hào)躍遷的電路的一個(gè)實(shí)施方式的示意圖;圖2示出根據(jù)本發(fā)明的用于輔助信號(hào)躍遷的電路的另一個(gè)實(shí)施方式的示意圖;圖3示出根據(jù)本發(fā)明的用于輔助信號(hào)躍遷的電路的又一個(gè)實(shí)施方式的示意圖;圖4示出根據(jù)本發(fā)明的堆疊式(stacked)反向器的一個(gè)實(shí)施方式的示意圖;圖5是根據(jù)本發(fā)明的實(shí)施方式的反向器電壓輸入相對(duì)電壓輸出的曲線圖;
圖6示出根據(jù)本發(fā)明的用于輔助信號(hào)躍遷的電路的一個(gè)實(shí)施方式的示意圖,其中電路包括復(fù)位電路;圖7示出根據(jù)本發(fā)明的用于輔助信號(hào)躍遷的電路的另一個(gè)實(shí)施方式的示意圖,其中電路包括復(fù)位電路;圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施方式用于輔助信號(hào)躍遷的方法的流程圖;圖9是示出根據(jù)本發(fā)明的一個(gè)實(shí)施方式耦合到線路的電路的框圖;圖10是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施方式耦合到線路的電路的框圖。
具體實(shí)施例方式
現(xiàn)在將針對(duì)本發(fā)明的各種實(shí)施方式做出詳細(xì)的參考,這些實(shí)施方式的示例在附圖中示出。盡管結(jié)合這些實(shí)施方式對(duì)本發(fā)明進(jìn)行描述,將理解它們不旨在將本發(fā)明限于這些實(shí)施方式。相反,本發(fā)明旨在覆蓋可選方案、修改方案和等效方案,它們都可包括在由所附權(quán)利要求書所限定的本發(fā)明的精神和范圍內(nèi)。另外,在本發(fā)明下面的詳細(xì)描述中,許多特定的細(xì)節(jié)被提出以提供對(duì)本發(fā)明的完全理解。然而,本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到本發(fā)明可在沒有這些特定細(xì)節(jié)下實(shí)施。在其它的實(shí)例中,熟知的方法、過程、組件和電路沒有被詳細(xì)的描述以便防止不必要的混淆本發(fā)明的方面。
用于檢測和輔助線路躍遷的電路圖1示出根據(jù)本發(fā)明用于驅(qū)動(dòng)線路上的信號(hào)并用于輔助信號(hào)躍遷的電路10的一個(gè)實(shí)施方式的示意圖。電路10可被耦合到線路以用作線路轉(zhuǎn)發(fā)器或加速器。正如將看到,電路10提供檢測在線路上發(fā)生的躍遷(例如,上升躍遷或下降躍遷)并輔助該躍遷的能力,以及在該躍遷之后接著驅(qū)動(dòng)線路而不會(huì)阻止后續(xù)的躍遷。
在圖1的實(shí)施方式中,電路10具有輸入節(jié)點(diǎn)33和輸出節(jié)點(diǎn)34,每個(gè)都耦合到線路(特別地,線路的第一部分連接到輸入節(jié)點(diǎn)33,而線路的第二部分連接到輸出節(jié)點(diǎn)34)。在一個(gè)可選實(shí)施方式中,電路10可在后備結(jié)構(gòu)中實(shí)施,其中輸入節(jié)點(diǎn)連接到輸出節(jié)點(diǎn),并且輸入和輸出節(jié)點(diǎn)都連接到線路。在圖2和圖3中分別示出作為電路35和36的后備結(jié)構(gòu)。
一般地,圖1的電路10包括三個(gè)分支電路,這里稱為保持電路、上升躍遷電路、下降躍遷電路。在圖1的示例中,保持電路包括在輸入節(jié)點(diǎn)33和輸出節(jié)點(diǎn)34之間耦合的門電路(反向器)11、12、13和14構(gòu)成的延遲鏈。
在本發(fā)明中,上升躍遷電路包括NAND門電路(gate)15、由反向器17和堆疊式反向器18、19、20和21(下面將結(jié)合圖4進(jìn)一步描述堆疊式反向器)構(gòu)成的延遲鏈;偽反向器22和半鎖存器23。上升檢測電路驅(qū)動(dòng)輸出晶體管16。在一個(gè)實(shí)施方式中,晶體管16是p型器件(例如,陽極溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管或pFET)。
繼續(xù)參照圖1,下降躍遷電路包括NOR門電路24、由反向器26和堆疊式反向器27、28、29和30構(gòu)成的延遲鏈;偽反向器31和半鎖存器32。下降檢測電路驅(qū)動(dòng)輸出晶體管25。在一個(gè)實(shí)施方式中,晶體管25是n型器件(例如,陰極溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管或nFET)。
對(duì)操作中的電路10進(jìn)行描述。通過討論將理解保持電路、上升躍遷電路和下降躍遷電路不限于由圖1的示例所示出和描述的元件。例如,半鎖存器23和32可由全鎖存器替代。例如,延遲鏈中反向器的數(shù)目也可不同于圖1中的示例。
一般地,響應(yīng)于接收到在輸入節(jié)點(diǎn)33的上升輸入(換句話說,在線路的信號(hào)中檢測到上升躍遷,例如上升沿),上升躍遷電路生成脈沖。該脈沖操作輸出晶體管16一段時(shí)間。此后,晶體管16被斷開。當(dāng)導(dǎo)通時(shí),晶體管16驅(qū)動(dòng)輸出節(jié)點(diǎn)34至高狀態(tài)。
以類似的方式,響應(yīng)于接收到在輸入節(jié)點(diǎn)33的下降輸入(換句話說,在線路的信號(hào)中檢測到下降躍遷,例如下降沿),下降躍遷電路生成脈沖。該脈沖操作輸出晶體管25一段時(shí)間。此后,晶體管25被斷開。當(dāng)導(dǎo)通時(shí),晶體管25驅(qū)動(dòng)輸出節(jié)點(diǎn)34至低狀態(tài)。
保持電路以相對(duì)于上升躍遷電路和下降躍遷電路減小的驅(qū)動(dòng)強(qiáng)度操作。保持電路保持在晶體管16和晶體管25操作之間輸出節(jié)點(diǎn)34處的狀態(tài)。即,保持電路在晶體管16被斷開后(并且在晶體管25被導(dǎo)通前)保持輸出節(jié)點(diǎn)34處高狀態(tài),以及在晶體管25被斷開后(并且在晶體管16被導(dǎo)通前)也保持輸出節(jié)點(diǎn)34處低狀態(tài)。
更具體地,電路10如下操作。輸入節(jié)點(diǎn)33處的上升輸入(上升沿)使得NAND門電路15下降,這就激活了輸出晶體管16并驅(qū)動(dòng)輸出節(jié)點(diǎn)34為高。NAND門電路15的下降也啟動(dòng)了上升躍遷電路(反向器17、堆疊式反向器18-21和偽反向器22)中的延遲鏈。保持電路中的延遲鏈(特別地,反向器11-12)上升,驅(qū)動(dòng)半鎖存器32為低并且復(fù)位下降躍遷電路。接著NAND門電路15上升(在由上升躍遷電路中的延遲鏈所建立的一段時(shí)間之后),這去激活晶體管16。NAND門電路15的上升還釋放半鎖存器23使得它可在下降躍遷期間被復(fù)位。在晶體管16被斷開后,保持電路保持輸出節(jié)點(diǎn)34為高,直到檢測到下降躍遷。
輸入節(jié)點(diǎn)33處的下降輸入(下降沿)使得NOR門電路24上升,這就激活了輸出晶體管25并驅(qū)動(dòng)輸出節(jié)點(diǎn)34為低。NOR門電路24的上升也啟動(dòng)了下降躍遷電路(反向器26、堆疊式反向器27-30和偽反向器31)中的延遲鏈。保持電路中的延遲鏈(特別地,反向器11-12)下降,驅(qū)動(dòng)半鎖存器23為高并且復(fù)位上升躍遷電路。接著NOR門電路24下降(在由下降躍遷電路中的延遲鏈所建立的一段時(shí)間之后),這去激活晶體管25。NOR門電路24的下降還釋放半鎖存器32使得它可在上升躍遷期間被復(fù)位。在晶體管25被斷開后,保持電路保持輸出節(jié)點(diǎn)34為低,直到檢測到上升躍遷。
因此電路10提供互補(bǔ)邊緣檢測器上升躍遷電路的NAND門電路和延遲鏈,以及下降躍遷電路的NOR門電路和延遲鏈。上升躍遷復(fù)位下降躍遷電路,而下降躍遷復(fù)位上升躍遷電路。保持電路實(shí)際上充當(dāng)存儲(chǔ)器以保持全部電路的當(dāng)前狀態(tài)。在圖1的示例中,保持電路還復(fù)位上升躍遷分支電路和下降躍遷分支電路。對(duì)于700毫伏(mV)供電電源,由保持電路在大約350毫伏處將上升躍遷分支電路和下降躍遷分支電路復(fù)位。
電路10實(shí)際上是四態(tài)的驅(qū)動(dòng)器1)在上升躍遷時(shí),生成內(nèi)部脈沖并且利用低阻抗輸出晶體管驅(qū)動(dòng)狀態(tài)為高(“硬驅(qū)動(dòng)高”),以輔助上升躍遷;2)接著是更高阻抗保持狀態(tài),其保持高狀態(tài)并且?guī)椭?qū)動(dòng)線路上的高信號(hào);3)接著是利用低阻抗輸出晶體管驅(qū)動(dòng)狀態(tài)為低(“硬驅(qū)動(dòng)低”),以輔助下降躍遷;以及4)接著是另一個(gè)更高阻抗保持狀態(tài),其保持低狀態(tài)并且?guī)椭?qū)動(dòng)線路上的低信號(hào)。
在圖1中,“Wn”表示耗盡層的寬度,而“m”表示最小的器件尺寸(寬度)。Wn的各種值被考慮,并且器件寬度通常與Wn成比例。如果Wn的值導(dǎo)致器件寬度小于最小值,則器件寬度被鉗位在最小值。在堆疊式反向器18-21和27-30中,可能同時(shí)存在p型器件和n型器件(參見圖4);因此,在圖1中,對(duì)于延遲鏈的元件示出了兩組尺寸(包括β項(xiàng)的尺寸用于p型器件,而另一種用于n型器件)。
在一個(gè)實(shí)施方式中,柵極的寬長比(β)是1.7(P對(duì)N的基本濃度比),比例因子(α)是1/6(斜扭階段(skewed stage)的貝塔斜扭因子(beta skew factor)),并且跨導(dǎo)(g)是8(內(nèi)部階段之間的增益比),此類值是示例性的,本發(fā)明不限于此。
然而,并且重要地,選擇尺寸使得保持電路不會(huì)干擾躍遷。即,保持電路可保持輸出節(jié)點(diǎn)34處的狀態(tài),但足夠的微弱使得可由線路躍遷來克服。在躍遷之間晶體管16和25被斷開,因此上升躍遷電路和下降躍遷電路不會(huì)干擾躍遷。
圖2示出根據(jù)本發(fā)明的用于驅(qū)動(dòng)線路信號(hào)和輔助信號(hào)躍遷的電路35的一個(gè)實(shí)施方式的示意圖;電路35與圖1的電路10不同之處在于在后備結(jié)構(gòu)中電路35的輸入節(jié)點(diǎn)33和輸入節(jié)點(diǎn)34彼此連接。電路10和電路35的共同元件的編號(hào)是相同的。當(dāng)耦合到芯片的線路上時(shí),電路36可被實(shí)施為后備線路轉(zhuǎn)發(fā)器或加速器,以類似于電路10的方式運(yùn)行。
圖3示出根據(jù)本發(fā)明用于輔助信號(hào)躍遷的電路36的一個(gè)實(shí)施方式的示意圖。電路36與圖2的電路35不同之處在于電路36不包括保持電路(例如,在電路36中不存在電路35的反向器11-14)。電路35和電路36的共同元件的編號(hào)是相同的。當(dāng)耦合到芯片的線路上時(shí),電路36可被實(shí)施為后備線路轉(zhuǎn)發(fā)器,除了保持上升躍遷和下降躍遷之間在輸出節(jié)點(diǎn)處的狀態(tài)以外,以類似于電路35的方式運(yùn)行。以類似的方式,保持電路可不包括在圖1的電路10中。
圖4示出根據(jù)本發(fā)明的堆疊式反向器40的一個(gè)實(shí)施方式的示意圖。相比較于常規(guī)的反向器,堆疊式反向器40包括多于耦合到單個(gè)n型器件的單個(gè)p型器件。更確切地,堆疊式反向器40包括多個(gè)p型器件和多個(gè)n型器件。在圖4的示例中,堆疊式反向器40包括兩個(gè)p型器件41和42,以及兩個(gè)n型器件43和44;然而,本發(fā)明既不限于器件的組合也不限于器件的數(shù)目。p型器件和n型器件的柵極被耦合以形成堆疊式反向器40的輸入。
p型器件被配置成將輸出拉高(當(dāng)適當(dāng)?shù)臅r(shí)候)而n型器件被配置成將輸出拉低。因此,堆疊式反向器40的驅(qū)動(dòng)能力小于常規(guī)反向器的驅(qū)動(dòng)能力。有益地,這樣減少的驅(qū)動(dòng)能力產(chǎn)生了通過堆疊式反向器40增加的信號(hào)延遲。此外,堆疊式反向器40相比較于常規(guī)反向器將增加的負(fù)載提供給了它的驅(qū)動(dòng)電路。例如,輸入到堆疊式反向器40的信號(hào)被耦合到四個(gè)有源器件而不像在常規(guī)器件中被耦合到兩個(gè)有源器件。每個(gè)器件帶有輸入電容。這樣增加的負(fù)載產(chǎn)生了信號(hào)傳播延遲中進(jìn)一步期望的增加。
堆疊式反向器40的輸出可被耦合到另一個(gè)堆疊式反向器的輸入,如圖1到圖3中的電路,從而實(shí)現(xiàn)更大的信號(hào)延遲值。在圖4的示例中,在p型器件到n型器件的耦合處獲得輸出。
圖5是根據(jù)本發(fā)明的實(shí)施方式,針對(duì)700毫伏(mV)供電電源(Vdd)的、表示對(duì)于β的各種值的電壓輸入和電壓輸出的示例性反向器傳輸曲線。圖5示出對(duì)于輸入上小的電壓偏移,在輸出上沒有響應(yīng)直到電壓的中間范圍到達(dá),在此點(diǎn)處相對(duì)大的偏移被實(shí)現(xiàn)。通常,對(duì)于靜態(tài)電路,輸入切換點(diǎn)被定義為其中輸入電壓等于輸出電壓的點(diǎn),所以切換點(diǎn)僅作為β的函數(shù)做少量的偏移。然而,還參照圖1到圖3,NAND門電路15和NOR門電路24僅驅(qū)動(dòng)各自的晶體管(分別是晶體管15和晶體管26),因此邏輯門電路15和24的輸出電壓沒有必要到達(dá)它們各自的輸入電壓以便電路10、35或36運(yùn)行。相反,邏輯門電路15和24僅需要驅(qū)動(dòng)至各自輸出晶體管16和25的切換點(diǎn)(閾值電壓)。
觀察圖5,并參照圖1到圖3,輸出pFET切換點(diǎn)(例如,晶體管16)大致低于Vdd50毫伏。對(duì)于β等于0.5的曲線,這將NAND門電路15的上升切換點(diǎn)減小了大約140毫伏,從Vdd/2減至大約210mV。在β等于9.5時(shí),以類似的方式影響輸出nFET切換點(diǎn)(例如晶體管25)和NOR門電路24的下降切換點(diǎn)。
因此,對(duì)于輸出pFET,針對(duì)700毫伏供電電壓,輸入電壓切換點(diǎn)沿有利的方向(即,向下)從Vdd/2移動(dòng)大約140毫伏。類似地,對(duì)于輸出nFET,針對(duì)700毫伏供電電壓,輸入電壓切換點(diǎn)從Vdd/2移動(dòng)大約140毫伏。因此,對(duì)于pFET輸出和nFET輸出,輸入切換點(diǎn)大約分別是Vdd的三分之一和三分之二。因此,切換點(diǎn)有利地被移動(dòng)彼此相距相對(duì)遠(yuǎn)的距離。另一個(gè)優(yōu)勢是躍遷(上升或下降)的減小部分是所需的以便電路10、35和36(圖1到圖3)操作。即,邏輯門電路15和24將以較低的電壓操作,并且因此電路10、35和36將較早的檢測躍遷并因此更早的輔助躍遷。
總之,利用連接到傳播信號(hào)的線路的圖1到圖3的電路10、35和36中的任何一個(gè)電路,隨著信號(hào)開始躍遷,電路不會(huì)阻止躍遷,因?yàn)樗闹鬏敵?晶體管16和25)處于高阻抗?fàn)顟B(tài)(它們被斷開)。一旦達(dá)到輸入切換點(diǎn)(NAND門電路15處或NOR門電路24處,取決于是否存在上升躍遷或下降躍遷),合適的輸出晶體管(分別為晶體管16或25)被導(dǎo)通以輔助躍遷,并且接著被再次斷開。電路10和35保持當(dāng)前輸出狀態(tài)(高或低)以繼續(xù)幫助驅(qū)動(dòng)線路。
具有不同操作和復(fù)位電壓范圍的轉(zhuǎn)發(fā)器電路圖6示出根據(jù)本發(fā)明的用于驅(qū)動(dòng)線路信號(hào)和輔助信號(hào)躍遷的電路60的一個(gè)實(shí)施方式的示意圖。電路60與圖1的電路10不同之處在于保持電路僅包括反向器13和14。另外,電路60包括全鎖存器65和66而不是半鎖存器,然而,半鎖存器可代替全鎖存器用于電路60中。電路10和電路60的共同的其它元件的編號(hào)是相同的。電路60不限于圖6的示例中示出的元件,即,可允許電路60設(shè)計(jì)中的變形而保持由電路60所執(zhí)行的功能。以類似于電路10的方式,當(dāng)耦合到芯片的線路上時(shí),電路60可被實(shí)施為線路轉(zhuǎn)發(fā)器或加速器。另外,在一個(gè)實(shí)施方式中,保持電路(例如,反向器13和14)以類似于上面圖3中所示出的方式被省略。
電路60和電路10之間的另一個(gè)不同之處在于電路60包括兩個(gè)附加的分支電路,這里稱為上升躍遷復(fù)位電路和下降躍遷復(fù)位電路。在圖6的示例中,上升躍遷復(fù)位電路包括由反向器61和62構(gòu)成的復(fù)位鏈,而下降躍遷復(fù)位電路包括由反向器63和64構(gòu)成的復(fù)位鏈。上升躍遷復(fù)位電路用于復(fù)位上升躍遷電路,而下降躍遷復(fù)位電路用于復(fù)位下降躍遷電路。
如上結(jié)合圖1所述,電路10的保持電路用于復(fù)位上升躍遷分支電路和下降躍遷分支電路。對(duì)于700毫伏供電電源,上升躍遷分支電路和下降躍遷分支電路由電路10的保持電路在大約350毫伏處復(fù)位。如上結(jié)合圖5所述,上升躍遷分支電路和下降躍遷分支電路分別操作在大約Vdd的三分之一和三分之二處。分離的上升躍遷分支電路和下降躍遷分支電路的引入針對(duì)這樣的一種操作情況,其中電路10的上升躍遷分支電路和下降躍遷分支電路超出了它們各自的切換點(diǎn)但小于復(fù)位點(diǎn)。此類情況可作為相對(duì)慢躍遷的結(jié)果而發(fā)生,并且可能導(dǎo)致在操作和復(fù)位切換點(diǎn)之間范圍內(nèi)的振蕩。盡管此類的震蕩不是期望的,因?yàn)樗鼈兡芾速M(fèi)功率并且在輸出34處產(chǎn)生小故障,但它們不會(huì)影響電路10的操作性。
電路60被標(biāo)注尺寸使得上升躍遷復(fù)位分支電路和下降躍遷復(fù)位分支電路的復(fù)位點(diǎn)被有利地偏移從而它們各自的操作范圍沒有與上升躍遷分支電路和下降躍遷分支電路的各自操作范圍重疊。在圖6中,“t”是器件寬度的任意單位。
在表1中示出根據(jù)本發(fā)明的700毫伏供電電源的操作范圍。
表1700毫伏供電電源的示例性操作范圍
注意,在本實(shí)施方式中,上升躍遷電路和上升躍遷復(fù)位電路的范圍不僅不會(huì)重疊,而且在該范圍之間還包括某些余量。相同的情況對(duì)于下降躍遷電路和下降躍遷復(fù)位電路也是成立的。電壓范圍由β比值控制,這些比值被很好地保存并且在現(xiàn)代的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)芯片上很好地跟蹤,因此存在好的半導(dǎo)體過程跟蹤。
另外,為了幫助抑制振蕩,上升復(fù)位電壓和下降復(fù)位電壓離得很遠(yuǎn),因此電路60中存在基本的滯后。在本實(shí)施方式中,對(duì)于700毫伏供電電源,在互補(bǔ)(相反的)躍遷電路(分別為下降或上升)被激活之前,輸入(上升或下降)必須增加到大約Vdd的三分之二。
圖7示出根據(jù)本發(fā)明用于驅(qū)動(dòng)線路信號(hào)和輔助信號(hào)躍遷的電路70的一個(gè)實(shí)施方式的示意圖。電路70與圖6的電路60不同之處在于在后備結(jié)構(gòu)中,電路70的輸入節(jié)點(diǎn)33和輸出節(jié)點(diǎn)34彼此連接。電路60和電路70的共同元件的編號(hào)是相同的。當(dāng)耦合到芯片的線路上時(shí),電路70可被實(shí)施為后備線路轉(zhuǎn)發(fā)器或加速器。在一個(gè)實(shí)施方式中,保持電路(例如,反向器13和14)以類似于上面圖3中示出的方式被省略。
當(dāng)多個(gè)電路70被連接到相同的線路時(shí),在多個(gè)電路之間發(fā)生振蕩的可能性由上面提到的大的滯后根本地去除。振蕩是不太可能的,因?yàn)槎鄠€(gè)電路中的一個(gè)將不得不處于操作電壓范圍的一個(gè)極值而同時(shí)下一個(gè)電路處于操作電壓范圍的另一個(gè)極值處。如果發(fā)生振蕩,由于相臨的電路循環(huán)在不同的速率,系統(tǒng)將衰減到穩(wěn)定條件。
圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的用于輔助信號(hào)躍遷的方法的流程圖80。盡管在流程圖80中公開了具體的步驟,但這類步驟是示例性的。即,本發(fā)明的實(shí)施方式很適于執(zhí)行在流程圖80中所列舉的各種其它步驟或步驟的變形??梢岳斫饬鞒虉D80中的步驟可以不同于表示出的順序執(zhí)行,并且不是流程圖80中的所有步驟可被執(zhí)行。
在步驟81中,在耦合到線路的電路處接收到上升的輸入。上升的輸入指示出線路上上升的躍遷。上升輸入使得電路的上升躍遷分支電路中的第一晶體管被導(dǎo)通一段時(shí)間以驅(qū)動(dòng)電路的輸出到高狀態(tài)以輔助上升躍遷。接著第一晶體管被斷開。上升躍遷分支電路操作在高于第一閾值電壓。
在步驟82中,利用下降躍遷復(fù)位分支電路,下降躍遷分支電路的元件被復(fù)位。下降躍遷復(fù)位分支電路操作在高于第二閾值電壓。
在步驟83中,在電路處下降輸入被接收,其指示出線路上的下降躍遷。下降輸入使得下降躍遷分支電路中的第二晶體管被導(dǎo)通一段時(shí)間以驅(qū)動(dòng)輸出到低狀態(tài)以輔助下降躍遷。接著第二晶體管被斷開。下降躍遷分支電路操作在低于第二閾值電壓。
在步驟84中,利用上升躍遷復(fù)位分支電路,上升躍遷分支電路的元件被復(fù)位。上升躍遷復(fù)位分支電路操作在低于第一閾值電壓。
圖9示出根據(jù)本發(fā)明的一個(gè)實(shí)施方式以“饋通”方式分別耦合到線路91的例如圖6的電路60或圖7的電路70的電路90。在圖9的示例中,線路91實(shí)際上包括第一部分(91a)和第二部分(91b)。線路91上的信號(hào)在輸入處33進(jìn)入電路90并且在輸出34處引出。如上所述,根據(jù)本發(fā)明的實(shí)施方式,電路90用作線路轉(zhuǎn)發(fā)器/加速器以便輔助線路91上的上升或下降信號(hào)躍遷。如上所述,在各種實(shí)施方式中,線路91上的信號(hào)還由電路90驅(qū)動(dòng)。
圖10示出根據(jù)本發(fā)明的一個(gè)實(shí)施方式以“后備”方式耦合到線路101的例如圖6的電路60或圖7的電路70的電路100。線路101上的信號(hào)在輸入處33進(jìn)入電路100并且在輸出34處引出。如上所述,根據(jù)本發(fā)明的實(shí)施方式,電路100用作線路轉(zhuǎn)發(fā)器/加速器以便輔助線路101上的上升或下降信號(hào)躍遷。如上所述,在各種實(shí)施方式中,線路101上的信號(hào)還由電路100驅(qū)動(dòng)。
總之,本發(fā)明的實(shí)施方式提供用于輔助線路(例如芯片上的線路)上的信號(hào)躍遷的電路(例如,線路加速器和轉(zhuǎn)發(fā)器)及其方法。根據(jù)本發(fā)明的電路實(shí)施方式可驅(qū)動(dòng)線路上的信號(hào)并且在線路躍遷期間輔助而沒有阻止躍遷。具有非重疊的電壓范圍的分離復(fù)位分支電路用于阻止振蕩在電路中發(fā)生。
因此根據(jù)本發(fā)明對(duì)實(shí)施方式進(jìn)行了描述。盡管本發(fā)明已經(jīng)在具體的實(shí)施方式中進(jìn)行了描述,但應(yīng)該理解本發(fā)明不應(yīng)該解釋為受這類實(shí)施方式的限制,而相反應(yīng)該根據(jù)下面的權(quán)利要求書解釋。
從概括性的總結(jié)來說,本文件公開了用于輔助線路上的信號(hào)躍遷的電路及其方法。第一分支電路使得耦合到電路輸出的第一晶體管在上升躍遷期間導(dǎo)通并驅(qū)動(dòng)輸出至高狀態(tài)以在上升躍遷中輔助。第二分支電路使得耦合到電路輸出的第二晶體管在下降躍遷期間導(dǎo)通并驅(qū)動(dòng)輸出至低狀態(tài)以在下降躍遷中輔助。第三分支電路復(fù)位第一分支電路的元件。第一分支電路操作在高于第一電壓閾值而第三分支電路操作在低于第一電壓閾值。第四分支電路復(fù)位第二分支電路的元件。第二分支電路操作在低于第二電壓閾值而第四分支電路操作在高于第二電壓閾值。
權(quán)利要求
1.一種器件,包括用于傳播信號(hào)的線路;以及耦合到所述線路的電路,所述電路操作以在所述線路上的信號(hào)中檢測躍遷,所述電路另外操作以輔助所述躍遷并在所述躍遷之后驅(qū)動(dòng)所述信號(hào),所述電路,在操作于第一電壓范圍內(nèi)時(shí),輔助所述躍遷并且驅(qū)動(dòng)所述信號(hào),所述電路,在操作于不與所述第一電壓范圍重疊的第二電壓范圍內(nèi)時(shí),為了后續(xù)的躍遷而被復(fù)位。
2.根據(jù)權(quán)利要求1所述的器件,其中所述躍遷是上升躍遷并且其中所述電路包括上升躍遷分支電路,操作在高于閾值電壓的范圍內(nèi);以及復(fù)位分支電路,操作在低于所述閾值電壓的范圍內(nèi)。
3.根據(jù)權(quán)利要求2所述的器件,其中所述復(fù)位電路包括多個(gè)反向器并且其中所述上升躍遷電路包括NAND門電路;延遲鏈;以及p型晶體管。
4.根據(jù)權(quán)利要求1所述的器件,其中所述躍遷是下降躍遷并且其中所述電路包括下降躍遷分支電路,操作在低于閾值電壓的范圍內(nèi);以及復(fù)位分支電路,操作在高于所述閾值電壓的范圍內(nèi)。
5.根據(jù)權(quán)利要求4所述的器件,其中所述復(fù)位電路包括多個(gè)反向器并且其中所述上升躍遷電路包括NOR門電路;延遲鏈;以及n型晶體管。
6.根據(jù)權(quán)利要求1所述的器件,其中所述電路包括用于保持所述電路輸出處的狀態(tài)的分支電路。
7.根據(jù)權(quán)利要求1所述的器件,其中所述電路的輸入連接到所述電路的輸出,其中另外所述輸入和所述輸出在后備結(jié)構(gòu)中被耦合到所述線路。
8.一種用于在線路上輔助信號(hào)躍遷的電路,所述電路包括第一電路,耦合到所述線路并用于響應(yīng)于所述線路上信號(hào)的上升躍遷而使得第一晶體管被導(dǎo)通,并且接著在一段時(shí)間后被斷開,所述第一晶體管驅(qū)動(dòng)所述電路的輸出到高狀態(tài)以在所述上升躍遷中輔助;第二電路,耦合到所述線路并用于響應(yīng)于所述線路上信號(hào)的下降躍遷而使得第二晶體管被導(dǎo)通,并且接著在一段時(shí)間后被斷開,所述第二晶體管驅(qū)動(dòng)所述輸出到低狀態(tài)以在所述下降躍遷中輔助;第三電路,耦合到所述第一電路并用于復(fù)位所述第一電路的元件,其中所述第一電路操作在高于第一電壓閾值并且所述第三電路操作在低于所述第一電壓閾值;以及第四電路,耦合到所述第二電路并用于復(fù)位所述第二電路的元件,其中所述第二電路操作在低于第二電壓閾值并且所述第四電路操作在高于所述第二電壓閾值;
9.根據(jù)權(quán)利要求8所述的電路,其中所述第三電路包括第一多個(gè)門電路并且所述第四電路包括第二多個(gè)門電路。
10.根據(jù)權(quán)利要求8所述的電路,另外包括第五電路,其耦合到所述線路并且用于在所述上升躍遷和所述下降躍遷之間在所述輸出處保持所述高狀態(tài),以及用于在所述下降躍遷和下一個(gè)上升躍遷之間保持所述低狀態(tài)。
11.根據(jù)權(quán)利要求10所述的電路,其中所述第五電路包括多個(gè)門電路。
12.根據(jù)權(quán)利要求8所述的電路,其中所述電路的輸入連接到所述輸出,其中所述輸入和所述輸出在后備結(jié)構(gòu)中耦合到所述線路。
13.根據(jù)權(quán)利要求8所述的電路,其中所述第一電路包括NAND門電路;以及延遲鏈。
14.根據(jù)權(quán)利要求8所述的電路,其中所述第一晶體管是p型器件。
15.根據(jù)權(quán)利要求8所述的電路,其中所述第二電路包括NOR門電路;以及延遲鏈。
16.根據(jù)權(quán)利要求8所述的電路,其中所述第二晶體管是n型器件。
17.一種在耦合到線路的電路中,在所述線路上輔助信號(hào)躍遷的方法,所述方法包括在所述電路處接收上升輸入,其指示所述線路上的上升躍遷,所述上升輸入使得所述電路的第一分支電路中的第一晶體管被導(dǎo)通一段時(shí)間以驅(qū)動(dòng)所述電路的輸出到高狀態(tài)以輔助所述上升躍遷,接著所述第一晶體管被斷開,其中所述第一分支電路操作在高于第一閾值電壓;在所述電路處接收下降輸入,其指示所述線路上的下降躍遷,所述下降輸入使得所述電路的第二分支電路中的第二晶體管被導(dǎo)通一段時(shí)間以驅(qū)動(dòng)所述輸出到低狀態(tài)以輔助所述下降躍遷,接著所述第二晶體管被斷開,其中所述第二分支電路操作在低于第二閾值電壓;利用第三分支電路復(fù)位所述第一分支電路的元件,所述第三分支電路操作在低于所述第一閾值電壓;以及利用第四分支電路復(fù)位所述第二分支電路的元件,所述第四分支電路操作在高于所述第二閾值電壓。
18.根據(jù)權(quán)利要求17所述的方法,其中所述第一晶體管被耦合到包括NAND門電路和延遲鏈的電路。
19.根據(jù)權(quán)利要求17所述的方法,其中所述第一晶體管是p型器件。
20.根據(jù)權(quán)利要求17所述的方法,其中所述第二晶體管被耦合到包括NOR門電路和延遲鏈的電路。
21.根據(jù)權(quán)利要求17所述的方法,其中所述第二晶體管是n型器件。
22.根據(jù)權(quán)利要求17所述的方法,另外包括在所述上升躍遷之后并且在相應(yīng)的下降躍遷之前保持所述輸出處于所述高狀態(tài);以及在所述下降躍遷之后并且在下一個(gè)上升躍遷之前保持所述輸出處于所述低狀態(tài)。
23.根據(jù)權(quán)利要求17所述的方法,其中所述第三分支電路包括第一多個(gè)門電路并且所述第四電路包括第二多個(gè)門電路。
24.根據(jù)權(quán)利要求17所述的方法,其中所述電路的輸入連接到所述輸出,其中所述輸入和輸出在后備結(jié)構(gòu)中被耦合到所述線路。
全文摘要
一種用于在線路上輔助信號(hào)躍遷的電路及其方法。第一分支電路(15-22、65)使得耦合到該電路的輸出(34)的第一晶體管(16)在上升躍遷期間導(dǎo)通并驅(qū)動(dòng)輸出(34)至高狀態(tài)以便在上升躍遷中輔助。第二分支電路(24-30、66)使得耦合到該電路的輸出(34)的第二晶體管(25)在下降躍遷期間導(dǎo)通并驅(qū)動(dòng)輸出(34)至低狀態(tài)以便在下降躍遷中輔助。第三分支電路(61、62)對(duì)第一分支電路(15-22、65)的元件復(fù)位,第一分支電路操作在高于第一電壓閾值而第三分支電路(61,62)操作在低于第一電壓閾值。第四分支電路(63、64)對(duì)第二分支電路(24-30、66)的元件復(fù)位。第二分支電路操作在低于第二電壓閾值并且第四分支電路(63,64)操作在高于第二電壓閾值。
文檔編號(hào)H04L25/24GK1965481SQ200580018677
公開日2007年5月16日 申請日期2005年6月8日 優(yōu)先權(quán)日2004年6月8日
發(fā)明者羅伯特·保羅·馬斯萊德, 瓦特薩爾·德霍拉布黑, 克里斯蒂安·克林納 申請人:全美達(dá)股份有限公司