專利名稱：一種混合自動請求重傳接收裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移動通信領(lǐng)域的裝置，尤其涉及的是一種用于WiMAX系統(tǒng)的混合自動請求重傳接收裝置。
背景技術(shù)：
在實際通信信道上傳輸數(shù)字信號時，由于信道傳輸特性不理想及加性噪聲的影響，接收端所收到的數(shù)字信號不可避免地會發(fā)生錯誤。為了在已知信噪比情況下達(dá)到一定的誤比特率指標(biāo)，首先應(yīng)該合理設(shè)計基帶信號、選擇調(diào)制解調(diào)方式、采用時域、頻域均衡等技術(shù)使誤比特率盡可能降低。但若誤比特率仍不能滿足要求，則必須采用差錯控制編碼技術(shù)進(jìn)一步降低誤比特率以滿足系統(tǒng)指標(biāo)要求。
無線通信系統(tǒng)中常用的兩種差錯控制方式為前向差錯控制(FEC)、自動請求重傳(ARQ)。前向糾錯(FEC)方式利用系統(tǒng)中的糾錯碼在接收端自動發(fā)現(xiàn)并糾正傳輸中出現(xiàn)的錯誤，無需反向信道，故傳輸效率高、實時性好。但是隨著糾錯能力的提高，編譯碼設(shè)備更復(fù)雜。自動請求重發(fā)(ARQ)方式是一旦在接收端發(fā)現(xiàn)錯誤(如利用系統(tǒng)中的檢測碼)，就立即經(jīng)過反向信道通知發(fā)送端重發(fā)該信息碼元，直到接收端確認(rèn)收到正確信息為止。這種方式需要反向信道，故其傳輸效率和實時性都最差。
自動請求重傳(ARQ)和前向差錯控制(FEC)各有優(yōu)缺點，若將二者結(jié)合在一起，則可以取長補(bǔ)短，獲得更好的性能，這種包含了FEC子系統(tǒng)的ARQ稱為混合自動請求重傳(H-ARQ)。H-ARQ中的FEC子系統(tǒng)主要用來糾正那些發(fā)生頻率最高的錯誤圖樣，因而可大大降低錯誤碼字重傳的頻率，提高系統(tǒng)的流量，WiMAX系統(tǒng)要求支持H-ARQ技術(shù)。
WiMAX系統(tǒng)支持IEEE 802.16標(biāo)準(zhǔn)，IEEE 802.16標(biāo)準(zhǔn)給出H-ARQ的實現(xiàn)原理和機(jī)制，但現(xiàn)有技術(shù)尚沒有用于WiMAX系統(tǒng)的H-ARQ實現(xiàn)裝置。

發(fā)明內(nèi)容
本發(fā)明的目的即在于提供一種用于WiMAX系統(tǒng)的混合自動請求重傳(H-ARQ)接收裝置。
一種混合自動請求重傳接收裝置，其中，包括HARQ解調(diào)模塊、HARQ解交織模塊、HARQ存儲控制模塊、HARQ譯碼模塊；所述HARQ解調(diào)模塊用于完成解調(diào)功能；所述HARQ解交織模塊用于完成解交織功能；所述HARQ存儲控制模塊用于實現(xiàn)數(shù)據(jù)存儲和重發(fā)；所述HARQ譯碼模塊用于采用維特比譯碼算法對HARQ數(shù)據(jù)包進(jìn)行譯碼。
所述的裝置，其中，所述HARQ解調(diào)模塊包括解調(diào)控制器模塊、16QAM解調(diào)模塊、64QAM解調(diào)模塊、16QAM參數(shù)存儲單元、64QAM參數(shù)存儲單元；所述解調(diào)控制器模塊用于對調(diào)制類型進(jìn)行分析，是16QAM調(diào)制類型則送到16QAM解調(diào)模塊進(jìn)行16QAM解調(diào)；若是64QAM調(diào)制類型則送到64QAM解調(diào)模塊進(jìn)行64QAM解調(diào)；所述16QAM參數(shù)存儲單元用于存儲對應(yīng)的解調(diào)參數(shù)；所述64QAM參數(shù)存儲單元用于存儲對應(yīng)的解調(diào)參數(shù)；所述16QAM解調(diào)模塊用于用輸入數(shù)據(jù)的符號位形成地址分別對16QAM參數(shù)存儲單元進(jìn)行檢索，獲得對應(yīng)的解調(diào)參數(shù)；所述64QAM解調(diào)模塊用于用輸入數(shù)據(jù)的符號位地址對64QAM參數(shù)存儲單元進(jìn)行檢索，獲得對應(yīng)的解調(diào)參數(shù)。
所述的裝置，其中，所述HARQ存儲控制模塊包括狀態(tài)指示模塊、HARQ接收控制模塊、HARQ發(fā)送控制模塊、第一HARQ存儲單元、第二HARQ存儲單元，用于接收到送來的HARQ數(shù)據(jù)包，確定是新發(fā)或重發(fā)的數(shù)據(jù)包。
所述的裝置，其中，所述數(shù)據(jù)包存儲采用兩塊三端口存儲器進(jìn)行存儲，蓋三端口存儲器為兩讀一寫。
所述的裝置，其中，所述兩塊存儲器采用乒乓操作輸入數(shù)據(jù)流和輸出數(shù)據(jù)流。
所述的裝置，其中，所述HARQ存儲控制模塊中所述狀態(tài)指示模塊用于指示HARQ接收控制模塊和HARQ發(fā)送控制模塊乒乓操作的狀態(tài)；所述HARQ接收控制模塊用于實現(xiàn)接收HARQ數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制；所述HARQ發(fā)送控制模塊用于實現(xiàn)發(fā)送HARQ數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制；所述第一HARQ存儲單元，其主要功能是存儲HARQ數(shù)據(jù)包；所述第二HARQ存儲單元，其主要功能是存儲HARQ數(shù)據(jù)包。
所述的裝置，其中，所述HARQ譯碼模塊包括咬尾譯碼控制器模塊、譯碼狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元、第二存儲單元；所述咬尾譯碼控制器模塊用于控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送；所述譯碼狀態(tài)指示模塊用于指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)；所述接收控制模塊用于實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制；所述發(fā)送控制模塊用于實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制；所述第一存儲單元用于存儲數(shù)據(jù)包；所述第二存儲單元用于存儲數(shù)據(jù)包。
所述的裝置，其中，所述16QAM解調(diào)算法為設(shè)第k個解調(diào)輸入信號I路數(shù)據(jù)為Xk，Q路數(shù)據(jù)為Yk，設(shè)解調(diào)輸出為(Sk，3)，(Sk，2)，(Sk，1)，(Sk，0)令Zk＝|Xk|-2A則有(Sk，3)＝Xk+α·Zk(Sk，2)＝-Zk令Z′k＝|Yk|-2a則有(Sk，1)＝Y(jié)k+β·Z′k(Sk，0)＝-Zk。
所述的裝置，其中，所述64QAM解調(diào)算法為設(shè)第k個解調(diào)輸入信號I路數(shù)據(jù)為Xk，Q路數(shù)據(jù)為Yk，設(shè)解調(diào)輸出為(Sk，5)，(Sk，4)，(Sk，3)，(Sk，2)，(Sk，1)，(Sk，0)，這里a＝1/sqrt(42)Z1k＝|Xk|-6aZ2k＝|Xk|-4aZ3k＝|Xk|-2a則有(Sk，5)＝Xk+α1·Z1k+α2·Z2k+α3·Z3k(Sk，4)＝β1·Z1k+β2Z2k+β3·Z3k(Sk，3)＝γ1·Z1k+γ2·Z2k+γ3·Z3k
令Z′1k＝|Yk|-6aZ′2k＝|Yk|-4aZ′3k＝|Yk|-2a則有(Sk，2)＝Y(jié)k+δ1·Z′1k+δ2·Z′2k+δ3·Z′3k(Sk，1)＝η1·Z′1k+η2·Z′2k+η3·Z′3k(Sk，0)＝τ1·Z′1k+τ2·Z′2k+τ3·Z′3k。
本發(fā)明所提供的一種混合自動請求重傳接收裝置，顯著降低了寬帶無線通訊系統(tǒng)的誤碼率，提高了系統(tǒng)總體性能。


圖1為本發(fā)明的混合自動請求重傳接收裝置實現(xiàn)框圖；圖2是本發(fā)明裝置的HARQ解調(diào)模塊實現(xiàn)框圖；圖3是本發(fā)明裝置的HARQ存儲控制模塊實現(xiàn)框圖；圖4是本發(fā)明裝置的HARQ譯碼模塊實現(xiàn)框圖；圖5為本發(fā)明裝置的HARQ的puncture模式定義表格圖。
具體實施例方式
以下結(jié)合附圖，將對本發(fā)明的各較佳實施例進(jìn)行較為詳細(xì)的說明。
本發(fā)明的一種用于WiMAX系統(tǒng)的混合自動請求重傳接收裝置，如圖1所示的，為IEEE802.16中HARQ協(xié)議的硬件實現(xiàn)。IEEE 802.16中HARQ協(xié)議如下下行鏈路的H-ARQ操作基站(BS)a.BS在指定的H-ARQ信道發(fā)送第一個H-ARQ包，AI_SN(H-ARQ標(biāo)識符序列號)不同于在此信道的上一個H-ARQ嘗試；b.BS等待移動用戶臺(MSS)發(fā)送的ACK/NAK(應(yīng)答/不應(yīng)答)；c.在一個固定延遲后，如果BS收到ACK包，則此包已經(jīng)正確接收，結(jié)束；否則，轉(zhuǎn)至d.；d.BS在原ACID(H-ARQ信道標(biāo)識符)的H-ARQ信道再次做另一個H-ARQ的嘗試，AI_SN不變，發(fā)送時間可以靈活選擇，轉(zhuǎn)至b。
移動用戶臺(MSS)a.接收H-ARQ包，查看ACID和AI_SN，如果在相同的ACID下AI_SN改變，則說明收到的是第一個H-ARQ嘗試，轉(zhuǎn)至b；否則轉(zhuǎn)至d；b.丟棄在此H-ARQ信道下的所有以前收到的H-ARQ嘗試；c.對包進(jìn)行解碼，轉(zhuǎn)至e；d.MSS解碼器結(jié)合原錯誤的和重傳的編碼包進(jìn)行解碼；e.如果正確解碼，則在一個固定延遲后，在UL(上行鏈路)反饋信道中發(fā)送ACK，此信道由BS發(fā)送HARQ消息分配；否則，發(fā)送NAK(不應(yīng)答)，存儲此H-ARQ包。
本發(fā)明裝置采用的QAM解調(diào)算法根據(jù)簡化的雙最小量度方法推導(dǎo)出用于WiMAX系統(tǒng)16QAM解調(diào)公式為設(shè)第k個解調(diào)輸入信號I路數(shù)據(jù)為Xk，Q路數(shù)據(jù)為Yk，設(shè)解調(diào)輸出為(Sk，3)，(Sk，2)，(Sk，1)，(Sk，0)令Zk＝|Xk|-2A則有(Sk，3)＝Xk+α·Zk(Sk，2)＝-Zk令Z′k＝|Yk|-2a則有(Sk，1)＝Y(jié)k+β·Z′k(Sk，0)＝-Z′k根據(jù)簡化的雙最小量度方法推導(dǎo)出64QAM解調(diào)公式為設(shè)第k個解調(diào)輸入信號I路數(shù)據(jù)為Xk，Q路數(shù)據(jù)為Yk，設(shè)解調(diào)輸出為(Sk，5)，(Sk，4)，(Sk，3)，(Sk，2)，(Sk，1)，(Sk，0)，這里a＝1/sqrt(42)Z1k＝|Xk|-6aZ2k＝|Xk|-4aZ3k＝|Xk|-2a則有(Sk，5)＝Xk+α1·Z1k+α2·Z2k+α3·Z3k
(Sk，4)＝β1·Z1k+β2Z2k+β3·Z3k(Sk，3)＝γ1·Z1k+γ2·Z2k+γ3·Z3k令Z′1k＝|Yk|-6aZ′2k＝|Yk|-4aZ′3k＝|Yk|-2a則有(Sk，2)＝Y(jié)k+δ1·Z′1k+δ2·Z′2k+δ3·Z′3k(Sk，1)＝η1·Z′1k+η2·Z′2k+η3·Z′3k(Sk，0)＝τ1·Z′1k+τ2·Z′2k+τ3·Z′3k本發(fā)明裝置中各模塊的連接及功能如圖1所示，包括HARQ解調(diào)模塊、HARQ解交織模塊、HARQ存儲控制模塊、HARQ譯碼模塊。
所述HARQ解調(diào)模塊的主要功能是完成解調(diào)功能。所述HARQ解調(diào)模塊實現(xiàn)框圖如圖2所示，包括解調(diào)控制器模塊、16QAM解調(diào)模塊、64QAM解調(diào)模塊、16QAM參數(shù)存儲單元、64QAM參數(shù)存儲單元等模塊。
所述解調(diào)控制器模塊對調(diào)制類型進(jìn)行分析，是16QAM調(diào)制類型則送到16QAM解調(diào)模塊進(jìn)行16QAM解調(diào)；若是64QAM調(diào)制類型則送到64QAM解調(diào)模塊進(jìn)行64QAM解調(diào)。所述16QAM參數(shù)存儲單元用于存儲解調(diào)參數(shù)，解調(diào)參數(shù)α、β的數(shù)值放入如圖2所示的16QAM參數(shù)存儲單元中。所述64QAM參數(shù)存儲單元用于存儲解調(diào)參數(shù)，解調(diào)參數(shù)α1、α2、α3、β1、β2、β3、γ1、γ2、γ3、δ1、δ2、δ3、η1、η2、η3、τ1、τ2、τ3等數(shù)值放入如圖2所示的64QAM參數(shù)存儲單元中。
本發(fā)明裝置中的所述16QAM解調(diào)模塊用輸入數(shù)據(jù)的符號位形成地址分別對16QAM參數(shù)存儲單元進(jìn)行檢索，獲得解調(diào)參數(shù)。所述64QAM解調(diào)模塊用輸入數(shù)據(jù)的符號位地址對64QAM參數(shù)存儲單元進(jìn)行檢索，獲得解調(diào)參數(shù)。采用查表方法可以避免如圖1所示用邏輯電路實現(xiàn)解調(diào)參數(shù)的選取，硬件實現(xiàn)簡單。
所述HARQ解交織模塊的主要功能是完成解交織功能；所述HARQ存儲控制模塊實現(xiàn)框圖如圖3所示，其包括狀態(tài)指示模塊、HARQ接收控制模塊、HARQ發(fā)送控制模塊、第一HARQ存儲單元0、第二HARQ存儲單元1等模塊，其主要功能是接收到送來的HARQ數(shù)據(jù)包，確定是新發(fā)或重發(fā)的數(shù)據(jù)包，數(shù)據(jù)包存儲采用兩塊三端口存儲器進(jìn)行存儲，三端口存儲器為兩讀一寫，由此可提高處理的速度。兩塊存儲器采用乒乓操作，采用乒乓操作輸入數(shù)據(jù)流和輸出數(shù)據(jù)流都是連續(xù)不斷的，沒有任何停頓，可對數(shù)據(jù)流進(jìn)行流水線似處理，完成數(shù)據(jù)的無縫緩沖與處理，顯著提高處理的速度。
本發(fā)明裝置中的HARQ數(shù)據(jù)包最多可以重傳四次，每次重傳的數(shù)據(jù)要同以前重傳的數(shù)據(jù)進(jìn)行合并，HARQ譯碼模塊對合并后的數(shù)據(jù)進(jìn)行譯碼。如果將四次重傳的HARQ數(shù)據(jù)包全部都緩沖下來再進(jìn)行合并，則存儲器空間將很大。本發(fā)明裝置HARQ存儲控制模塊每次收到重傳的HARQ數(shù)據(jù)包，則將收到的HARQ數(shù)據(jù)包同以前存儲的HARQ數(shù)據(jù)包進(jìn)行合并，然后進(jìn)行緩存，這樣四次重傳的HARQ數(shù)據(jù)包只占用一個存儲器單元，可大大降低存儲器空間，從而降低系統(tǒng)總成本。
所述狀態(tài)指示模塊，其主要功能是指示HARQ接收控制模塊和HARQ發(fā)送控制模塊乒乓操作的狀態(tài)。所述HARQ接收控制模塊，其主要功能是實現(xiàn)接收HARQ數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制。所述HARQ發(fā)送控制模塊，其主要功能是實現(xiàn)發(fā)送HARQ數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制。所述第一HARQ存儲單元0，其主要功能是存儲HARQ數(shù)據(jù)包。所述第二HARQ存儲單元1，其主要功能是存儲HARQ數(shù)據(jù)包。
所述HARQ譯碼模塊，其主要功能是采用維特比(Viterbi)譯碼算法對HARQ數(shù)據(jù)包進(jìn)行譯碼。所述HARQ譯碼模塊實現(xiàn)框圖如圖4所示，其包括咬尾譯碼控制器模塊、譯碼狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元0、第二存儲單元1等小模塊。
所述咬尾譯碼控制器模塊，其主要功能是控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送。所述譯碼狀態(tài)指示模塊，其主要功能是指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)。所述接收控制模塊，其主要功能是實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制。所述發(fā)送控制模塊，其主要功能是實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制。所述第一存儲單元0，其主要功能是存儲數(shù)據(jù)包。所述第二存儲單元1，其主要功能是存儲數(shù)據(jù)包。所述維特比譯碼模塊，其主要功能是對收到的數(shù)據(jù)進(jìn)行Viterbi譯碼。
本發(fā)明裝置的HARQ接收處理流程包括所述HARQ解調(diào)模塊接收到HARQ數(shù)據(jù)包進(jìn)行解調(diào)，解調(diào)后的數(shù)據(jù)送給HARQ解交織模塊，HARQ解交織模塊同時完成解打孔(depuncture)功能。解交織和解打孔功能完成后，數(shù)據(jù)包送給HARQ存儲控制模塊，HARQ存儲控制模塊接收到HARQ數(shù)據(jù)包，根據(jù)ACID和AI_SN判斷數(shù)據(jù)包是重發(fā)數(shù)據(jù)包還是新發(fā)數(shù)據(jù)包。如是重發(fā)數(shù)據(jù)包則從存儲器中讀出以前存儲的重發(fā)數(shù)據(jù)包進(jìn)行合并；若是新發(fā)數(shù)據(jù)包則根據(jù)ACID和FNUM(幀序列號)放入存儲器相應(yīng)位置中。發(fā)送時HARQ存儲控制模塊將數(shù)據(jù)送給HARQ控制器模塊，HARQ控制器模塊將數(shù)據(jù)送給HARQ譯碼模塊。HARQ譯碼模塊譯出數(shù)據(jù)后將譯碼結(jié)果送出。
本發(fā)明裝置采用HARQ技術(shù)可以顯著降低寬帶無線通訊系統(tǒng)的誤碼率，提高系統(tǒng)總體性能。HARQ是WiMAX系統(tǒng)使用的一項新技術(shù)。
從圖1可以清楚看出本發(fā)明裝置的主要結(jié)構(gòu)和數(shù)據(jù)流向，下面詳細(xì)分析如下各個模塊的具體實現(xiàn)方法。16QAM參數(shù)存儲單元大小為4個條目深，2位位寬。64QAM參數(shù)存儲單元大小為16個條目深，18位位寬。存儲器大小16位位寬，8K條目深。共兩塊存儲器。
本發(fā)明裝置中的HARQ解調(diào)模塊用于對收到的HARQ數(shù)據(jù)包進(jìn)行解調(diào)。HARQ解調(diào)模塊實現(xiàn)框圖如圖2所示，包括解調(diào)控制器模塊、16QAM解調(diào)模塊、64QAM解調(diào)模塊、16QAM參數(shù)存儲單元、64QAM參數(shù)存儲單元等小模塊。
所述解調(diào)控制器模塊的主要功能是控制其它模塊的工作及數(shù)據(jù)流向，該模塊硬件實現(xiàn)起來很簡單，根據(jù)調(diào)制類型做一個判斷，若是16QAM調(diào)制類型則將輸入數(shù)據(jù)透傳給16QAM解調(diào)模塊進(jìn)行16QAM解調(diào)；若是64QAM調(diào)制類型則將輸入數(shù)據(jù)透傳給64QAM解調(diào)模塊進(jìn)行64QAM解調(diào)。
所述16QAM解調(diào)模塊的主要功能是完成16QAM解調(diào)實現(xiàn)。16QAM解調(diào)模塊使用地址addrx＝{Zk[15]，Xk[15]}或addrx＝{Zk′[15]，Yk[15]}對16QAM參數(shù)存儲單元進(jìn)行檢索，獲得解調(diào)參數(shù)，然后用16QAM解調(diào)公式計算出解調(diào)輸出。
所述64QAM解調(diào)模塊的主要功能是完成64QAM解調(diào)實現(xiàn)。64QAM解調(diào)模塊使用地址addr＝{Xk[15]，Z1k[15]，Z2k[15]，Z3k[15]}對64QAM參數(shù)存儲單元進(jìn)行檢索，獲得解調(diào)參數(shù)。然后用64QAM解調(diào)公式計算出解調(diào)輸出。
所述16QAM參數(shù)存儲單元的主要功能是存儲16QAM解調(diào)參數(shù)，存儲單元建議采用只讀存儲器(ROM)，可采用兩個只讀存儲器，進(jìn)行并行處理。該模塊存儲了α、β的數(shù)值。16QAM參數(shù)存儲單元大小為4個條目深，2位位寬。
存儲內(nèi)容的示例如下第0條目01；第1條目11；第2條目00；第3條目00；所述64QAM參數(shù)存儲單元的主要功能是存儲64QAM解調(diào)參數(shù)，存儲單元建議采用只讀存儲器。該模塊存儲了α1、α2、α3、β1、β2、β3、γ1、γ2、γ3、δ1、δ2、δ3、η1、η2、η3、τ1、τ2、τ3等18個參數(shù)的數(shù)值。64QAM參數(shù)存儲單元大小為16個條目深，18位位寬。
存儲內(nèi)容的示例為第0條目000011001111010101；第1條目000011001111010101；第2條目000011001111010101；第3條目000011001111010101；第4條目000011001100010100；第5條目000011001100010100；第6條目010000001100010000；第7條目010000111100000000；第8條目000011001111111111；第9條目000011001111111111；第10條目000011001111111111；第11條目000011001111111111；第12條目000011001100111100；第13條目000011001100111100；第14條目010000001100110000；第15條目010000111100000000；所述HARQ解交織模塊的主要功能是對解調(diào)后的HARQ數(shù)據(jù)包進(jìn)行解交織，同時完成解打孔(depuncture)功能。解交織原理和過程Ncpc是每個載波已編碼比特的總數(shù)，對于QPSK為2，對于16QAM為4，對于64QAM為6。令s＝Ncpc/2。所述解交織有兩步排列操作，讓j表示第一排列前接收比特的下標(biāo)；m表示第一次排列后和第二次前已編碼比特的下標(biāo)；k表示第二次排列后已編碼比特的下標(biāo)。所述解交織的第一次排列操作可以按照下面的公式進(jìn)行mj＝s·floor(j/s)+(j+floor(d·j/Ncbps))mod(s)j＝0，1，…，Ncbps-1所述解交織的第二次排列操作可以按照下面的公式進(jìn)行kj＝d·mj-(Ncbps-1)·floor(d·mj/Ncbps) j＝0，1，…，Ncbps-1本發(fā)明的解交織的硬件實現(xiàn)方式為，用一塊雙端口RAM將接收的數(shù)據(jù)按照公式進(jìn)行排列，讀出后即實現(xiàn)了解交織功能。
所述解打孔(depuncture)功能實現(xiàn)非常簡單，打孔模式如圖5表格所示，0對應(yīng)著打孔時被刪掉的比特。實現(xiàn)解打孔時，根據(jù)子包標(biāo)示符(SPIDsubpacket identifier)的數(shù)值，對照圖5所示的打孔模式將被刪掉的比特補(bǔ)上，即實現(xiàn)了解打孔功能。
本發(fā)明所述的HARQ存儲控制模塊，其主要功能是對HARQ數(shù)據(jù)包進(jìn)行重發(fā)數(shù)據(jù)合并以及新發(fā)數(shù)據(jù)存儲。該模塊實現(xiàn)框圖如圖3所示，包括狀態(tài)指示模塊、HARQ接收控制模塊、HARQ發(fā)送控制模塊、第一HARQ存儲單元0、第二HARQ存儲單元1等五個小模塊。
所述狀態(tài)指示模塊的主要功能是指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)，主要由一個狀態(tài)寄存器組成，存儲乒乓操作的狀態(tài)，并將狀態(tài)指示信號ping_pong_sta送給HARQ接收控制模塊和HARQ發(fā)送控制模塊。
所述HARQ接收控制模塊的主要功能是實現(xiàn)接收HARQ數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制。根據(jù)狀態(tài)指示模塊的指示生成第一存儲單元0或第二存儲單元1的寫信號，將數(shù)據(jù)wr_dat寫入第一存儲單元0或第二存儲單元1中。
所述的HARQ發(fā)送控制模塊的主要功能是實現(xiàn)發(fā)送HARQ數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制。根據(jù)狀態(tài)指示模塊的指示生成第一HARQ存儲單元0或第二HARQ存儲單元1的讀信號，將數(shù)據(jù)rd_dat0從第一HARQ存儲單元0或數(shù)據(jù)rd_dat1從第二HARQ存儲單元1中讀出。
第一HARQ存儲單元0的主要功能是存儲HARQ數(shù)據(jù)包，采用隨機(jī)存取存儲器(RAM)，和第二HARQ存儲單元1構(gòu)成乒乓操作存儲器。
第二HARQ存儲單元1的主要功能是存儲HARQ數(shù)據(jù)包，采用隨機(jī)存取存儲器(RAM)，和第一HARQ存儲單元0構(gòu)成乒乓操作存儲器。
本發(fā)明所述的HARQ譯碼模塊，其主要功能是對合并后的重發(fā)數(shù)據(jù)進(jìn)行Viterbi譯碼。
本發(fā)明所述咬尾譯碼控制器模塊的主要功能是控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送，咬尾譯碼控制器模塊和維特比譯碼模塊合在一起完成咬尾譯碼功能。該模塊實現(xiàn)框圖如圖4所示，包括譯碼狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元0、第二存儲單元1等五個小模塊。
所述譯碼狀態(tài)指示模塊的主要功能是指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)，其主要由一個狀態(tài)寄存器組成，存儲乒乓操作的狀態(tài)，并將狀態(tài)指示信號pi_po_sta送給接收控制模塊和發(fā)送控制模塊。
所述接收控制模塊的主要功能是實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制。根據(jù)咬尾譯碼控制器模塊的指示生成第一存儲單元0或第二存儲單元1的寫信號，將數(shù)據(jù)wr_dat寫入第一存儲單元0或第二存儲單元1中。
所述發(fā)送控制模塊的主要功能是實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制。根據(jù)咬尾譯碼控制器模塊的指示生成第一存儲單元0或第二存儲單元1的讀信號，將數(shù)據(jù)rd_dat0從第一存儲單元0或數(shù)據(jù)rd_dat1從第二存儲單元1中讀出。
所述第一存儲單元0的主要功能是存儲數(shù)據(jù)包，采用隨機(jī)存取存儲器(RAM)，和第二存儲單元1構(gòu)成乒乓操作存儲器。
本發(fā)明裝置的工作流程為所述HARQ解調(diào)模塊接收到HARQ數(shù)據(jù)demod_data進(jìn)行解調(diào)，解調(diào)后的數(shù)據(jù)dein_data送給HARQ解交織模塊，HARQ解交織模塊同時完成解打孔(depuncture)功能。解交織和解打孔功能完成后，數(shù)據(jù)harq_data送給HARQ存儲控制模塊，HARQ存儲控制模塊接收到HARQ數(shù)據(jù)harq_data，根據(jù)harq_acid和harq_asin判斷是重發(fā)數(shù)據(jù)包還是新發(fā)數(shù)據(jù)包。如是重發(fā)數(shù)據(jù)包則HARQ接收控制模塊根據(jù)harq_acid決定從第一HARQ存儲單元0或第二HARQ存儲單元1中讀出以前存儲的重發(fā)數(shù)據(jù)包進(jìn)行合并處理后再放入第一HARQ存儲單元0或第二HARQ存儲單元1中；若是新發(fā)數(shù)據(jù)包則HARQ接收控制模塊根據(jù)harq_acid和harq_fnum將數(shù)據(jù)包放入第一HARQ存儲單元0或第二HARQ存儲單元1相應(yīng)位置中。發(fā)送時HARQ存儲控制模塊將數(shù)據(jù)mem_data從第一HARQ存儲單元0或第二HARQ存儲單元1相應(yīng)位置中讀出并送給HARQ譯碼模塊。HARQ譯碼模塊譯出數(shù)據(jù)后將譯碼結(jié)果decoder_out送出。
綜上，本發(fā)明裝置能夠支持用于WiMAX系統(tǒng)的混合自動請求重傳(HARQ)技術(shù)，并且能夠顯著提高了系統(tǒng)總體性能。
應(yīng)當(dāng)理解的是，上述針對具體實施例的描述較為具體，并不能因此而認(rèn)為是對本發(fā)明專利保護(hù)范圍的限制，本發(fā)明的專利保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種混合自動請求重傳接收裝置，其特征在于，包括HARQ解調(diào)模塊、HARQ解交織模塊、HARQ存儲控制模塊、HARQ譯碼模塊；所述HARQ解調(diào)模塊用于完成解調(diào)功能；所述HARQ解交織模塊用于完成解交織功能；所述HARQ存儲控制模塊用于實現(xiàn)數(shù)據(jù)存儲和重發(fā)；所述HARQ譯碼模塊用于采用維特比譯碼算法對HARQ數(shù)據(jù)包進(jìn)行譯碼。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述HARQ解調(diào)模塊包括解調(diào)控制器模塊、16QAM解調(diào)模塊、64QAM解調(diào)模塊、16QAM參數(shù)存儲單元、64QAM參數(shù)存儲單元；所述解調(diào)控制器模塊用于對調(diào)制類型進(jìn)行分析，是16QAM調(diào)制類型則送到16QAM解調(diào)模塊進(jìn)行16QAM解調(diào)；若是64QAM調(diào)制類型則送到64QAM解調(diào)模塊進(jìn)行64QAM解調(diào)；所述16QAM參數(shù)存儲單元用于存儲對應(yīng)的解調(diào)參數(shù)；所述64QAM參數(shù)存儲單元用于存儲對應(yīng)的解調(diào)參數(shù)；所述16QAM解調(diào)模塊用于用輸入數(shù)據(jù)的符號位形成地址分別對16QAM參數(shù)存儲單元進(jìn)行檢索，獲得對應(yīng)的解調(diào)參數(shù)；所述64QAM解調(diào)模塊用于用輸入數(shù)據(jù)的符號位地址對64QAM參數(shù)存儲單元進(jìn)行檢索，獲得對應(yīng)的解調(diào)參數(shù)。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述HARQ存儲控制模塊包括狀態(tài)指示模塊、HARQ接收控制模塊、HARQ發(fā)送控制模塊、第一HARQ存儲單元、第二HARQ存儲單元，用于接收到送來的HARQ數(shù)據(jù)包，確定是新發(fā)或重發(fā)的數(shù)據(jù)包。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述數(shù)據(jù)包存儲采用兩塊三端口存儲器進(jìn)行存儲，蓋三端口存儲器為兩讀一寫。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述兩塊存儲器采用乒乓操作輸入數(shù)據(jù)流和輸出數(shù)據(jù)流。
6.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述HARQ存儲控制模塊中所述狀態(tài)指示模塊用于指示HARQ接收控制模塊和HARQ發(fā)送控制模塊乒乓操作的狀態(tài)；所述HARQ接收控制模塊用于實現(xiàn)接收HARQ數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制；所述HARQ發(fā)送控制模塊用于實現(xiàn)發(fā)送HARQ數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制；所述第一HARQ存儲單元，其主要功能是存儲HARQ數(shù)據(jù)包；所述第二HARQ存儲單元，其主要功能是存儲HARQ數(shù)據(jù)包。
7.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述HARQ譯碼模塊包括咬尾譯碼控制器模塊、譯碼狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元、第二存儲單元；所述咬尾譯碼控制器模塊用于控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送；所述譯碼狀態(tài)指示模塊用于指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)；所述接收控制模塊用于實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進(jìn)行存儲控制；所述發(fā)送控制模塊用于實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進(jìn)行發(fā)送控制；所述第一存儲單元用于存儲數(shù)據(jù)包；所述第二存儲單元用于存儲數(shù)據(jù)包。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述16QAM解調(diào)算法為設(shè)第k個解調(diào)輸入信號I路數(shù)據(jù)為Xk，Q路數(shù)據(jù)為Yk，設(shè)解調(diào)輸出為^(Sk，3)，^(Sk，2)，^(Sk，1)，^(Sk，0)令Zk＝|Xk|-2A則有^(Sk，3)＝Xk+α·Zk^(Sk，2)＝-Zk令Z′k＝|Yk|-2a則有^(Sk，1)＝Y(jié)k+β·Z′k^(Sk，0)＝-Z′k。
9.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述64QAM解調(diào)算法為設(shè)第k個解調(diào)輸入信號I路數(shù)據(jù)為Xk，Q路數(shù)據(jù)為Yk，設(shè)解調(diào)輸出為^(Sk，5)，^(Sk，4)，^(Sk，3)，^(Sk，2)，^(Sk，1)，^(Sk，0)，這里a＝1/sqrt(42)Z1k＝|Xk|-6aZ2k＝|Xk|-4aZ3k＝|Xk|-2a則有^(Sk，5)＝Xk+α1·Z1k+α2·Z2k+α3·Z3k^(Sk，4)＝β1·Z1k+β2Z2k+β3·Z3k^(Sk，3)＝γ1·Z1k+γ2·Z2k+γ3·Z3k令Z′1k＝|Yk|-6aZ′2k＝|Yk|-4aZ′3k＝|Yk|-2a則有^(Sk，2)＝Y(jié)k+δ1·Z′1k+δ2·Z′2k+δ3·Z′3k^(Sk，1)＝η1·Z′1k+η2·Z′2k+η3·Z′3k^(Sk，0)＝τ1·Z′1k+τ2·Z′2k+τ3·Z′3k。
全文摘要
本發(fā)明公開了一種混合自動請求重傳接收裝置，包括HARQ解調(diào)模塊、HARQ解交織模塊、HARQ存儲控制模塊、HARQ譯碼模塊；所述HARQ解調(diào)模塊用于完成解調(diào)功能；所述HARQ解交織模塊用于完成解交織功能；所述HARQ存儲控制模塊用于實現(xiàn)數(shù)據(jù)存儲和重發(fā)；所述HARQ譯碼模塊用于采用維特比譯碼算法對HARQ數(shù)據(jù)包進(jìn)行譯碼。本發(fā)明裝置顯著降低了寬帶無線通訊系統(tǒng)的誤碼率，提高了系統(tǒng)總體性能。
文檔編號H04L1/18GK1992580SQ20051013258
公開日2007年7月4日 申請日期2005年12月26日 優(yōu)先權(quán)日2005年12月26日
發(fā)明者王錦山 申請人:中興通訊股份有限公司