專利名稱:一種快速擾碼發(fā)生器及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域:
本發(fā)明屬于擾碼發(fā)生器技術(shù)領(lǐng)域,具體地說是一種快速擾碼發(fā)生器及其實(shí)現(xiàn)方法。
背景技術(shù):
在WCDMA移動(dòng)通信中,擾碼發(fā)生器是最基本的理論基礎(chǔ)之一,在WCDMA的上下行發(fā)生與接收中,都會(huì)用到擾碼發(fā)生器。所謂擾碼發(fā)生器,事實(shí)上就是用移位寄存器實(shí)現(xiàn)的偽隨機(jī)序列發(fā)生器,該偽隨機(jī)序列具有良好的自相關(guān)性與互相關(guān)性等一系列算法運(yùn)算。
在現(xiàn)有技術(shù)中,3G TS 25.213 V3.4.0分發(fā)與調(diào)制(Spreading andmodulation)技術(shù)提出了中下行擾碼的產(chǎn)生方法,現(xiàn)有下行擾碼產(chǎn)生方法如下下行擾碼共有218-1=262,143個(gè)擾碼,標(biāo)號(hào)為0~262,142。擾碼分成512個(gè)擾碼集,每個(gè)擾碼集有16個(gè)擾碼,其中1個(gè)是主擾碼(primary scrambling code),其它15個(gè)是從擾碼(secondary scrambling code)。主擾碼包含擾碼n=16×i(i=0~511),第i個(gè)集的從擾碼包含擾碼16×i+k(k=1~15)。主擾碼和從擾碼是唯一對(duì)應(yīng)的。因此,擾碼k=0~8191得到利用。
512個(gè)主擾碼又進(jìn)一步分成64個(gè)擾碼組,每個(gè)擾碼組包含8個(gè)擾碼。16×8×j+16×k(j=0~63,k=0~7)。每個(gè)小區(qū)分配一個(gè)主擾碼。
下行擾碼序列是通過兩個(gè)實(shí)序列合并成復(fù)序列,每個(gè)實(shí)序列由兩個(gè)m序列模2加生成的序列的38400片斷(擾碼長(zhǎng)度是38400)。每個(gè)m序列的生成多項(xiàng)式階數(shù)是18,對(duì)x是1+x7+x18,y是1+y5+y7+y10+y18。因此,擾碼是Gold序列的38400片斷。
上述說明的是協(xié)議中的擾碼。擾碼的具體生成方法請(qǐng)參閱圖1現(xiàn)有技術(shù)中擾碼發(fā)生器擾碼生成圖。擾碼的具體生成方法是用擾碼號(hào)為n的擾碼用序列zn來生成,zn(i)表示n號(hào)擾碼的第i個(gè)符號(hào)。
初始條件x(0)=1,x(1)=x(2)=...=x(16)=x(17)=0y(0)=y(tǒng)(1)=...=y(tǒng)(16)=y(tǒng)(17)=1遞推公式x(i+18)=x(i+7)+x(i)mod2,i=0,...,218-20y(i+18)=y(tǒng)(i+10)+y(i+7)+y(i+5)+y(i)mod2,i=0,...,218-20因此,Gold序列zn為zn(i)=x((i+n)mod(218-1))+y(i)mod2,i=0,...,218-2.
則擾碼號(hào)為n的擾碼是Sdl,n(i)=zn(i)+jZn(i+M),i=0,...,N-1.
其中j表示虛數(shù),M=131072,N是碼片周期,即38400。
當(dāng)配置的碼號(hào)為n時(shí),需要對(duì)圖1中的x序列移位n次,然后才能出來所需的擾碼,如果需要產(chǎn)生n號(hào)擾碼在M個(gè)相位以后的碼字,則需要繼續(xù)在對(duì)x序列進(jìn)行n次移位后的基礎(chǔ)上對(duì)x序列和y序列同時(shí)再進(jìn)行M次移位。
雖然現(xiàn)有技術(shù)提供了一種擾碼的具體生成方法,但是在實(shí)現(xiàn)過程中,經(jīng)常會(huì)遇到需要在很短時(shí)間內(nèi)產(chǎn)生需要的任意碼號(hào)在任意相位的碼字,用這種方法來產(chǎn)生擾碼至少要延遲n+M的時(shí)間才能產(chǎn)生所需的碼字,這樣就很可能滿足不了實(shí)現(xiàn)過程中實(shí)時(shí)性的要求。同時(shí),如果要實(shí)時(shí)產(chǎn)生擾碼,可以提前n+M的時(shí)間產(chǎn)生擾碼,這固然滿足了實(shí)時(shí)性的要求,但是在這n+M的時(shí)間內(nèi),該擾碼發(fā)生器就會(huì)被獨(dú)占,不能被用作它途,可能需要若干套擾碼發(fā)生器來滿足實(shí)現(xiàn)不同多徑或信道的搜索或解調(diào)功能。第三,提前產(chǎn)生擾碼的方法增加了裝置的功耗,提前產(chǎn)生擾碼也增加了控制的復(fù)雜度。由于這三點(diǎn)原因,傳統(tǒng)的擾碼發(fā)生方法在控制復(fù)雜度、功耗和資源上都存在較大浪費(fèi)。
發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的不足,本發(fā)明的目的在于提供一種快速擾碼發(fā)生器及其實(shí)現(xiàn)方法,能在WCDMA系統(tǒng)中產(chǎn)生任意碼號(hào)任意相位的擾碼。
本發(fā)明的另一個(gè)目的在于提供一種快速擾碼發(fā)生器及其實(shí)現(xiàn)方法,提高擾碼的實(shí)時(shí)性。
本發(fā)明的再一個(gè)目的在于提供一種快速擾碼發(fā)生器及其實(shí)現(xiàn)方法,降低資源占用,提高復(fù)用水平,用較少的擾碼發(fā)生器實(shí)現(xiàn)擾碼發(fā)生功能。
為完成上述發(fā)明目的,本發(fā)明采用的整體技術(shù)方案為一種快速擾碼發(fā)生器,包括一產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器,其輸入端接受擾碼使能信號(hào),輸出端連接一產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器,用于產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值;一產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器,其輸入端連接所述的產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器,用于產(chǎn)生兩輪高位計(jì)數(shù)值;至少兩個(gè)移位寄存器組,它與產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器和產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器相連,用于在產(chǎn)生第一輪高位計(jì)數(shù)值時(shí)將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相,在產(chǎn)生第二輪高位計(jì)數(shù)值時(shí)將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
所述產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器為模19計(jì)數(shù)器,其輸出端經(jīng)一或門電路連接產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器的輸入端。
所述產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器為模18計(jì)數(shù)器。
所述兩個(gè)移位寄存器組的第一個(gè)移位寄存器組由至少18個(gè)D觸發(fā)器組成,輸入擾碼初相的x序列,第二個(gè)移位寄存器組由至少18個(gè)D觸發(fā)器組成,全1值置入y序列,用于將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相和將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
一種快速擾碼發(fā)生器的實(shí)現(xiàn)方法,擾碼發(fā)生器包括產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器和至少兩個(gè)移位寄存器組,該方法至少包括以下步驟步驟1、產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器接收擾碼使能信號(hào),產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值并輸出;步驟2、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第一輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組將擾碼碼號(hào)轉(zhuǎn)化成擾碼初相;步驟3、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第二輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組將擾碼初相轉(zhuǎn)化成為任意相位的擾碼碼字。
所述步驟1之前還包括將待測(cè)小區(qū)的擾碼初相置入對(duì)應(yīng)x序列的第一個(gè)移位寄存器組,全1值置入對(duì)應(yīng)于y序列的第二個(gè)移位寄存器組的步驟。
所述步驟1中的擾碼使能信號(hào)在高電平狀態(tài)有效。
所述步驟1中的多項(xiàng)式是指擾碼號(hào)平移的x、y序列用卷積表示成的多項(xiàng)式。
所述多項(xiàng)式的階數(shù)為18。
所述步驟1中的多項(xiàng)式各項(xiàng)系數(shù)值為1表示移位寄存器平移1位,為0表示不平移。
所述步驟1進(jìn)一步包括下述步驟步驟11、產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器接受擾碼使能信號(hào);步驟12、產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值;步驟13、將產(chǎn)生的低位計(jì)數(shù)值輸出到產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器中。
所述步驟2中的運(yùn)算為異或運(yùn)算。
步驟2進(jìn)一步包括下述步驟步驟21、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第一輪高位計(jì)數(shù)值;步驟22、兩個(gè)移位寄存器組的對(duì)應(yīng)寄存器進(jìn)行異或運(yùn)算,并將異或結(jié)果寫入第一個(gè)移位寄存器組;步驟23、判斷低位計(jì)數(shù)值是否滿,不滿則重復(fù)步驟22,滿則將第一個(gè)移位寄存器組的值置入第二個(gè)移位寄存器組的對(duì)應(yīng)寄存器中并清零第一個(gè)移位寄存器組,將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相。
所述步驟23中的低位計(jì)數(shù)值滿是指低位計(jì)數(shù)值達(dá)到18。
所述步驟3進(jìn)一步包括下述步驟步驟31、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第二輪高位計(jì)數(shù)值;步驟32、兩個(gè)移位寄存器組的對(duì)應(yīng)寄存器將第一個(gè)移位寄存器組的值置入第二個(gè)移位寄存器組的對(duì)應(yīng)寄存器中,將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
本發(fā)明具有顯著的優(yōu)點(diǎn)和積極效果。采用卷積的方法來生成多項(xiàng)式,對(duì)x序列進(jìn)行快速移位產(chǎn)生擾碼號(hào)到擾碼初相的轉(zhuǎn)化,對(duì)x序列與y序列進(jìn)行快速移位產(chǎn)生擾碼初相到任意擾碼相位的轉(zhuǎn)化,能在WCDMA系統(tǒng)中產(chǎn)生任意碼號(hào)任意相位的擾碼。并且提高了擾碼產(chǎn)生的實(shí)時(shí)性,降低了資源占用,提高復(fù)用水平,用較少的擾碼發(fā)生器實(shí)現(xiàn)擾碼發(fā)生功能。
圖1為現(xiàn)有技術(shù)中擾碼發(fā)生器擾碼產(chǎn)生圖;圖2為本發(fā)明擾碼產(chǎn)生模塊時(shí)序圖;圖3為本發(fā)明的裝置構(gòu)成圖;圖4為本發(fā)明的模18計(jì)數(shù)器信號(hào)處理過程示意圖;圖5為本發(fā)明兩個(gè)移位寄存器信號(hào)處理過程示意圖;圖6為本發(fā)明快速擾碼初相計(jì)算時(shí)序圖;圖7為本發(fā)明的主流程圖。
具體實(shí)施例方式
下面結(jié)合說明書附圖來說明本發(fā)明的具體實(shí)施方式
。
任意碼號(hào)任意相位擾碼的計(jì)算方法可以采用下行擾碼快速產(chǎn)生的方法。下行擾碼為戈?duì)柕?Gold)碼,根據(jù)m的周期性,右移M個(gè)相點(diǎn)的m序列,可以通過對(duì)原始序列做卷積來實(shí)現(xiàn)。擾碼碼號(hào)向擾碼初相的轉(zhuǎn)化與擾碼初相向任意相位的擾碼碼字的轉(zhuǎn)化從本質(zhì)上都是一樣的,就是求將下行擾碼的x序列或x序列和y序列平移a后的初值這樣一個(gè)問題。
請(qǐng)參閱圖2本發(fā)明擾碼產(chǎn)生模塊時(shí)序圖,c為擾碼初相對(duì)應(yīng)在絕對(duì)時(shí)標(biāo)上的相位值;i為擾碼碼號(hào)轉(zhuǎn)化成擾碼初相開始計(jì)算時(shí)刻,e為擾碼碼號(hào)轉(zhuǎn)化成擾碼初相結(jié)束時(shí)刻,s為擾碼初相向任意相位擾碼碼字轉(zhuǎn)化結(jié)束時(shí)刻。
這樣,只需18×19×2的時(shí)間內(nèi)就可以產(chǎn)生任意擾碼碼號(hào)任意相位的擾碼。圖中之所以標(biāo)識(shí)c這個(gè)時(shí)刻,是因?yàn)閿_碼為截?cái)嗟膍序列,所以在擾碼產(chǎn)生過程中,在c時(shí)刻必須將擾碼初相置入。這樣可以保證擾碼產(chǎn)生器在整個(gè)相關(guān)過程中的連續(xù)性。
對(duì)于x序列平移n,本發(fā)明用一個(gè)作用到移位寄存器上的卷積多項(xiàng)式表示,即平移n可以分解成最多k個(gè)最高次數(shù)不大于k的平移之和。
所以具體的計(jì)算為首先存儲(chǔ)m=0,1,...,17對(duì)應(yīng)的卷積多項(xiàng)式am0+am1X+...+am17X17,m=0,...,17,ami=0,1,i=0,...,17.
多項(xiàng)式的系數(shù)ami=0,1,i=0,...17,m=0,...,17.,共18組,多項(xiàng)式的系數(shù)為1表示在此輪次中平移1次,為0表示不平移。
由于擾碼碼號(hào)向擾碼初相的轉(zhuǎn)化與擾碼初相向任意相位的擾碼碼字的轉(zhuǎn)化從本質(zhì)上都是一樣的,只不過前者只對(duì)x序列移位,后者對(duì)x序列與y序列都移位。
所謂快速擾碼發(fā)生器事實(shí)上由兩部分功能組成第一部分就是將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相的功能;第二部分就是將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字的功能。這兩部分功能使用的是同一種擾碼發(fā)生辦法。
圖2中的前18×19的時(shí)間內(nèi)就是將擾碼碼號(hào)轉(zhuǎn)化成擾碼初相,后18×19的時(shí)間就是將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字,其產(chǎn)生原理是一樣的。
根據(jù)快速擾碼產(chǎn)生算法,對(duì)于擾碼的右移,需平移x序列與y序列,而要求的是從e時(shí)刻開始移位擾碼序列右移n次后的可能的相位,因此可以將平移n分解成最多k個(gè)最高次數(shù)不大于k的平移之和,這里k=18。所以如圖2所示在初值計(jì)算啟動(dòng)e到來時(shí),將待測(cè)小區(qū)的擾碼初相置入對(duì)應(yīng)x序列的移位寄存器,全1值置入對(duì)于y序列的移位寄存器,同時(shí)開始計(jì)算初值。
對(duì)于擾碼平移n,n用如下多項(xiàng)式表示n=n0+n1*2+n2*22+n3*23+...n17*217,ni=0,1公式中18個(gè)系數(shù)ni對(duì)應(yīng)18個(gè)輪次的計(jì)數(shù),在上式中,ni為1,表示此輪次平移有效,為0表示此輪次不平移??芍?,這里共完成不大于18個(gè)平移。
如表1和表2的兩組多項(xiàng)式的系數(shù)則對(duì)應(yīng)每輪中移位次數(shù)的計(jì)數(shù),如果該系數(shù)為1,對(duì)應(yīng)項(xiàng)的系數(shù)為1表示移位寄存器平移1位,為0表示不平移。每輪移位次數(shù)不大于18次。
對(duì)于x序列的平移來說,對(duì)應(yīng)每個(gè)輪次的平移由下列18個(gè)多項(xiàng)式的系數(shù)(ai,17ai,16ai,15.....ai,1ai,0)決定,對(duì)于y序列的平移來說,對(duì)應(yīng)每個(gè)輪次的平移由下列18個(gè)多項(xiàng)式的系數(shù)(bi,17bi,16bi,15.....bi,1bi,0)決定。
表1 X序列快速擾碼生成系數(shù)表
表2 Y序列快速擾碼生成系數(shù)表
請(qǐng)參見圖3本發(fā)明的裝置構(gòu)成圖。本發(fā)明的快速擾碼發(fā)生器包括下列構(gòu)成部分一產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器模19計(jì)數(shù)器1(fsr_low_cnt),其輸入端接受擾碼使能信號(hào),輸出端經(jīng)或門電路連接一產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器模18計(jì)數(shù)器2的輸入端,產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器用于產(chǎn)生低位計(jì)數(shù)值,它對(duì)應(yīng)擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù);一產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器模18計(jì)數(shù)器2(fsr_high_cnt),其輸入端連接所述模19計(jì)數(shù)器1經(jīng)或門電路的輸出,能產(chǎn)生兩輪高位計(jì)數(shù)值;兩個(gè)移位寄存器組3、4,第一個(gè)移位寄存器組3由18個(gè)D觸發(fā)器組成,輸入擾碼初相的x序列,第二個(gè)移位寄存器組4是18個(gè)D觸發(fā)器組成的移位寄存器,全1值置入y序列,移位時(shí),兩個(gè)寄存器組3、4的對(duì)應(yīng)寄存器進(jìn)行異或運(yùn)算并將異或結(jié)果寫入第一個(gè)移位寄存器組3,在低位計(jì)數(shù)值滿時(shí),將第一個(gè)移位寄存器組3的值置入第二個(gè)移位寄存器組4的對(duì)應(yīng)寄存器中,用于在第一輪將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相,第二輪將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
請(qǐng)參閱圖4所示的本發(fā)明的信號(hào)處理過程示意圖和圖6快速擾碼初相計(jì)算時(shí)序圖,產(chǎn)生低位技術(shù)值得計(jì)數(shù)器模19計(jì)數(shù)器有一個(gè)擾碼使能信號(hào)(fsr_cal_start)輸入端,使能信號(hào)在高電平時(shí)有效;還有一個(gè)擾碼有效信號(hào)(fsr_cal_valid)輸入端,有效信號(hào)在高電平時(shí)有效。擾碼使能信號(hào)(fsr_cal_start)觸發(fā)后,開始計(jì)算快速擾碼,快速擾碼的計(jì)算時(shí)間為圖4中擾碼有效信號(hào)(fsr_cal_valid)為高電平的狀態(tài),模19計(jì)數(shù)器1輸出信號(hào)為18位的低位計(jì)數(shù)值,低位計(jì)數(shù)值對(duì)應(yīng)擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù),模19計(jì)數(shù)器通過一或門電路與模18計(jì)數(shù)器2連接,模18計(jì)數(shù)器2也有使能信號(hào)(fsr_cal_start)輸入端,使能信號(hào)也是在高電平時(shí)有效,模18計(jì)數(shù)器2輸出兩輪高位計(jì)數(shù)值。
請(qǐng)參閱圖5本發(fā)明的兩個(gè)寄存器組的信號(hào)處理過程示意圖和圖6快速擾碼初相計(jì)算時(shí)序圖,快速擾碼發(fā)生器實(shí)現(xiàn)電路中有兩個(gè)移位寄存器組,第一個(gè)移位寄存器組3由18個(gè)D觸發(fā)器組成,第二個(gè)移位寄存器組4是由18個(gè)D觸發(fā)器組成的移位寄存器,當(dāng)ni=1時(shí)才進(jìn)行移位,移位方向?yàn)閳D中箭頭所示。
在實(shí)現(xiàn)快速擾碼發(fā)生方法時(shí),首先平移n分解成n=n0+n1*2+n2*22+n3*23+...n17*217,ni=0,1ni中的i對(duì)應(yīng)模18計(jì)數(shù)器的計(jì)數(shù)值i,即n0對(duì)應(yīng)模18計(jì)數(shù)器計(jì)數(shù)值0,n1對(duì)應(yīng)模18計(jì)數(shù)器計(jì)數(shù)值1,......,n17對(duì)應(yīng)模18計(jì)數(shù)器計(jì)數(shù)值17。
aij中的i與ni的i相對(duì)應(yīng),aij中的j對(duì)應(yīng)模19計(jì)數(shù)器的計(jì)數(shù)值j,即ai0對(duì)應(yīng)模19計(jì)數(shù)器計(jì)數(shù)值0,ai1對(duì)應(yīng)模19計(jì)數(shù)器計(jì)數(shù)值1,......,ai17對(duì)應(yīng)模19計(jì)數(shù)器計(jì)數(shù)值17。
當(dāng)aij=1時(shí),寄存器組3和寄存器組4的對(duì)應(yīng)寄存器進(jìn)行異或運(yùn)算,即寄存器組3的D17與寄存器組4的D17異或,......,寄存器組3的D0與寄存器組4的D0異或,然后將異或結(jié)果寫入寄存器組3。
每當(dāng)模19計(jì)數(shù)器計(jì)數(shù)到18時(shí),將寄存器組3的值置入寄存器組4的對(duì)應(yīng)寄存器中,即寄存器組3的D17與寄存器組4的D17對(duì)應(yīng),......,寄存器組3的D0與寄存器組4的D0對(duì)應(yīng),同時(shí)將寄存器組3清零。
請(qǐng)參閱圖7本發(fā)明的主流程圖,首先,將待測(cè)小區(qū)的擾碼初相置入對(duì)應(yīng)x序列的第一個(gè)移位寄存器組3,全1值置入對(duì)于y的第二個(gè)移位寄存器4,同時(shí)開始計(jì)算初值。
然后,模19計(jì)數(shù)器1在高電平狀態(tài)接受擾碼使能信號(hào),產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值,低位計(jì)數(shù)值對(duì)應(yīng)擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù),并輸出到一連接模18計(jì)數(shù)器2的或門電路。
模18計(jì)數(shù)器2也在高電平狀態(tài)有效,它根據(jù)模19計(jì)數(shù)器1輸出的低位計(jì)數(shù)值產(chǎn)生兩輪高位計(jì)數(shù)值,模18計(jì)數(shù)器2從0~17計(jì)數(shù)兩輪,在第一輪將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相,在第二輪將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。在輸出第一輪高位計(jì)數(shù)值時(shí),兩個(gè)移位寄存器組的對(duì)應(yīng)寄存器進(jìn)行運(yùn)算并將運(yùn)算結(jié)果寫入第一個(gè)移位寄存器組3,將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相。具體過程為模18計(jì)數(shù)器2產(chǎn)生第一輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組3、4的對(duì)應(yīng)寄存器進(jìn)行異或運(yùn)算并將異或結(jié)果寫入第一個(gè)移位寄存器組3,當(dāng)aij=1時(shí),寄存器組3和寄存器組4的對(duì)應(yīng)寄存器進(jìn)行異或運(yùn)算,即寄存器組3的D17與寄存器組4的D17異或,......,寄存器組3的D0與寄存器組4的D0異或,然后將異或結(jié)果寫入寄存器組3。
每當(dāng)模19計(jì)數(shù)器1計(jì)數(shù)到18時(shí),將第一個(gè)移位寄存器組3的值置入第二個(gè)移位寄存器組4的對(duì)應(yīng)寄存器中,即寄存器組3的D17與寄存器組4的D17對(duì)應(yīng),......,寄存器組3的D0與寄存器組4的D0對(duì)應(yīng),同時(shí)將寄存器組3清零。
判斷低位計(jì)數(shù)值是否滿,即是否達(dá)到18,是則將第一個(gè)移位寄存器組3的值置入第二個(gè)移位寄存器組4的對(duì)應(yīng)寄存器中,將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相;之后,模18計(jì)數(shù)器2產(chǎn)生第二輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組的對(duì)應(yīng)寄存器將第一個(gè)移位寄存器組的值置入第二個(gè)移位寄存器組的對(duì)應(yīng)寄存器中,將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。在模18計(jì)數(shù)器2產(chǎn)生第二輪高位計(jì)數(shù)值時(shí),兩個(gè)移位寄存器組3、4的對(duì)應(yīng)寄存將第一個(gè)移位寄存器組3的值置入第二個(gè)移位寄存器組4的對(duì)應(yīng)寄存器中,將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
如上的偽碼描述中,如果是計(jì)算擾碼碼號(hào)向擾碼初相的轉(zhuǎn)化,則公式中的n即為擾碼碼號(hào);如果是產(chǎn)生擾碼初相向任意相位如延遲m個(gè)碼字的擾碼碼字,則公式中的n即為擾碼m。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已,并不用于限制本發(fā)明,對(duì)于本領(lǐng)域的技術(shù)人員來說,本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi),所作的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1.一種快速擾碼發(fā)生器,其特征在于,它包括一產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器,其輸入端接受擾碼使能信號(hào),輸出端連接一產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器,用于產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值;一產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器,其輸入端連接所述的產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器,用于產(chǎn)生兩輪高位計(jì)數(shù)值;至少兩個(gè)移位寄存器組,它與產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器和產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器相連,用于在產(chǎn)生第一輪高位計(jì)數(shù)值時(shí)將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相,在產(chǎn)生第二輪高位計(jì)數(shù)值時(shí)將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
2.根據(jù)權(quán)利要求1所述的快速擾碼發(fā)生器,其特征在于,所述產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器為模19計(jì)數(shù)器,其輸出端經(jīng)一或門電路連接產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器的輸入端。
3.根據(jù)權(quán)利要求1所述的快速擾碼發(fā)生器,其特征在于,所述產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器為模18計(jì)數(shù)器。
4.根據(jù)權(quán)利要求1所述的快速擾碼發(fā)生器,其特征在于,所述兩個(gè)移位寄存器組的第一個(gè)移位寄存器組由至少18個(gè)D觸發(fā)器組成,輸入擾碼初相的x序列,第二個(gè)移位寄存器組由至少18個(gè)D觸發(fā)器組成,全1值置入y序列,用于將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相和將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
5.一種快速擾碼發(fā)生器的實(shí)現(xiàn)方法,擾碼發(fā)生器包括產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器和至少兩個(gè)移位寄存器組,其特征在于,該方法至少包括以下步驟步驟1、產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器接收擾碼使能信號(hào),產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值并輸出;步驟2、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第一輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組將擾碼碼號(hào)轉(zhuǎn)化成擾碼初相;步驟3、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第二輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組將擾碼初相轉(zhuǎn)化成為任意相位的擾碼碼字。
6.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟1之前還包括將待測(cè)小區(qū)的擾碼初相置入對(duì)應(yīng)x序列的第一個(gè)移位寄存器組,全1值置入對(duì)應(yīng)于y序列的第二個(gè)移位寄存器組的步驟。
7.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟1中的擾碼使能信號(hào)在高電平狀態(tài)有效。
8.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟1中的多項(xiàng)式是指擾碼號(hào)平移的x、y序列用卷積表示成的多項(xiàng)式。
9.根據(jù)權(quán)利要求8所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述多項(xiàng)式的階數(shù)為18。
10.根據(jù)權(quán)利要求8所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟1中的多項(xiàng)式各項(xiàng)系數(shù)值為1表示移位寄存器平移1位,為0表示不平移。
11.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟1進(jìn)一步包括下述步驟步驟11、產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器接受擾碼使能信號(hào);步驟12、產(chǎn)生低位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值;步驟13、將產(chǎn)生的低位計(jì)數(shù)值輸出到產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器中。
12.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟2中的運(yùn)算為異或運(yùn)算。
13.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,步驟2進(jìn)一步包括下述步驟步驟21、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第一輪高位計(jì)數(shù)值;步驟22、兩個(gè)移位寄存器組的對(duì)應(yīng)寄存器進(jìn)行異或運(yùn)算,并將異或結(jié)果寫入第一個(gè)移位寄存器組;步驟23、判斷低位計(jì)數(shù)值是否滿,不滿則重復(fù)步驟22,滿則將第一個(gè)移位寄存器組的值置入第二個(gè)移位寄存器組的對(duì)應(yīng)寄存器中并清零第一個(gè)移位寄存器組,將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相。
14.根據(jù)權(quán)利要求13所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟23中的低位計(jì)數(shù)值滿是指低位計(jì)數(shù)值達(dá)到18。
15.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實(shí)現(xiàn)方法,其特征在于,所述步驟3進(jìn)一步包括下述步驟步驟31、產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第二輪高位計(jì)數(shù)值;步驟32、兩個(gè)移位寄存器組的對(duì)應(yīng)寄存器將第一個(gè)移位寄存器組的值置入第二個(gè)移位寄存器組的對(duì)應(yīng)寄存器中,將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
全文摘要
本發(fā)明是一種快速擾碼發(fā)生器及其實(shí)現(xiàn)方法。包括產(chǎn)生低位計(jì)數(shù)值計(jì)數(shù)器,產(chǎn)生高位計(jì)數(shù)值計(jì)數(shù)器和將擾碼碼號(hào)快速轉(zhuǎn)化成擾碼初相并將擾碼初相快速轉(zhuǎn)化成為任意相位擾碼碼字的至少兩個(gè)移位寄存器組。產(chǎn)生低位計(jì)數(shù)值計(jì)數(shù)器接收擾碼使能信號(hào),產(chǎn)生對(duì)應(yīng)于擾碼平移序列數(shù)分解成的多項(xiàng)式各項(xiàng)系數(shù)的低位計(jì)數(shù)值;產(chǎn)生高位計(jì)數(shù)值計(jì)數(shù)器產(chǎn)生第一輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組將擾碼碼號(hào)轉(zhuǎn)化成擾碼初相;產(chǎn)生高位計(jì)數(shù)值的計(jì)數(shù)器產(chǎn)生第二輪高位計(jì)數(shù)值,兩個(gè)移位寄存器組將擾碼初相轉(zhuǎn)化成為任意相位的擾碼碼字。本發(fā)明用較少的擾碼發(fā)生器實(shí)現(xiàn)擾碼發(fā)生功能,能在WCDMA系統(tǒng)中產(chǎn)生任意碼號(hào)任意相位的擾碼,提高了擾碼產(chǎn)生的實(shí)時(shí)性,降低了資源占用,提高了復(fù)用水平。
文檔編號(hào)H04J13/00GK1848681SQ20051013050
公開日2006年10月18日 申請(qǐng)日期2005年12月13日 優(yōu)先權(quán)日2005年12月13日
發(fā)明者王洋 申請(qǐng)人:華為技術(shù)有限公司