專利名稱：Pcb板上高速通道之間的同步方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，尤其是高速數(shù)據(jù)傳輸領(lǐng)域。
背景技術(shù)：
隨著技術(shù)進(jìn)步和數(shù)據(jù)通信對(duì)帶寬需求的不斷增長(zhǎng)，人們對(duì)路由器和交換機(jī)的交換能力提出了更高的要求，芯片間和板間的互連速度也從1Gbps、2.5Gbps提高到10Gbps。在如此高的速度下要實(shí)現(xiàn)數(shù)據(jù)的有效傳輸，有兩種實(shí)現(xiàn)方法第一種是采用并行總線方式，通過(guò)拓寬位寬，提高總線速率(一般不超過(guò)800MHz)來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸速度的提高；第二種是采用SERDES方式，通過(guò)采用編碼方式將時(shí)鐘編入數(shù)據(jù)中，從而可以大幅度提高總線頻率，單根線就可以達(dá)到2.5Gbps、3.125Gbps甚至更高。
比較兩種總線方式，第一種的缺點(diǎn)是顯而易見的，由于并行總線間串?dāng)_的影響以及數(shù)據(jù)時(shí)鐘相分離的方式導(dǎo)致總線速率不可能太高，誤碼率隨著傳輸距離的增長(zhǎng)和過(guò)接插件而急劇增加，并且并行方式也消耗了更多的管腳資源(以10Gbps為例，不算控制線，收發(fā)一共需要32根800Mhz的并行數(shù)據(jù)線)。而以上缺點(diǎn)對(duì)于第二種方式都不存在，串行方式不存在串?dāng)_使得單根線的速率能夠輕而易舉的提高到2.5Gbps甚至更高，傳輸距離更遠(yuǎn)，占用管腳資源更少。雖然SERDES方式解決了并行總線的兩個(gè)缺點(diǎn)，但它也并不是完美無(wú)缺，一樣有著自己必須解決的問(wèn)題——多個(gè)SERDES通道之間的數(shù)據(jù)抖動(dòng)問(wèn)題。串行SERDES方式不同于并行總線方式的一個(gè)特點(diǎn)數(shù)據(jù)和時(shí)鐘相結(jié)合，在發(fā)送端，通過(guò)8B/10B將數(shù)據(jù)和時(shí)鐘進(jìn)行統(tǒng)一編碼，在接收端，通過(guò)特定的電路再將數(shù)據(jù)和時(shí)鐘分別恢復(fù)出來(lái)。采用這種技術(shù)雖然可以提高總線的速率，但是在多個(gè)SERDES同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)臅r(shí)候，由于不同SERDES在印刷電路(PCB)板上走線的不同，之間時(shí)鐘的相位也不一樣，如果SERDES之間在發(fā)送端采用的是不同時(shí)鐘，那么在接收端恢復(fù)出來(lái)的時(shí)鐘頻率也不一樣。這樣由于SERDES通道間時(shí)鐘相位甚至頻率的不同，使得數(shù)據(jù)之間也不同步，產(chǎn)生數(shù)據(jù)抖動(dòng)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種PCB板上高速通道之間的同步方法和裝置。
為解決上述技術(shù)問(wèn)題，本發(fā)明的方法技術(shù)方案包括以下步驟A、在發(fā)送端，每個(gè)信元周期發(fā)送定長(zhǎng)信元，所述定長(zhǎng)信元包含序號(hào)，序號(hào)根據(jù)當(dāng)前信元周期確定；B、在接收端，根據(jù)序號(hào)將信元存儲(chǔ)在存儲(chǔ)器相應(yīng)的地址空間內(nèi)；C、存儲(chǔ)器將信元的序號(hào)上報(bào)到調(diào)度器，調(diào)度器根據(jù)序號(hào)調(diào)度信元。
其中所述步驟A中還包括將所述定長(zhǎng)信元增加兩個(gè)字節(jié)，高位字節(jié)任意一個(gè)比特為有效信元判斷碼，低位字節(jié)為序號(hào)。每個(gè)信元周期所述序號(hào)相同，且所述序號(hào)隨著信元周期的增加遞增。
其中所述步驟B中，存儲(chǔ)器包括2N個(gè)地址空間，其中N為正整數(shù)。
其中所述步驟C中，調(diào)度器從出現(xiàn)頻率最高的序號(hào)對(duì)應(yīng)的存儲(chǔ)器地址空間開始調(diào)度信元。
其中所述有效信元判斷碼為1時(shí)表示有效信元，為0時(shí)表示無(wú)效信元，所述有效信元判斷碼在接收端被判斷是否為1，如不為1則直接丟棄信元。
步驟A中所述序號(hào)根據(jù)當(dāng)前信元周期確定是指序號(hào)隨著信元周期的增加遞增2M，其中M為整數(shù)，范圍是0≤M≤8-N；
步驟B中根據(jù)序號(hào)的最低M加1位起高位連續(xù)N比特作為地址空間編號(hào)將信元存儲(chǔ)在存儲(chǔ)器相應(yīng)的地址空間內(nèi)。
本發(fā)明還提供一種實(shí)現(xiàn)上述方法的PCB板上高速通道之間的同步裝置，該裝置包括以下部分格式修改模塊，用于修改信元格式，使信元帶上序號(hào)；存儲(chǔ)器，用于根據(jù)信元序號(hào)存儲(chǔ)接收到的信元，上報(bào)序號(hào)給調(diào)度器；調(diào)度器，用于根據(jù)出現(xiàn)頻率最高的序號(hào)調(diào)度信元；其中格式修改模塊與發(fā)送端相連，存儲(chǔ)器與調(diào)度器先后相連位于接收端。
其中所述存儲(chǔ)器包含2N個(gè)地址空間，其中N為正整數(shù)。
本發(fā)明的有益效果為在本發(fā)明中，修改信元結(jié)構(gòu)，在定長(zhǎng)信元之前增加標(biāo)識(shí)碼，增加有效信元判斷碼和序號(hào)，其中序號(hào)是高速通道之間同步用的標(biāo)志。由于高速通道在發(fā)送端時(shí)鐘是同步的，每個(gè)信元周期都會(huì)同時(shí)發(fā)送一個(gè)信元，這樣每個(gè)信元的序號(hào)也為一樣，實(shí)現(xiàn)數(shù)據(jù)之間同步。其中有效信元判斷碼在發(fā)送端用1和0來(lái)表示有效信元和無(wú)效信元，在接收端判斷是否為1，不為1則直接丟棄無(wú)效信元，可以減少誤操作，讓調(diào)度器直接處理有效信元。調(diào)度器從存有信元最多的地址空間開始調(diào)度，能夠保證不存在亂序。本發(fā)明可以有效的去除通道間信元抖動(dòng)，保證了使用多個(gè)高速通道時(shí)一個(gè)高速接口的可靠性。


圖1是本發(fā)明中的方法具體實(shí)施例流程圖。
圖2是本發(fā)明中的裝置具體實(shí)施例結(jié)構(gòu)框圖。
具體實(shí)施例方式

表5將通道表中的內(nèi)容寫入后，如表6所示的解映射表內(nèi)容，備鏈以右側(cè)單實(shí)線表示。
附圖2給出了本方明中PCB板上高速通道之間的同步裝置的結(jié)構(gòu)框圖。還是以四個(gè)通道為例，如圖所示，信元首先被格式修改模塊修改格式，使信元帶上標(biāo)識(shí)碼，標(biāo)識(shí)碼里包括序號(hào)。在發(fā)送端4個(gè)高速通道進(jìn)行同步發(fā)送，通過(guò)PCB(通常用高速背板來(lái)實(shí)現(xiàn))傳送到接收端。在接收端，由于PCB上走線不同，可能已經(jīng)產(chǎn)生數(shù)據(jù)抖動(dòng)，信元不同步。將信元以序號(hào)作為地址編號(hào)存儲(chǔ)在存儲(chǔ)器里，存儲(chǔ)器里包括2N個(gè)地址空間。經(jīng)過(guò)2N個(gè)信元周期后，調(diào)度器判斷哪個(gè)序號(hào)出現(xiàn)頻率最高，就開始從這個(gè)序號(hào)所對(duì)應(yīng)的地址單元開始調(diào)度信元。
本發(fā)明可以有效的去除通道間信元抖動(dòng)，保證了在PCB板上使用多個(gè)高速通道時(shí)一個(gè)高速接口的可靠性。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明。
權(quán)利要求
1.一種PCB板上高速通道之間的同步方法，其特征在于所述方法包括以下步驟A、在發(fā)送端，每個(gè)信元周期發(fā)送定長(zhǎng)信元，所述定長(zhǎng)信元包含序號(hào)，所述序號(hào)根據(jù)當(dāng)前信元周期確定；B、在接收端，根據(jù)所述序號(hào)將信元存儲(chǔ)在存儲(chǔ)器相應(yīng)的地址空間內(nèi)；C、存儲(chǔ)器將信元的序號(hào)上報(bào)到調(diào)度器，調(diào)度器根據(jù)所述序號(hào)調(diào)度信元。
2.如權(quán)利要求1所述的PCB板上高速通道之間的同步方法，其特征在于所述步驟A中還包括將所述定長(zhǎng)信元增加兩個(gè)字節(jié)，其中高位字節(jié)任意一個(gè)比特為有效信元判斷碼，低位字節(jié)為序號(hào)。
3.如權(quán)利要求1所述的PCB板上高速通道之間的同步方法，其特征在于所述步驟A中每個(gè)信元周期所述序號(hào)相同，且所述序號(hào)隨著信元周期的增加遞增。
4.如權(quán)利要求2所述的PCB板上高速通道之間的同步方法，其特征在于所述步驟B中的存儲(chǔ)器包括2N個(gè)地址空間，其中N為正整數(shù)。
5.如權(quán)利要求1所述的PCB板上高速通道之間的同步方法，其特征在于所述步驟C中調(diào)度器從出現(xiàn)頻率最高的序號(hào)對(duì)應(yīng)的存儲(chǔ)器地址空間開始調(diào)度信元。
6.如權(quán)利要求2所述的PCB板上高速通道之間的同步方法，其特征在于所述有效信元判斷碼為1時(shí)表示有效信元，為0時(shí)表示無(wú)效信元，所述有效信元判斷碼在接收端被判斷是否為1，如不為1則直接丟棄信元。
7.如權(quán)利要求4所述的PCB板上高速通道之間的同步方法，其特征在于步驟A中所述序號(hào)根據(jù)當(dāng)前信元周期確定是指序號(hào)隨著信元周期的增加遞增2M，其中M為整數(shù)，范圍是0≤M≤8-N；步驟B中根據(jù)序號(hào)的最低M加1位起高位連續(xù)N比特作為地址空間編號(hào)將信元存儲(chǔ)在存儲(chǔ)器相應(yīng)的地址空間內(nèi)。
8.如權(quán)利要求7所述的PCB板上高速通道之間的同步方法，其特征在于步驟C中所述存儲(chǔ)器將所述序號(hào)中的最低M加1位起高位連續(xù)N比特上報(bào)到調(diào)度器。
9.一種實(shí)現(xiàn)如權(quán)利要求1所述的PCB板上高速通道之間的同步裝置，其特征在于，包括以下部分格式修改模塊，用于修改信元格式，使信元帶上序號(hào)；存儲(chǔ)器，用于根據(jù)信元序號(hào)存儲(chǔ)接收到的信元，上報(bào)序號(hào)給調(diào)度器；調(diào)度器，用于根據(jù)出現(xiàn)頻率最高的序號(hào)調(diào)度信元；其中格式修改模塊與發(fā)送端相連，存儲(chǔ)器與調(diào)度器先后相連位于接收端。
10.如權(quán)利要求9所述的PCB板上高速通道之間的同步裝置，其特征在于所述存儲(chǔ)器包含2N個(gè)地址空間，其中N為正整數(shù)。
全文摘要
本發(fā)明公開了一種PCB板上高速通道之間的同步方法和裝置，所述方法包括在發(fā)送端，每個(gè)信元周期發(fā)送定長(zhǎng)信元，所述定長(zhǎng)信元包含序號(hào)，所述序號(hào)根據(jù)當(dāng)前信元周期確定；在接收端，根據(jù)所述序號(hào)將信元存儲(chǔ)在存儲(chǔ)器相應(yīng)的地址空間內(nèi)；存儲(chǔ)器將信元的序號(hào)上報(bào)到調(diào)度器，調(diào)度器根據(jù)所述序號(hào)調(diào)度信元。所述裝置包括格式修改模塊、存儲(chǔ)器和調(diào)度器。通過(guò)本方明可以有效的去除通道間信元抖動(dòng)，保證了使用多個(gè)高速通道時(shí)一個(gè)高速接口的可靠性。
文檔編號(hào)H04L7/00GK1859080SQ20051008808
公開日2006年11月8日 申請(qǐng)日期2005年8月3日 優(yōu)先權(quán)日2005年8月3日
發(fā)明者葉錦華, 孫浩 申請(qǐng)人:華為技術(shù)有限公司