專利名稱：雙向通信控制裝置、終端裝置及雙向通信控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于在中央裝置和終端裝置之間進(jìn)行的數(shù)字雙向通信的雙向通信控制裝置、具有該雙向通信控制裝置的終端裝置以及雙向通信控制方法。
背景技術(shù)：
一般情況下，以雙向CATV為代表的數(shù)字雙向通信系統(tǒng)，是由將多個終端裝置連接在中央裝置上的雙向通信網(wǎng)絡(luò)構(gòu)成。在該各個終端裝置中，從中央裝置到終端裝置的下行方向通信和從終端裝置到中央裝置的上行方向通信的雙向控制，被稱為MAC(MACMedia Access Control)功能。正常情況下，是通過解讀通信數(shù)據(jù)中具有作為子層埋藏著的MAC特有的結(jié)構(gòu)的協(xié)議來實現(xiàn)該處理功能。
由MCNS(Multimedia Cable Network Systems Partners)這一美國有線電視操作者、有線電視組合的提供者構(gòu)成的團(tuán)體提倡的、現(xiàn)在是約定成俗的標(biāo)準(zhǔn)(de facto standard)的DOCSIS(Data Over Cable ServiceInterface Specifications有線電纜數(shù)據(jù)服務(wù)傳輸規(guī)范)方式，是MAC結(jié)構(gòu)之一例。該方式的詳細(xì)情況公開在非專利文獻(xiàn)1(規(guī)格書“Data-Over-Cable Service Interface Specifications”(“RadioFrequency Interface Specification SP-RFIv1.1-I07-101829”)CableLabs社(Cable Television Laboratories Inc.發(fā)行)。
在下行方向通信中，正常情況下，主要是發(fā)送圖像數(shù)據(jù)。這里，下行方向通信的通信數(shù)據(jù)具有MPEG結(jié)構(gòu)，MAC結(jié)構(gòu)被定義為其子層。因為下行方向通信是在較寬的帶域分配通信信道頻率，所以通信控制本身是比較單純的。但是，因為發(fā)送圖像數(shù)據(jù)，所以在下行方向通信中，需要處理膨大的數(shù)據(jù)量，也就要求它根據(jù)已決定的順序?qū)崟r地、無錯誤地進(jìn)行處理。
另一方面，在上行方向(上行流)通信中，正常情況下主要是發(fā)送控制數(shù)據(jù)。該控制數(shù)據(jù)中含有來自終端裝置的指令要求、用以通知終端裝置的各種狀態(tài)的狀態(tài)顯示數(shù)據(jù)。中央裝置，接收由上行方向通信所發(fā)送的控制數(shù)據(jù)，或者應(yīng)答各個終端裝置的要求命令，或者將用以正確地控制終端裝置的各種信息作為下行方向通信的控制數(shù)據(jù)發(fā)送。因為上行方向通信是將多個通信信道頻率分配給較窄的帶域，所以有時會在多個終端裝置之間出現(xiàn)沖突，有時會得不到必要的通信信道頻率。于是，在進(jìn)行上行方向通信之際，一般需要復(fù)雜的控制，該控制功能對雙向通信的通信性能會有很大的影響。
為了提高與以太網(wǎng)的IP通信的兼容性，DOCSIS方式的MAC結(jié)構(gòu)，基本上具有和以太網(wǎng)通信一樣的數(shù)據(jù)結(jié)構(gòu)，還設(shè)置有作為DOCSIS方式特有的區(qū)域的各種頭字段(header field)。特征是，由被稱為“擴(kuò)展頭”的長度可變區(qū)域的字段定義密碼等其它附加功能。
如由上述Cable Labs所提供的規(guī)格書所示，為了實現(xiàn)MAC功能，有必要在解析了具有復(fù)雜的多層結(jié)構(gòu)的數(shù)據(jù)結(jié)構(gòu)之后，在適當(dāng)?shù)臅r刻進(jìn)行各種處理。對數(shù)據(jù)龐大的組合實現(xiàn)很多處理，校驗該組合動作是否正確，難度非常大，處理量也非常多。
接著，看一下雙向通信中各個處理的內(nèi)容，構(gòu)成MAC功能的每一個處理，基本上是控制系統(tǒng)的運算處理、數(shù)據(jù)的過濾(分配)、同步處理、重新排列、數(shù)據(jù)初始化等各個處理及其組合。
但是，用于雙向通信的裝置中，除了含有MAC功能的基本處理以外，作為通信系統(tǒng)還含有不可缺少的數(shù)據(jù)安全性能。有關(guān)DOSIS方式的詳細(xì)規(guī)格公開在上述非專利文獻(xiàn)1中。
MAC功能的保密功能，叫做Baseline Privacy，使用被稱為BPKM(Baseline privacy Key Management)的協(xié)議。BPKM中，為了實現(xiàn)安全的密鑰交換，而具有以下功能，即將密鑰本身加密進(jìn)行數(shù)據(jù)交換的功能、用以確認(rèn)從正確的對方發(fā)送密鑰交換的消息、未被篡改的消息認(rèn)證功能。BPKM中，使用成為主要密鑰的認(rèn)證密鑰(Authorization Key)、和實際上用于對數(shù)據(jù)加密、解密的DES密鑰(通信密鑰Traffic Encryption Key，稱其為TEK)這樣的兩個階段的密鑰分配密鑰。
終端裝置，接收以RSA公開密鑰方式加密了的認(rèn)證密鑰(Authorization Key)，使用RSA公開密鑰，將該認(rèn)證密鑰(Authorization Key)解密。接著，經(jīng)過對TEK的解密、認(rèn)證等幾個處理，從已取得的認(rèn)證密鑰中取得TEK數(shù)據(jù)，最終利用該TEK數(shù)據(jù)，進(jìn)行實際的通信數(shù)據(jù)的解密。這里，因為用來對認(rèn)證密鑰進(jìn)行解密的RSA密碼的解密處理、用來對TEK數(shù)據(jù)進(jìn)行解密的DES密碼的解密，都需要并行地、反復(fù)地進(jìn)行使用了多個64位單位的數(shù)據(jù)的數(shù)值運算，所以可以說每個處理都是負(fù)荷相當(dāng)大的處理。為了實現(xiàn)進(jìn)行數(shù)據(jù)雙向通信中的雙向控制的MAC功能，需要將這樣的處理組合起來加以處理。
解決課題但是，為實現(xiàn)MAC功能的現(xiàn)有雙向通信控制裝置存在以下問題。
一般情況下，是利用通用處理器(CPU)實現(xiàn)MAC功能。理由如下，處理器具有能靈活地對應(yīng)復(fù)雜處理的優(yōu)點，也很容易實現(xiàn)為確立系統(tǒng)的可靠性而進(jìn)行的校驗、功能修正。也就是說，利用CPU能夠?qū)崿F(xiàn)利用軟件比較容易實現(xiàn)的例如執(zhí)行MAC功能的復(fù)雜程度、校驗結(jié)果的反饋等。
但是，為實現(xiàn)MAC功能的龐大處理，必須使用性能高的CPU。而且，為實現(xiàn)MAC功能不僅僅占有CPU，在一個CPU中，實現(xiàn)所有的MAC功能是極其困難的。因此，為構(gòu)成能夠?qū)崿F(xiàn)所有的MAC功能的裝置，裝置的硬件部分的規(guī)模會顯著增大，成本會增大到現(xiàn)實中所不能實現(xiàn)的那么高。再就是，因為使用高性能CPU，電路的工作頻率增高，功耗增大，需要散熱對策等，整個系統(tǒng)的性能價格比低。這都是問題。
本發(fā)明的課題，是在數(shù)字雙向通信控制中，謀求降低CPU處理的負(fù)荷，實現(xiàn)整個系統(tǒng)的電路規(guī)模的合理化。

發(fā)明內(nèi)容
本發(fā)明的目地，在于通過提供能減輕CPU處理負(fù)荷的構(gòu)架，便能夠使用價格低廉的CPU，能夠減少整個系統(tǒng)的電路規(guī)模；通過維持CPU性能，追加新處理，便能夠進(jìn)行更高功能處理，從而提供一種使整個系統(tǒng)的性能價格比提高了的裝置。
本發(fā)明的雙向通信控制裝置，除了包括CPU、存儲裝置、CPU總線等以外，還包括對從所述中央裝置發(fā)送到所述終端裝置的下行流數(shù)據(jù)進(jìn)行處理的下行流數(shù)據(jù)處理塊、對為了生成從所述終端裝置發(fā)送到所述中央裝置的上行流數(shù)據(jù)進(jìn)行數(shù)據(jù)處理的上行流數(shù)據(jù)處理塊。下行流數(shù)據(jù)處理塊和上行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的相互接收、發(fā)送。
這樣一來，以前僅由CPU進(jìn)行的處理，便可利用CPU總線或者通過將CPU總線旁路而讓下行流數(shù)據(jù)處理塊和上行流數(shù)據(jù)處理塊進(jìn)行，從而能夠降低CPU總線的擁擠度。因此，即使現(xiàn)實中能買得起的通用CPU，也能提高數(shù)據(jù)處理的效率。而且，在維持CPU性能的情況下，通過追加新處理，便能夠?qū)崿F(xiàn)功能更高的處理，從而提高整個系統(tǒng)的性能價格比。
通過或者另外設(shè)置將總線數(shù)據(jù)調(diào)停處理塊旁路、連接在所述CPU總線、上行流數(shù)據(jù)處理塊和下行流數(shù)據(jù)處理塊上且具有寄存器的數(shù)據(jù)處理器，或者另外設(shè)置將總線數(shù)據(jù)調(diào)停處理塊旁路、連接在CPU總線(或者第一存儲裝置)上的第二存儲裝置，能夠進(jìn)一步降低CPU總線的擁擠度。通過設(shè)置連接在上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊及第二存儲裝置上且具有暫時地存儲一下數(shù)據(jù)的功能的第三存儲裝置，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊、第二存儲裝置、第三存儲裝置以及數(shù)據(jù)處理器上，控制將數(shù)據(jù)寫入到所述第二存儲裝置和第三存儲裝置中及將數(shù)據(jù)從所述第二存儲裝置和第三存儲裝置中取出的控制塊，便能夠進(jìn)行極其迅速的處理。
特別是，通過在上行流數(shù)據(jù)處理塊中設(shè)置一邊與下行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的接收、發(fā)送，一邊或者附加上鏈接幀頭、進(jìn)行幀本身的連接處理、或者是進(jìn)行分割幀頭附加、幀數(shù)據(jù)本身的分割處理的電路，便能將CPU總線旁路，通過參考含在下行流數(shù)據(jù)中的處理內(nèi)容、下行流處理本身的狀態(tài)，正確地迅速地知道來自中央裝置的要求，對上行流處理的反饋也加快，所以能夠進(jìn)行高速的處理。
特別是，在上行流數(shù)據(jù)處理塊中，一邊與下行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的接收、發(fā)送，一邊進(jìn)行語法解析、頭解析以及數(shù)據(jù)初始化變換等基本處理，便能將CPU旁路，邊參考含在上行流數(shù)據(jù)中的處理內(nèi)容、上行流處理本身的狀態(tài)，迅速地進(jìn)行正確的處理。
能夠另外設(shè)置調(diào)諧器、上行流物理層塊、下行流物理層塊以及背端部等。
本發(fā)明的雙向通信控制方法中，包括邊相互接收、發(fā)送各個數(shù)據(jù)的內(nèi)容，邊進(jìn)行下行流數(shù)據(jù)處理和上行流數(shù)據(jù)處理的處理。
根據(jù)該方法，不經(jīng)由CPU總線，即能進(jìn)行下行流數(shù)據(jù)處理和上行流數(shù)據(jù)處理，故能降低CPU總線的擁擠度。
根據(jù)本發(fā)明，因為不僅能降低CPU處理的負(fù)荷，還能明顯地降低CPU總線的擁擠度，所以能夠明顯地提高被稱為MAC部地雙向通信控制裝置的傳輸速率。另外，因為不用再使用高性能CPU了，所以不僅能減小整個雙向通信系統(tǒng)的電路規(guī)模，還能降低電路的工作頻率，實現(xiàn)低功耗化，也不再需要采取散熱對策了。
另一方面，在維持CPU性能，或者CPU性能被進(jìn)一步提高的情況下，根據(jù)本發(fā)明，也是不管CPU如何，都能收到提高傳輸速率等的效果。因此能夠?qū)PU的一部分功能用到其它處理中，還能將附加功能加到雙向通信控制裝置中，將周邊裝置取到雙向通信控制裝置中，對進(jìn)一步提高性能有一個相乘效果。


圖1是方框電路圖，顯示用到第一個實施例所涉及的數(shù)字雙向通信中的通信系統(tǒng)的構(gòu)成。
圖2是方框電路圖，顯示設(shè)置在第一個實施例的下行流數(shù)據(jù)處理塊內(nèi)的各個功能塊之例。
圖3是顯示第一個實施例中的下行流數(shù)據(jù)處理的順序的流程圖。
圖4是方框電路圖，顯示設(shè)置在第一個實施例的上行流數(shù)據(jù)處理塊內(nèi)的各個功能塊之例。
圖5是顯示第一個實施例中的上行流數(shù)據(jù)處理的順序的流程圖。
圖6是方框電路圖，顯示第二個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成。
圖7是方框電路圖，顯示第三個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成。
圖8是方框電路圖，顯示第四個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成。
圖9是方框電路圖，顯示第五個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成。
圖10是方框電路圖，顯示第六個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成。
圖11是方框電路圖，顯示第七個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成。
圖12(a)、圖12(b)是顯示第一個實施例中的進(jìn)行鏈接幀處理之前的正常幀的結(jié)構(gòu)、以及進(jìn)行鏈接幀處理之后的鏈接幀結(jié)構(gòu)的圖。
圖13(a)、圖13(b)是顯示第一個實施例中的進(jìn)行分割幀處理之前的正常幀的結(jié)構(gòu)、以及進(jìn)行分割幀處理之后的分割幀結(jié)構(gòu)的圖。
圖14是流程圖，在第一個實施例的圖3所示的流程圖中，將需要CPU進(jìn)行總線調(diào)停的處理步驟用陰影線畫出來了。
圖15是流程圖，在現(xiàn)有的雙向通信控制裝置進(jìn)行的相當(dāng)于圖3所示的流程圖的控制中，用陰影線將需要CPU進(jìn)行總線調(diào)停的處理步驟畫出來了。
具體實施例方式
第一個實施例—整體構(gòu)成—圖1是顯示第一個實施例所涉及的數(shù)字雙向通信中所用的通信系統(tǒng)的構(gòu)成的方框電路圖。如該圖所示，通信系統(tǒng)包括與中央裝置2之間進(jìn)行數(shù)字雙向通信的終端裝置1。終端裝置1中，包括具有MAC(MediaAccess Contron)功能的MAC部3(數(shù)字雙向通信裝置)；對從終端裝置1發(fā)送到中央裝置2的圖像、聲音、控制數(shù)據(jù)等上行流數(shù)據(jù)進(jìn)行了糾錯碼的編碼處理后，再通過解調(diào)發(fā)送RF信號的物理層部4；接收包括從中央裝置2發(fā)送的圖像、聲音、傳輸控制數(shù)據(jù)等的RF信號，將它變換為IF信號的調(diào)諧器5；包括圖像處理部7a、各種接口部7b的背端部7。物理層部4中具有下行流物理層塊4a和上行流物理層塊4b。MAC部3，對在物理層部4中解調(diào)的下行流數(shù)據(jù)、被調(diào)制的上行流數(shù)據(jù)進(jìn)行適當(dāng)?shù)奶幚?，做出各種圖像數(shù)據(jù)、聲音數(shù)據(jù)，或者傳輸圖像數(shù)據(jù)、聲音數(shù)據(jù)或者來自中央裝置2的通信控制數(shù)據(jù)，或者是進(jìn)行雙向通信控制。補充說明一下，MAC部3、物理層部4及調(diào)諧器5，相對背端部7起前端部6的作用。
MAC部3，包括具有代替CPU15的處理的一部分的功能的下行流數(shù)據(jù)處理塊11、具有代替CPU15的處理的一部分的功能的上行流數(shù)據(jù)處理塊12、總線數(shù)據(jù)調(diào)停處理塊13、CPU總線14、CPU15以及存儲裝置16。
下行流數(shù)據(jù)處理塊11及上行流數(shù)據(jù)處理塊12的具體處理及功能，以后進(jìn)行詳細(xì)的說明。
總線數(shù)據(jù)調(diào)停處理塊13，進(jìn)行決定被送到CPU總線14的各種數(shù)據(jù)的總線使用優(yōu)先度等處理。因為下行流數(shù)據(jù)處理塊11中所處理的數(shù)據(jù)、為發(fā)送到上行流數(shù)據(jù)處理塊12而在CPU15中處理的數(shù)據(jù)、被保存到存儲裝置16中的數(shù)據(jù)，全部通過CPU總線14發(fā)送、接收，所以在總線數(shù)據(jù)調(diào)停處理塊13中，進(jìn)行適當(dāng)?shù)恼{(diào)停，保證能夠做到高效地接收、發(fā)送這些數(shù)據(jù)。
在存儲裝置16中，基本上是保存大容量數(shù)據(jù)即被下行流數(shù)據(jù)處理了的數(shù)據(jù)。除此以外，存儲裝置16作為為了進(jìn)行由CPU15進(jìn)行的軟件處理而一時地保持?jǐn)?shù)據(jù)的數(shù)據(jù)寄存器用。存儲裝置16還具有以下功能，即進(jìn)行加密或者解密處理時為了確認(rèn)密鑰數(shù)據(jù)，事先作為參考數(shù)據(jù)保持密鑰數(shù)據(jù)的表；進(jìn)行PHS擴(kuò)展處理或者壓縮處理時保持字節(jié)處理數(shù)的最大值設(shè)定即PHS變址表。
盡管CPU15要進(jìn)行的處理很多，但以下是它的典型處理。
因為對一臺中央裝置2設(shè)置多臺終端裝置1，所以為了能夠在正確的時刻控制各個終端裝置，中央裝置進(jìn)行被稱為相當(dāng)于各個終端裝置的同步處理的定范圍(ranging)的數(shù)據(jù)通信控制的初始設(shè)定。除了最基本的處理以外，在后述的上行流數(shù)據(jù)處理和下行流數(shù)據(jù)處理中，還進(jìn)行下行流數(shù)據(jù)處理塊11中的各個功能塊、上行流數(shù)據(jù)處理塊12中的各個功能塊的動作控制。
這里，如圖1所示，該實施例的雙向通信控制裝置即MAC部3的特征在于，包括具有代替各個CPU15的一部分處理的功能的下行流數(shù)據(jù)處理塊11和上行流數(shù)據(jù)處理塊12。下行流數(shù)據(jù)處理塊11和上行流數(shù)據(jù)處理塊12將CPU總線14旁路，直接接收、發(fā)送數(shù)據(jù)。
—下行流數(shù)據(jù)處理—圖2是方框電路圖，顯示布置在下行流數(shù)據(jù)處理塊11內(nèi)的各個功能塊(電路)之例。如該圖所示，下行流數(shù)據(jù)處理塊11、下行流數(shù)據(jù)基本處理功能塊21、HCS校驗處理功能塊22、以太網(wǎng)地址過濾處理功能塊23、BPI解密處理功能塊24、CRC校驗處理功能塊25、PHS解碼處理功能塊26。
下行流數(shù)據(jù)基本處理功能塊21，進(jìn)行通信數(shù)據(jù)的語法解析、頭解析以及初始化變換。舉具體例而言，進(jìn)行圖像數(shù)據(jù)中的MPEG結(jié)構(gòu)、埋在MPEG結(jié)構(gòu)中的網(wǎng)絡(luò)處理用子層即MAC結(jié)構(gòu)的結(jié)構(gòu)解析處理。首先，MPEG結(jié)構(gòu)數(shù)據(jù)中的頭部分得以解析，用以抽出MAC結(jié)構(gòu)數(shù)據(jù)的信息被抽出后，實際上MAC結(jié)構(gòu)數(shù)據(jù)被抽出。接著，MAC結(jié)構(gòu)數(shù)據(jù)中的頭部分得以解析，在不僅存在正常頭，還存在被稱為擴(kuò)展頭的字段(field)的情況下，對該擴(kuò)展頭進(jìn)行解析。該擴(kuò)展頭中存在以下信息，即有無加密的信息、用以加密解密的密碼處理所需要的信息、被稱為Payload HeaderSuppression(PHS)的、用以壓縮各個幀的頭并發(fā)送的處理所需要的信息。
補充說明一下，在通過下行流數(shù)據(jù)基本處理功能塊21所進(jìn)行解析的結(jié)果得知不存在擴(kuò)展頭的情況下，做出下行流數(shù)據(jù)不被加密且也尚未由PHS進(jìn)行壓縮的判斷，原樣輸出具有從下行流數(shù)據(jù)中抽出的MAC結(jié)構(gòu)的數(shù)據(jù)。另一方面，在存在擴(kuò)展頭的情況下，存在著加密之有無的區(qū)域和存在著與PHS處理有關(guān)的信息的區(qū)域得以解析，當(dāng)確認(rèn)出沒有加密或者沒有PHS處理的時候，便進(jìn)行和不存在擴(kuò)展頭時一樣的處理。在確認(rèn)出已加密或者已PHS處理時，便進(jìn)行后述的BPI解密處理、PHS解碼處理。
下行流數(shù)據(jù)基本處理功能塊21，為了謀求為進(jìn)行雙向通信非常重要的接收、發(fā)送時刻，邊進(jìn)行和數(shù)據(jù)有關(guān)的時間戳記處理，邊和上行流數(shù)據(jù)處理塊12進(jìn)行相互處理。
HCS校驗處理功能塊22，對對擴(kuò)展頭附加的擴(kuò)展頭用CRC錯誤檢測碼即HCS(Header Check Sequence)進(jìn)行校驗。
以太網(wǎng)地址過濾處理功能塊23，從MAC結(jié)構(gòu)的數(shù)據(jù)中抽出以太網(wǎng)結(jié)構(gòu)的數(shù)據(jù)，對各種以太網(wǎng)地址進(jìn)行分類。
BPI解密處理功能塊24對密碼進(jìn)行解密。為了對密碼進(jìn)行解密，則需要例如將進(jìn)行被稱為TEK(Traffic Encryption Key)的密碼處理所需要的密鑰數(shù)據(jù)復(fù)原，為了得到正確的TEK，從擴(kuò)展頭中抽出SID(ServiceID)及Key Sequence Number，以這兩個數(shù)據(jù)為線索確認(rèn)完TEK之后，再利用已確認(rèn)了的TEK本身，經(jīng)由DES密碼的解密處理，完成原來的數(shù)據(jù)的復(fù)原處理。
CRC校驗處理功能塊25，對附加在擴(kuò)展頭以外的正常數(shù)據(jù)中的CRC錯誤檢測碼進(jìn)行校驗。
PHS解碼處理功能塊26，進(jìn)行頭數(shù)據(jù)壓縮處理所需要的信息處理。顯示含有應(yīng)該進(jìn)行被稱為“凈荷包頭抑制域(PHS域)”的頭數(shù)據(jù)壓縮處理的所有數(shù)據(jù)的范圍的參數(shù)、對應(yīng)于被稱為“PHS索引”的每一個區(qū)域單位中用來進(jìn)行PHS的規(guī)則的號碼被指定給擴(kuò)展頭。這里，事先從中央裝置經(jīng)由應(yīng)用層的軟件處理告知對應(yīng)于PHS索引的PHS規(guī)則。例如，是對所有字節(jié)的頭進(jìn)行壓縮，還是以一個字節(jié)或者兩個字節(jié)為單位對頭進(jìn)行壓縮，這樣的規(guī)則事先被定義好。PHS解碼處理中，利用這兩個參數(shù)將已被壓縮的數(shù)據(jù)復(fù)原。利用PHS域能夠?qū)⑦M(jìn)行PHS處理的數(shù)據(jù)范圍抽出來(最大256字節(jié))；利用PHS索引能夠抽出事先怎樣對用PHS場所顯示的范圍的數(shù)據(jù)進(jìn)行了定義的規(guī)則。PHS解碼處理功能塊26以此為基礎(chǔ)，將從中心一側(cè)發(fā)送來的已被PHS處理的數(shù)據(jù)加以解碼。
這樣處理的下行流數(shù)據(jù)，在經(jīng)由總線數(shù)據(jù)調(diào)停處理塊13之際，通過接收適當(dāng)?shù)臅r刻控制被送出到CPU總線14上，之后被存儲到存儲裝置16中。為了進(jìn)行自網(wǎng)絡(luò)通信協(xié)議中的MAC層朝著還往上的上位層的處理，例如QoS(Quality of Service)等處理，被存儲了適當(dāng)時間的數(shù)據(jù)被傳輸?shù)紺PU15中，進(jìn)行了軟件處理。或者是，被存儲了適當(dāng)時間的數(shù)據(jù)被送出到CPU總線14上以后，再被施加上行流數(shù)據(jù)處理。
圖3是顯示第一個實施例的終端裝置1中的下行流數(shù)據(jù)處理的順序的流程圖。
在步驟ST11，通信數(shù)據(jù)從中央裝置2發(fā)送來后，首先，在步驟ST12，由調(diào)諧器5選擇對應(yīng)于該通信數(shù)據(jù)的信道頻率。
接著，在步驟ST13，在下行流PHY塊4a中進(jìn)行數(shù)字解調(diào)及糾錯處理，將數(shù)字?jǐn)?shù)據(jù)復(fù)原。
接著，在步驟ST14，利用CPU15判斷是否由MAC部3進(jìn)行各種雙向數(shù)據(jù)控制。當(dāng)判斷結(jié)果是進(jìn)行雙向數(shù)據(jù)控制的“是”的時候，便由MAC部3進(jìn)行步驟ST15以后的處理，另一方面，當(dāng)判斷結(jié)果是不進(jìn)行雙向數(shù)據(jù)控制的“否”的時候，MAC部3便不進(jìn)行處理，而是跳到步驟ST27。
接著，在步驟ST15，由下行流數(shù)據(jù)基本處理功能塊21進(jìn)行語法解析、頭解析以及數(shù)據(jù)初始化變換。下行流數(shù)據(jù)基本處理功能塊21還進(jìn)行步驟ST16中的將各種數(shù)據(jù)的狀態(tài)及控制信號發(fā)送給上行流數(shù)據(jù)處理一側(cè)的處理、以及在步驟ST17的從上行流數(shù)據(jù)處理一側(cè)接收各種數(shù)據(jù)的狀態(tài)及控制信號的處理。
接著，在步驟ST18，由HCS校驗處理功能塊22進(jìn)行上述HCS校驗處理。之后，在步驟ST19，判斷通信數(shù)據(jù)中是否有錯誤。當(dāng)判斷的結(jié)果表明通信數(shù)據(jù)中有錯誤的時候，便進(jìn)入步驟ST20，廢棄通信數(shù)據(jù)。另一方面，當(dāng)判斷的結(jié)果表明通信數(shù)據(jù)中沒有錯誤的時候，則進(jìn)行步驟ST21以后的處理。
接著，在步驟ST21，由以太網(wǎng)地址過濾處理功能塊23進(jìn)行上述的以太網(wǎng)地址過濾處理。
接著，在步驟ST22，由BPI解密處理功能塊24進(jìn)行了上述的BPI解密處理后，在步驟ST23，由CRC校驗處理功能塊25進(jìn)行上述的CRC校驗處理。
接著，在步驟ST24，由CPU15判斷通信數(shù)據(jù)是否有錯誤。當(dāng)判斷的結(jié)果表明通信數(shù)據(jù)中有錯誤的時候，便進(jìn)入步驟ST25，廢棄通信數(shù)據(jù)。另一方面，當(dāng)通信數(shù)據(jù)中沒有錯誤的時候，則進(jìn)行步驟ST26的處理。
在步驟ST26，由PHS解碼處理功能塊26進(jìn)行上述的PHS解碼處理。之后，進(jìn)入步驟ST27，將通信數(shù)據(jù)發(fā)送到背端部7，在背端部7中進(jìn)行圖像等各種數(shù)據(jù)的處理。
—上行流數(shù)據(jù)處理—下面，對上行流數(shù)據(jù)處理塊12的功能塊進(jìn)行說明。從終端裝置1發(fā)送到中央裝置2的圖像及傳輸控制數(shù)據(jù)即上行流數(shù)據(jù)，是以在CPU15中接受了軟件處理的數(shù)據(jù)或者存儲到存儲裝置16中的數(shù)據(jù)為基礎(chǔ)生成的。也就是說，通過總線數(shù)據(jù)調(diào)停處理塊13的控制，在CPU15中接受了軟件處理的數(shù)據(jù)或者是存儲到存儲裝置16中的數(shù)據(jù)便會在適當(dāng)?shù)臅r刻經(jīng)由CPU總線14被發(fā)送到上行流數(shù)據(jù)處理塊12。在上行流數(shù)據(jù)處理塊12中被加工處理而生成上行流數(shù)據(jù)。
作為上行流數(shù)據(jù)處理中的基本處理，進(jìn)行的有CRC等錯誤檢測用代碼的附加、用以表示MAC結(jié)構(gòu)的各種頭及擴(kuò)展頭的附加、利用PHS處理等的數(shù)據(jù)壓縮以及數(shù)據(jù)的加密等。而且，作為上行流特有的處理，進(jìn)行的有程序的分段存儲處理(fragmentation)處理及鏈接(concatenation)處理。這和下行流不同，上行流是在窄帶域中多個終端裝置同時進(jìn)行通信，所以經(jīng)常有不能確保充分的傳輸率的時候。為了克服這一問題，裝入了將大尺寸數(shù)據(jù)分割為適當(dāng)大小的機構(gòu)、以及小尺寸數(shù)據(jù)匯總成一個適當(dāng)?shù)拇髷?shù)據(jù)發(fā)送的機構(gòu)。程序分段存儲處理意味著根據(jù)與中央裝置2的處理在終端裝置1中將通信數(shù)據(jù)分割為適當(dāng)大小的處理；鏈接處理(鏈接幀處理)意味著將數(shù)據(jù)匯總成適當(dāng)大小的處理。
圖4是一方框電路圖，顯示布置在上行流數(shù)據(jù)處理塊12內(nèi)的各個功能塊(電路)之例。如該圖所示，上行流數(shù)據(jù)處理塊12，包括對用以壓縮并發(fā)送數(shù)據(jù)的處理所需要的信息即PHS編碼的PHS編碼處理功能塊31、對頭以外的正常數(shù)據(jù)附加CRC錯誤檢測碼的CRC附加處理功能塊32、對擴(kuò)展頭附加擴(kuò)展頭用CRC錯誤檢測碼即HCS的HCS附加處理功能塊33、附加鏈接幀頭(鏈接頭)的鏈接幀頭附加處理功能塊34、附加鏈接幀用HCS的鏈接幀HCS附加處理功能塊35、附加正常幀頭的正常幀頭附加處理功能塊36、再次附加正常幀HCS的正常幀HCS再次附加處理功能塊37、發(fā)送上行流數(shù)據(jù)、生成調(diào)度、發(fā)送參數(shù)的發(fā)送/調(diào)度/發(fā)送參數(shù)生成處理功能塊38、附加分割幀頭(程序分段存儲頭)的分割幀頭附加處理功能塊39、附加分割幀HCS的分割幀HCS附加處理功能塊40以及BPI加密處理功能塊41。
圖5是顯示上行流數(shù)據(jù)處理的順序的流程圖。圖12(a)、圖12(b)是顯示進(jìn)行鏈接幀處理之前的正常幀結(jié)構(gòu)、進(jìn)行鏈接幀處理之后的鏈接幀結(jié)構(gòu)的圖。圖13(a)、圖13(b)是顯示進(jìn)行分割幀處理之前的正常幀結(jié)構(gòu)、進(jìn)行分割幀之后的分割幀結(jié)構(gòu)的圖。不過，圖12(a)、圖12(b)示出的是將兩個正常幀鏈接起來的例子；圖13(a)、圖13(b)示出的是將正常幀分割為二的例子。不僅如此，還都可以是3個以上的鏈接或者是3個以上的分割。
下面，參考圖12(a)、圖12(b)、圖13(a)及圖13(b)，說明沿著圖5的流程圖所進(jìn)行的上行流數(shù)據(jù)處理。這里，著眼于與下行流數(shù)據(jù)處理相比，上行流數(shù)據(jù)處理所處理的數(shù)據(jù)量很少及實時處理的處理速度慢這兩點，說明一般情況下成為CPU的負(fù)荷變得特別大的主要原因的錯誤檢測碼的附加以及加密處理以外，在CPU15中得以處理的數(shù)據(jù)被輸入之例。
在步驟ST31中，若圖像等各種數(shù)據(jù)從背端部7輸入到MAC部3中，則在步驟ST32中，借助PHS編碼處理功能塊31對所輸入的數(shù)據(jù)結(jié)構(gòu)加以解析，判斷輸入數(shù)據(jù)中的頭、擴(kuò)展頭以及正常數(shù)據(jù)，決定了用以規(guī)定進(jìn)行PHS的范圍PHS域、以及對應(yīng)于規(guī)定進(jìn)行什么樣的壓縮的處理的處理內(nèi)容的PHS索引之后，進(jìn)行實際的PHS編碼。
之后，在步驟ST33中，由CRC附加處理功能塊32對頭以外的正常數(shù)據(jù)附加CRC錯誤檢測碼，在步驟ST34中，由HCS附加處理功能塊33對擴(kuò)展頭附加擴(kuò)展頭用CRC錯誤檢測碼即HCS碼。在終端裝置中，一般情況下是同時處理多個SID。也就是說，因為同時處理多個數(shù)據(jù)，所以步驟ST33中的CRC碼的附加處理和步驟ST34中的HCS碼的附加處理是并行處理的。
其次，在步驟ST35中，由CPU15檢查中央裝置2是否在要求鏈接幀處理(鏈狀處理)。在是要求鏈狀處理的“是”的情況下，檢查要處理的數(shù)據(jù)尺寸。此時，在數(shù)據(jù)尺寸比中央裝置2所要求的數(shù)據(jù)尺寸還小的情況下，執(zhí)行鏈接幀處理(concatenaed frame process)。也就是說，到不超過中央裝置2要求的數(shù)據(jù)尺寸的近似值為止，一直進(jìn)行將數(shù)據(jù)打包的處理。進(jìn)行將圖12(a)所示的例如兩個普通幀鏈接成圖12(b)所示的一個鏈接幀的鏈接幀處理。
當(dāng)數(shù)據(jù)成為適當(dāng)大小的時候，使鏈接處理結(jié)束，在步驟ST36中，附加上顯示已執(zhí)行的內(nèi)容的鏈接幀頭(鏈接頭)(參考圖12(b))。此時，在步驟ST37，由發(fā)送/調(diào)度/發(fā)送參數(shù)生成功能塊38和下行流數(shù)據(jù)處理塊11之間進(jìn)行數(shù)據(jù)的發(fā)送、接收，同時通過總線數(shù)據(jù)調(diào)停處理塊13和CPU總線14與存儲裝置16之間進(jìn)行數(shù)據(jù)的接收、發(fā)送。之后，根據(jù)在步驟ST37中的上行流數(shù)據(jù)的發(fā)送調(diào)度、發(fā)送參數(shù)的生成等處理內(nèi)容，進(jìn)行步驟ST36的處理。
接著，在步驟ST39中，如圖12(b)所示，由鏈接幀HCS附加處理功能塊35計算鏈接幀頭用HCS并附加上之后，再附加上鏈接幀處理后的鏈接幀數(shù)據(jù)用CRC(錯誤檢測碼)。
接著，在步驟ST36、ST37的處理結(jié)束之后，或者是在步驟ST35中的判斷是不執(zhí)行鏈接幀處理的“否”的情況下，在步驟ST40，利用正常幀頭附加處理功能塊36，根據(jù)在步驟ST37中的處理，進(jìn)行正常幀頭附加處理。另一方面，在不需要鏈接幀處理的情況下，在下一個處理中原樣使用不處理的數(shù)據(jù)。
在步驟ST41中，由正常幀HCS再附加處理功能塊37進(jìn)行正常幀HCS的再附加處理。
接著，在步驟ST42中，由CPU15判斷中央裝置2是否要求分割幀處理(分段存儲處理)。在是需要分割幀處理的“是”的情況下，進(jìn)入步驟ST43，檢查處理數(shù)據(jù)尺寸，分割成為中央裝置所要求的尺寸。也就是說，進(jìn)行將圖13(a)所示的一個普通幀分割為圖13(b)所示的例如兩個正常幀分割部分的分割幀處理。接著，由分割幀頭附加處理功能塊39對已分割了的各個正常幀分割部分附加上圖13(b)所示的分割幀頭。此時，根據(jù)在步驟ST37中的上行流數(shù)據(jù)的發(fā)送調(diào)度、發(fā)送參數(shù)的生成等處理內(nèi)容，進(jìn)行步驟ST43的處理。在步驟ST44中，附加分割幀頭(分段處理頭)用HCS，同時附加分割幀數(shù)據(jù)用CRC。另一方面，在不需要分割幀處理的情況下，就使用沒進(jìn)行處理的數(shù)據(jù)。
步驟ST36、步驟ST40及步驟ST43的處理結(jié)束后，分別在步驟ST38中，將各種狀態(tài)及控制信號發(fā)送到下行流數(shù)據(jù)處理塊11中。
最后，在步驟ST45中，對向上述那樣附加了錯誤檢測碼的數(shù)據(jù)加密。加密處理，和下行流數(shù)據(jù)處理一樣，首先，為了確認(rèn)進(jìn)行加密的密鑰數(shù)據(jù)是否正確，確認(rèn)完SID及Key Sequence Number之后，再由該密鑰數(shù)據(jù)進(jìn)行DES密碼的加密處理。這樣一來，便能一邊參考進(jìn)行下行流數(shù)據(jù)處理時所進(jìn)行的時間戳記(time stamp)處理，邊尋找數(shù)據(jù)發(fā)送的時刻，最終在適當(dāng)?shù)臅r刻將已加密的數(shù)據(jù)發(fā)送到中央裝置中。
根據(jù)該實施例的雙向通信控制裝置，因為在終端裝置1的MAC部3內(nèi)設(shè)置了下行流數(shù)據(jù)處理塊11和上行流數(shù)據(jù)處理塊12，所以在CPU15便可不去執(zhí)行現(xiàn)有的雙向通信裝置中需要CPU執(zhí)行的處理，從而可以大大地減輕CPU15的負(fù)擔(dān)。在現(xiàn)有的雙向通信裝置(MAC部)中，需要通過CPU總線在CPU和存儲裝置之間進(jìn)行頻繁的數(shù)據(jù)接收、發(fā)送，但根據(jù)該實施例，無需通過CPU總線14，即可在下行流數(shù)據(jù)處理塊11和上行流數(shù)據(jù)處理塊12中處理通信數(shù)據(jù)。因此，即使使用現(xiàn)實中能夠負(fù)擔(dān)得起的通用CPU，也能謀求提高數(shù)據(jù)的處理效率。
因為不需要使用高性能CPU了，所以不僅可以減小整個通信系統(tǒng)的電路規(guī)模，還能降低電路的工作頻率，實現(xiàn)低功耗化，也不需要采取什么散熱對策了。
另一方面，在CPU性能得以維持或者CPU性能進(jìn)一步提高的的情況下，利用該實施例的雙向通信控制裝置(MAC部)，就能收到不依賴CPU，傳輸速率得以提高等效果，所以能將CPU的一部分功能用到其它處理用途上，能夠向雙向通信控制裝置追加附加功能，取入周邊功能，有希望獲得進(jìn)一步提高性能的相乘效果。
特別是，因為在MAC部3中設(shè)置有鏈接幀頭附加處理電路34、分割幀頭附加處理電路39，所以通過將CPU15旁路，即使不按次序進(jìn)行和CPU的數(shù)據(jù)發(fā)送、接收，也能夠迅速地進(jìn)行數(shù)據(jù)處理，所以能夠等待來自CPU的指令，大幅度地縮短搞好數(shù)據(jù)傳輸初始化的時間。結(jié)果是，能夠提高數(shù)據(jù)的傳輸速率。而且，能夠從下行流數(shù)據(jù)中抽出下行流數(shù)據(jù)處理塊11中的處理內(nèi)容和對應(yīng)于來自中央裝置的要求的內(nèi)容，在進(jìn)行對應(yīng)于該結(jié)果的處理之際，也能夠不用等待和CPU之間的處理時間，實時地進(jìn)行處理，所以不僅能使傳輸速率提高，還能通過保持實時性來使處理的精度、正確度提高。
在MAC部3中，因為設(shè)置有進(jìn)行語法解析、頭解析以及數(shù)據(jù)初始化變換等的下行流數(shù)據(jù)基本處理電路，所以能夠和上述處理相反，將CPU15旁路，邊確保下行流數(shù)據(jù)處理中對應(yīng)于上行流數(shù)據(jù)處理塊12的處理內(nèi)容的內(nèi)容的實時性邊反映出來。結(jié)果是能迅速且正確地進(jìn)行處理。
—對第一個實施例和現(xiàn)有雙向通信控制裝置的比較—在本發(fā)明中，在下流和上流處理中，需要總線調(diào)停的處理變得非常少，傳輸速度變快。利用與圖3的下行流數(shù)據(jù)處理有關(guān)的流程圖來說明其中之一例。
圖14是一流程圖，顯示在該實施例的圖3所示的流程圖中，將需要由CPU進(jìn)行調(diào)停處理的處理步驟用陰影線表示后所得到的。圖15是一流程圖，顯示在現(xiàn)有的雙向通信控制裝置中相當(dāng)于圖3所示的流程圖的控制中，將需要由CPU進(jìn)行調(diào)停處理的處理步驟用陰影線表示后所得到的。
如圖14所示，在本發(fā)明中，包括專用的上行流數(shù)據(jù)處理塊12和下行流數(shù)據(jù)處理塊11，這樣各種處理便能基本上全部用專用的數(shù)據(jù)處理塊進(jìn)行處理。因此，因為不需要用CPU進(jìn)行各種處理，所以基本上幾乎不需要如何有效地在傳輸CPU和存儲裝置的總線調(diào)停處理。也就是說，如圖14所示，因為下行流數(shù)據(jù)處理中的各個處理全部用專用的處理塊依次進(jìn)行實時處理，所以幾乎沒有需要總線調(diào)停的加上了陰影線的步驟。但是，各個專用數(shù)據(jù)處理塊不能單獨地進(jìn)行與圖1所示的上行流數(shù)據(jù)處理塊12之間進(jìn)行數(shù)據(jù)處理的控制處理(步驟ST16、ST17)，所以需要用CPU15進(jìn)行控制。此時，CPU、存儲裝置、上行流數(shù)據(jù)處理塊12以及下行流數(shù)據(jù)處理塊11之間需要總線調(diào)停。
另一方面，如圖15所示，在使用現(xiàn)有的雙向通信控制裝置的情況下，因為沒有專用的數(shù)據(jù)處理塊，所以基本上是CPU進(jìn)行所有的處理。因此，在需要實時處理的下行流數(shù)據(jù)處理中，從語法解析(步驟ST15’)、HCS處理(步驟ST18’)開始，BPI解密處理(步驟ST22’)、CRC處理(步驟ST23’)、PHS解碼處理(步驟ST26’)等處理量非常多的處理，需要由CPU進(jìn)行總線調(diào)停。這些處理是對CPU帶來負(fù)荷的處理，但因為在合適的時刻在進(jìn)行完和存儲裝置的讀寫后再進(jìn)行運算處理，所以需要由CPU進(jìn)行總線調(diào)停。當(dāng)然，在使用現(xiàn)有的雙向通信控制裝置的情況下，將下行流數(shù)據(jù)作為上行流數(shù)據(jù)發(fā)送的處理(步驟ST16’)、將上行流數(shù)據(jù)的各種數(shù)據(jù)的狀態(tài)和控制信號作為下行流數(shù)據(jù)取入的處理(步驟ST17’)中，需要由CPU進(jìn)行總線調(diào)停。另外，在使用現(xiàn)有的雙向通信控制裝置的情況下，以太網(wǎng)地址過濾處理(步驟ST21’)、朝著背端部7的發(fā)送處理(步驟ST27’)中，需要由CPU進(jìn)行總線調(diào)停。
這樣一來，在本發(fā)明中，通過設(shè)置專用的數(shù)據(jù)處理塊，只要處理CPU中很少的一部分指令即可，所以能夠謀求處理的高速化。
第二個實施例圖6是顯示第二個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成的方框電路圖。在該實施例中，因為通信系統(tǒng)中MAC部以外的部分的構(gòu)成和第一個實施例一樣，所以對MAC部以外的部分的圖示和說明都省略不提了。如圖6所示，該實施例的MAC部，是在圖1所示的MAC部3的各個要素中，再加上內(nèi)部布置有暫時保持?jǐn)?shù)據(jù)的寄存器的數(shù)據(jù)處理器17而構(gòu)成的。
在該實施例中，在MAC部中包括數(shù)據(jù)處理器17，能夠?qū)崿F(xiàn)以下的處理、具有以下的優(yōu)點。
在不管總線數(shù)據(jù)調(diào)停處理塊13如何高效地傳輸通信數(shù)據(jù)的情況下，數(shù)據(jù)的傳輸速度都一定由CPU總線14決定。于是，為了降低CPU總線14的擁擠度，數(shù)據(jù)處理器17具有幫助進(jìn)行數(shù)據(jù)的傳輸處理的功能，例如代替CPU15進(jìn)行處理、具有下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12的一部分功能。
在進(jìn)行下行流數(shù)據(jù)處理的情況下，在該實施例中，和第一個實施例一樣，下行流數(shù)據(jù)處理塊11進(jìn)行了下行流數(shù)據(jù)的語法解析，抽出MAC結(jié)構(gòu)數(shù)據(jù)之后，對密碼解密、解除PHS壓縮，將所需要的信息還原。
此時，在該實施例中，由數(shù)據(jù)處理器17進(jìn)行與上行流數(shù)據(jù)處理塊12及下行流數(shù)據(jù)處理塊11的相互處理有關(guān)的控制。例如，用以調(diào)整上行流數(shù)據(jù)處理塊12及下行流數(shù)據(jù)處理塊11的相互時刻的時間戳記處理、或者是用以與其它終端裝置同步/定范圍(ranging)的處理等需要復(fù)雜的控制，需要邊連續(xù)地監(jiān)控數(shù)據(jù)的接收發(fā)送，邊或者實施調(diào)度、或者生成發(fā)送參數(shù)這樣的實時處理。于是，在該實施例中，不將這些處理經(jīng)由CPU總線14傳輸給CPU15，而是由具有寄存功能的數(shù)據(jù)處理器17進(jìn)行這些處理，便能降低CPU總線14的擁擠度。
在進(jìn)行純粹的上行流數(shù)據(jù)處理的情況下，在CPU15和上行流數(shù)據(jù)處理塊12之間以高頻度傳輸?shù)膶崟r處理，是在圖5所示的步驟ST33、ST39、ST41、ST44等中的CRC附加處理。這里，在該實施例中的數(shù)據(jù)處理器17中，進(jìn)行除了進(jìn)行伴隨著正常的加上頭的HCS附加處理和數(shù)據(jù)CRC附加處理(步驟ST33，34)之外的錯誤檢測碼用CRC計算。也就是說，在該實施例中，由數(shù)據(jù)處理器17進(jìn)行伴隨著圖5所示的鏈接(鏈接幀處理)的鏈接幀頭用HCS和鏈接幀數(shù)據(jù)用CRC附加處理(步驟ST39)、以及分割幀處理(程序分段處理)的分割幀頭用HCS和分割幀數(shù)據(jù)用CRC的附加處理(步驟ST44)。這些處理是由數(shù)據(jù)處理器17進(jìn)行的處理之一例，還可由數(shù)據(jù)處理器17進(jìn)行其它的輔助處理。
根據(jù)該實施例的數(shù)據(jù)雙向通信控制裝置，能收到和第一個實施例一樣的效果，同時下行流數(shù)據(jù)處理塊11、上行流數(shù)據(jù)處理塊12及CPU15的一部分功能還可由數(shù)據(jù)處理器17代替它們進(jìn)行。例如，能夠由數(shù)據(jù)處理器17進(jìn)行下行流數(shù)據(jù)處理塊11和上行流數(shù)據(jù)處理塊12的相互時刻調(diào)整、CRC代碼、HCS的附加處理，這樣便能進(jìn)一步減輕CPU15的負(fù)擔(dān)，降低CPU總線14的擁擠度。從而能進(jìn)一步提高傳輸速率。
第三個實施例圖7是顯示第三個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的構(gòu)成的方框電路圖。在該實施例中，也是因為通信系統(tǒng)中MAC部以外的部分的構(gòu)成和第一個實施例的一樣，所以對MAC部以外的部分的圖示和說明都省略了。如圖7所示，該實施例的MAC部，不僅包括圖1所示的MAC部3中的各個要素，還包括子存儲裝置18。
在該實施例中，MAC部中不僅包括存儲裝置16(第一存儲裝置)，還包括子存儲裝置18(第二存儲裝置)，于是能實現(xiàn)以下的處理和好處。
在不管總線數(shù)據(jù)調(diào)停處理塊13如何高效地傳輸通信數(shù)據(jù)的情況下，數(shù)據(jù)的傳輸速度都一定由CPU總線14決定。該實施例的子存儲裝置18和第二個實施例不同，不準(zhǔn)備實現(xiàn)數(shù)據(jù)處理器那樣的復(fù)雜功能的塊，來降低CPU總線14的擁擠度。
在進(jìn)行下行流數(shù)據(jù)處理的情況下，在該實施例中，也和第一個實施例一樣，下行流數(shù)據(jù)處理塊11進(jìn)行下行流數(shù)據(jù)的語法解析，抽出MAC結(jié)構(gòu)數(shù)據(jù)之后，對密碼解密、解除PHS壓縮，將所需要的信息還原。
而且，在該實施例中，在對密碼解密的時候，為了判斷確認(rèn)密鑰數(shù)據(jù)是否正確，將事先保持好的有用的數(shù)據(jù)即SID、Key Sequence Number保存到子存儲裝置18中。如上所述，正常情況下，終端裝置中，需要同時處理多個SID，存在多種對密碼解密的數(shù)據(jù)種類，常常需要確認(rèn)SID及Key Sequence Number的處理。但是，數(shù)據(jù)內(nèi)容本身，不太需要頻繁地去改寫。于是，在該實施例中，從存儲裝置16或者CPU15通過CPU總線14接收數(shù)據(jù)并將它保存到子存儲裝置18中，同時能夠直接在子存儲裝置18和上行流數(shù)據(jù)處理塊12之間或者子存儲裝置18和下行流數(shù)據(jù)處理塊11之間接收、發(fā)送數(shù)據(jù)。例如，在下行流數(shù)據(jù)處理中，除了SID及KeySequence Number以外，與規(guī)定PHS時的區(qū)域的PHSF及規(guī)定進(jìn)行PHS的最大字節(jié)數(shù)目的PHSI有關(guān)的數(shù)據(jù)也保存到子存儲裝置18中。
在進(jìn)行上行流數(shù)據(jù)處理的情況下，和進(jìn)行下行流數(shù)據(jù)處理時一樣，能夠?qū)⑦M(jìn)行數(shù)據(jù)的加密時所參考的SID及Key Sequence Number保存到子存儲裝置18中，或者能夠?qū)⒊蔀橛靡耘袛喔鞣N各樣的處理種類的指標(biāo)的IUC(Interval Usage Code)、各種MAC地址事先保存到子存儲裝置18中。因此，能夠減少CPU15和存儲裝置16與上行流數(shù)據(jù)處理塊12之間的數(shù)據(jù)收、發(fā)頻度。
換句話說，根據(jù)該實施例的子存儲裝置18(第二存儲裝置)，對不需要CPU15控制的處理，能夠?qū)PU總線14旁路，在下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12與子存儲裝置18之間進(jìn)行數(shù)據(jù)的接收、發(fā)送，所以除了能收到和第一個實施例一樣的效果外，還能進(jìn)一步降低CPU總線14的擁擠度，從而能夠進(jìn)一步提高數(shù)據(jù)的傳輸速率。
第四個實施例圖8是一方框電路圖，顯示第四個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的結(jié)構(gòu)。在該實施例中，也是因為通信系統(tǒng)中MAC部以外的部分的構(gòu)成和第一個實施例的一樣，所以對MAC部以外的部分的圖示和說明都省略了。如圖8所示，該實施例的MAC部，不僅包括圖1所示的MAC部3中的各個要素，還包括子存儲裝置18。
該實施例的數(shù)字雙向通信控制裝置(MAC部)，和第三個實施例一樣，包括子存儲裝置18，但是在第三個實施例中，子存儲裝置18通過CPU總線14和CPU15進(jìn)行數(shù)據(jù)發(fā)送、接收，而在該實施例中，存儲裝置16(第一存儲裝置)和子存儲裝置18(第二存儲裝置)之間不經(jīng)由CPU總線14，能直接進(jìn)行數(shù)據(jù)的接收、發(fā)送，所以和第三個實施例相比，能夠進(jìn)一步降低CPU總線14的擁擠度。
在該實施例中，在進(jìn)行下行流數(shù)據(jù)處理的情況下，也和第一個實施例一樣，下行流數(shù)據(jù)處理塊11進(jìn)行下行流數(shù)據(jù)的語法解析，抽出MAC結(jié)構(gòu)數(shù)據(jù)之后，對密碼解密、解除PHS壓縮，將所需要的信息還原。
而且，在該實施例中，在對密碼解密的時候，為了判斷確認(rèn)密鑰數(shù)據(jù)是否正確，將事先保持好的有用的數(shù)據(jù)即SID、Key Sequence Number保存到子存儲裝置18中。如上所述，正常情況下，終端裝置中，需要同時處理多個SID，存在多種對密碼解密的數(shù)據(jù)種類，常常需要確認(rèn)SID及Key Sequence Number的處理。但是，數(shù)據(jù)內(nèi)容本身，不太需要頻繁地去改寫。于是，在該實施例中，子存儲裝置18，不經(jīng)由CPU總線14，直接接收保存在存儲裝置16中的數(shù)據(jù)，進(jìn)行與上行流數(shù)據(jù)處理塊12或者下行流數(shù)據(jù)處理塊11之間的數(shù)據(jù)接收、發(fā)送。除了SID及Key SequenceNumber以外，與規(guī)定PHS時的區(qū)域的PHSF及規(guī)定進(jìn)行PHS的最大字節(jié)數(shù)目的PHSI有關(guān)的數(shù)據(jù)也保存到子存儲裝置18中。但是，在獲得該數(shù)據(jù)的時候，通過利用直接的傳輸路徑，和第三個實施例相比，便能夠進(jìn)一步地降低CPU總線14的擁擠度。
在進(jìn)行上行流數(shù)據(jù)處理的時候，和進(jìn)行下行流數(shù)據(jù)處理時一樣，能夠利用直接的傳輸路徑，將進(jìn)行數(shù)據(jù)的加密時所參考的SID及KeySequence Number保存到子存儲裝置18中，或者能夠?qū)⒊蔀橛靡耘袛喔鞣N各樣的處理的種類指標(biāo)的IUC(Interval Usage Code)、各種MAC地址，事先保存到子存儲裝置18中。因此，能夠進(jìn)一步降低CPU15和存儲裝置16與上行流數(shù)據(jù)處理塊12之間的接收、發(fā)送頻度，從而進(jìn)一步提高傳輸速率。
第五個實施例圖9是一方框電路圖，顯示第五個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的結(jié)構(gòu)。在該實施例中，也是因為通信系統(tǒng)中MAC部以外的部分的構(gòu)成和第一個實施例的一樣，所以對MAC部以外的部分的圖示和說明都省略了。如圖9所示，該實施例的MAC部，不僅包括圖1所示的MAC部3中的各個要素，還包括數(shù)據(jù)處理器17和子存儲裝置18。
該實施例中的數(shù)字雙向通信控制裝置(MAC部)，和第二個實施例一樣，包括數(shù)據(jù)處理器17，而且和第三個實施例一樣，包括子存儲裝置18(第二存儲裝置)。因此能夠收到以下效果。
換句話說，存儲裝置16和下行流數(shù)據(jù)處理塊11及上行流數(shù)據(jù)處理塊12，不經(jīng)由總線數(shù)據(jù)調(diào)停處理塊13、CPU總線14和CPU15，便能夠直接進(jìn)行數(shù)據(jù)的接收、發(fā)送。所以能夠降低在上行流數(shù)據(jù)處理塊12和下行流數(shù)據(jù)處理塊11之間進(jìn)行的數(shù)據(jù)接收、發(fā)送的頻度。
根據(jù)該實施例的子存儲裝置18(第二存儲裝置)，對不需要CPU15控制的處理，能夠?qū)PU總線14旁路，在下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12與子存儲裝置18之間進(jìn)行數(shù)據(jù)的接收、發(fā)送。
因此，根據(jù)該實施例，能夠進(jìn)一步降低CPU總線14的擁擠度，從而能夠進(jìn)一步提高數(shù)據(jù)的傳輸速率。
第六個實施例圖10是一方框電路圖，顯示第六個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的結(jié)構(gòu)。在該實施例中，也是因為通信系統(tǒng)中MAC部以外的部分的構(gòu)成和第一個實施例的一樣，所以對MAC部以外的部分的圖示和說明都省略了。如圖10所示，該實施例的MAC部，不僅包括圖1所示的MAC部3中的各個要素，還包括子存儲裝置18和高速緩沖存儲裝置19。
在該實施例中，MAC部中不僅包括存儲裝置16(第一存儲裝置)，還包括子存儲裝置18(第二存儲裝置)和高速緩沖存儲裝置19，于是能實現(xiàn)以下的處理和好處。
在該實施例中，第三個實施例、第四個實施例、第五個實施例中的子存儲裝置18(第二存儲裝置)的一部分功能由高速緩沖存儲裝置19承擔(dān)(第三存儲裝置)。
在該實施例中，在進(jìn)行下行流數(shù)據(jù)處理的情況下，在對密碼解密時，將事先保持好的有用的數(shù)據(jù)即SID、Key Sequence Number保存到高速緩沖存儲裝置19中。與規(guī)定PHS時的區(qū)域的PHSF及規(guī)定進(jìn)行PHS的最大字節(jié)數(shù)目的PHSI有關(guān)的數(shù)據(jù)也保存到高速緩沖存儲裝置19中。
在進(jìn)行上行流數(shù)據(jù)處理的情況下，和進(jìn)行下行流數(shù)據(jù)處理時一樣，能夠?qū)⑦M(jìn)行數(shù)據(jù)的加密時所參考的SID及Key Sequence Number保存到子存儲裝置18中，或者能夠?qū)⒊蔀橛靡耘袛喔鞣N各樣的處理種類的指標(biāo)的IUC(Interval Usage Code)、各種MAC地址事先保存到子存儲裝置18中。因此，能夠減少CPU15和存儲裝置16與上行流數(shù)據(jù)處理塊12之間的數(shù)據(jù)收發(fā)頻度。CPU總線14的擁擠度進(jìn)一步降低，傳輸速率能夠進(jìn)一步提高。
不過，在該實施例中，高速緩沖存儲裝置19，不會經(jīng)由CPU總線14或者總線數(shù)據(jù)調(diào)停處理塊13，與下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12之間進(jìn)行數(shù)據(jù)發(fā)送、接收，但一定會在它和子存儲裝置18之間進(jìn)行各種數(shù)據(jù)的接收、發(fā)送。換句話說，起到將與各種處理的控制、操作指令有關(guān)的數(shù)據(jù)暫時保存起來的指令高速緩沖的作用。
另一方面，子存儲裝置18經(jīng)由CPU總線14及總線數(shù)據(jù)調(diào)停處理塊13，與下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12之間進(jìn)行數(shù)據(jù)接收、發(fā)送。但和第一到第五實施例一樣，能夠直接與下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12之間進(jìn)行數(shù)據(jù)接收、發(fā)送。
換句話說，在該實施例中，在CPU總線14的擁擠度非常大的情況下，事先通過來自總線數(shù)據(jù)調(diào)停處理塊13的控制，將需要的數(shù)據(jù)暫時保存到子存儲裝置18中，在子存儲裝置18和下行流數(shù)據(jù)處理塊11或者上行流數(shù)據(jù)處理塊12之間進(jìn)行數(shù)據(jù)的接收、發(fā)送，這樣便能降低CPU總線14的擁擠度，從而能夠提高傳輸速率。換句話說，子存儲裝置18起到數(shù)據(jù)高速緩沖存儲的作用。
第七個實施例圖11是一方框電路圖，顯示第七個實施例所涉及的數(shù)字雙向通信控制裝置即MAC部的結(jié)構(gòu)。在該實施例中，也是因為通信系統(tǒng)中MAC部以外的部分的構(gòu)成和第一個實施例的一樣，所以對MAC部以外的部分的圖示和說明都省略了。如圖11所示，該實施例的MAC部，不僅包括圖1所示的MAC部3中的各個要素，還包括子存儲裝置18、高速緩沖存儲裝置19、數(shù)據(jù)處理器17以及最佳控制塊20。
在該實施例中，MAC部中不僅包括存儲裝置16(第一存儲裝置)、子存儲裝置18(第二存儲裝置)和高速緩沖存儲裝置19，還包括數(shù)據(jù)處理器17和最佳控制塊20。于是能實現(xiàn)以下的處理和好處。
根據(jù)該實施例的數(shù)字雙向通信控制裝置，基本上進(jìn)行和圖1所示的第一個實施例一樣的處理，但在第二個實施例中，能夠發(fā)揮出由于具有數(shù)據(jù)處理器17而能得到的好處、和在第六個實施例中由于包括子存儲裝置18和高速緩沖存儲裝置19所能獲得的好處這兩個好處。換句話說，通過由數(shù)據(jù)處理器17承擔(dān)CPU15的一部分處理、由子存儲裝置18進(jìn)行數(shù)據(jù)的高速緩沖處理以及由高速緩沖存儲裝置19進(jìn)行指令高速緩沖存儲處理，便能大幅度地降低從CPU15及存儲裝置16經(jīng)由CPU總線14和總線數(shù)據(jù)調(diào)停處理塊13與上行流數(shù)據(jù)處理塊12和下行流數(shù)據(jù)處理塊11之間進(jìn)行數(shù)據(jù)接收、發(fā)送的頻度。而且，為了將各種數(shù)據(jù)保存到子存儲裝置18、高速緩沖存儲裝置19中，從整體上將上行流數(shù)據(jù)處理塊12、下行流數(shù)據(jù)處理塊11以及數(shù)據(jù)處理器17的處理時刻控制為最佳，設(shè)置了最佳控制塊20，便能夠通過在各個塊之間的個別的信號交換型控制降低傳輸損失，或者是因為無需給各個塊設(shè)置控制電路，便可以通過適當(dāng)?shù)目刂剖箓鬏斔俾试龃螅瑫r能夠?qū)崿F(xiàn)電路規(guī)模的縮小。
補充說明一下，通過在終端裝置1內(nèi)將調(diào)諧器5和MAC部安裝為一個芯片，便能使其成為完全不需要外置模擬部件的系統(tǒng)LSI。將該結(jié)構(gòu)組裝到能夠?qū)崿F(xiàn)正常的調(diào)制解調(diào)功能的PC中，當(dāng)然會非常容易地使其具有雙向通信功能，將該結(jié)構(gòu)安裝到電視、電話等所有通信機器中，同樣會非常容易地使其具有雙向通信功能。
—工業(yè)實用性—本發(fā)明的雙向通信控制裝置、終端裝置以及雙向通信控制方法，能對手機、具有因特網(wǎng)功能的個人電腦等有用。
權(quán)利要求
1.一種雙向通信控制裝置，設(shè)置在與中央裝置之間進(jìn)行雙向的數(shù)據(jù)接收、發(fā)送的終端裝置中，其特征在于包括CPU，第一存儲裝置，CPU總線，將所述CPU和第一存儲裝置連接起來，下行流數(shù)據(jù)處理塊，接收從所述中央裝置發(fā)送到所述終端裝置的下行流數(shù)據(jù)并進(jìn)行數(shù)據(jù)處理，上行流數(shù)據(jù)處理塊，為了生成從所述終端裝置發(fā)送到所述中央裝置的上行流數(shù)據(jù)而進(jìn)行數(shù)據(jù)處理，以及總線數(shù)據(jù)調(diào)停處理塊，連接在所述CPU總線、下行流數(shù)據(jù)處理塊和上行流數(shù)據(jù)處理塊上，用以調(diào)整所述CPU總線中的數(shù)據(jù)的流動；所述下行流數(shù)據(jù)處理塊和所述上行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的相互接收、發(fā)送。
2.根據(jù)權(quán)利要求1所述的雙向通信控制裝置，其特征在于還包括數(shù)據(jù)處理器，將所述總線數(shù)據(jù)調(diào)停處理塊旁路，連接在所述CPU總線、上行流數(shù)據(jù)處理塊和下行流數(shù)據(jù)處理塊上且具有暫時保持一下數(shù)據(jù)的寄存器。
3.根據(jù)權(quán)利要求1或者2所述的雙向通信控制裝置，其特征在于還包括第二存儲裝置，將所述總線數(shù)據(jù)調(diào)停處理塊旁路，連接在所述CPU總線、上行流數(shù)據(jù)處理塊和下行流數(shù)據(jù)處理塊上，代替并存儲所述第一存儲裝置的一部分存儲內(nèi)容。
4.根據(jù)權(quán)利要求1或者2所述的雙向通信控制裝置，其特征在于還包括第二存儲裝置，將所述總線數(shù)據(jù)調(diào)停處理塊及所述CPU總線旁路，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊及第一存儲裝置上，替代并存儲所述第一存儲裝置的一部分存儲內(nèi)容。
5.根據(jù)權(quán)利要求4所述的雙向通信控制裝置，其特征在于還包括第三存儲裝置，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊和第二存儲裝置上，具有暫時存儲一下數(shù)據(jù)的功能。
6.根據(jù)權(quán)利要求1或者2所述的雙向通信控制裝置，其特征在于還包括數(shù)據(jù)處理器，將所述總線數(shù)據(jù)調(diào)停處理塊旁路，連接在所述CPU總線、上行流數(shù)據(jù)處理塊和下行流數(shù)據(jù)處理塊上，具有暫時保持一下數(shù)據(jù)的寄存器，第二存儲裝置，將所述總線數(shù)據(jù)調(diào)停處理塊旁路，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊及CPU總線上，替代并存儲所述第一存儲裝置的一部分存儲內(nèi)容，第三存儲裝置，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊及第二存儲裝置上，具有暫時地存儲一下數(shù)據(jù)的功能，以及控制塊，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊、第二存儲裝置、第三存儲裝置以及數(shù)據(jù)處理器上，控制將數(shù)據(jù)寫入到所述第二存儲裝置和第三存儲裝置中及將數(shù)據(jù)從所述第二存儲裝置和第三存儲裝置中取出。
7.根據(jù)權(quán)利要求1或者2所述的雙向通信控制裝置，其特征在于還包括數(shù)據(jù)處理器，將所述總線數(shù)據(jù)調(diào)停處理塊旁路，連接在所述CPU總線、上行流數(shù)據(jù)處理塊和下行流數(shù)據(jù)處理塊上，具有暫時保持一下數(shù)據(jù)的寄存器，第二存儲裝置，將所述總線數(shù)據(jù)調(diào)停處理塊和所述CPU總線旁路，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊及第一存儲裝置上，替代并存儲所述第一存儲裝置的一部分存儲內(nèi)容，第三存儲裝置，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊及第二存儲裝置上，具有暫時地存儲一下數(shù)據(jù)的功能，以及控制塊，連接在所述上行流數(shù)據(jù)處理塊、下行流數(shù)據(jù)處理塊、第二存儲裝置、第三存儲裝置以及數(shù)據(jù)處理器上，控制將數(shù)據(jù)寫入到所述第二存儲裝置和第三存儲裝置中及將數(shù)據(jù)從所述第二存儲裝置和第三存儲裝置中取出。
8.根據(jù)權(quán)利要求1或者2所述的雙向通信控制裝置，其特征在于所述下行流數(shù)據(jù)處理塊，具有進(jìn)行所述下行流數(shù)據(jù)處理塊的語法解析、頭解析以及數(shù)據(jù)初始化變換的基本處理電路，所述基本處理電路與所述上行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的接收、發(fā)送。
9.根據(jù)權(quán)利要求1到8中的任一個權(quán)利要求所述的雙向通信控制裝置，其特征在于所述上行流數(shù)據(jù)處理塊，具有進(jìn)行將多個上行流數(shù)據(jù)連接到一個數(shù)據(jù)上再將鏈接幀頭附加到已連接起來的一個數(shù)據(jù)上的處理的鏈接幀頭附加處理電路，所述鏈接幀頭附加處理電路與所述下行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的接收、發(fā)送。
10.根據(jù)權(quán)利要求1到8中的任一個權(quán)利要求所述的雙向通信控制裝置，其特征在于所述上行流數(shù)據(jù)處理塊，具有將一個上行流數(shù)據(jù)分割為多個部分再給分割出來的多個部分分別附加上分割幀頭的處理的分割幀頭附加處理電路，所述分割幀頭附加處理電路與所述下行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的接收、發(fā)送。
11.一種在它和中央裝置之間進(jìn)行雙向數(shù)據(jù)接收、發(fā)送的終端裝置，其特征在于包括調(diào)諧器，接收從所述中央裝置發(fā)送的高頻信號并將其變換為中頻信號，下行流物理層塊，接收所述中頻信號，抽出所述下行流數(shù)據(jù)，上行流物理層塊，對從所述上行流數(shù)據(jù)處理塊輸出的所述上行流數(shù)據(jù)進(jìn)行調(diào)制，并作為高頻信號發(fā)送到所述中央裝置，雙向通信控制裝置，用以控制在所述中央裝置和終端裝置之間接收、發(fā)送的數(shù)據(jù)的接收、發(fā)送；所述雙向通信控制裝置，包括CPU，第一存儲裝置，CPU總線，將所述CPU和第一存儲裝置連接起來，下行流數(shù)據(jù)處理塊，接收從所述中央裝置發(fā)送到所述終端裝置的下行流數(shù)據(jù)并進(jìn)行數(shù)據(jù)處理，上行流數(shù)據(jù)處理塊，為了生成從所述終端裝置發(fā)送到所述中央裝置的上行流數(shù)據(jù)而進(jìn)行數(shù)據(jù)處理，以及總線數(shù)據(jù)調(diào)停處理塊，連接在所述CPU、下行流數(shù)據(jù)處理塊和上行流數(shù)據(jù)處理塊上，用以調(diào)整所述CPU總線中的數(shù)據(jù)的流動；所述下行流數(shù)據(jù)處理塊和所述上行流數(shù)據(jù)處理塊直接進(jìn)行數(shù)據(jù)的相互接收、發(fā)送。
12.根據(jù)權(quán)利要求11所述的終端裝置，其特征在于還包括背端部，連接在所述CPU總線上，具有至少進(jìn)行圖像處理的功能。
13.一種在它和中央裝置之間進(jìn)行雙向數(shù)據(jù)的接收、發(fā)送的終端裝置中的雙向通信控制方法，其特征在于包括步驟(a)，接收從所述中央裝置發(fā)送到所述終端裝置的下行流數(shù)據(jù)并進(jìn)行下行流數(shù)據(jù)處理，步驟(b)，進(jìn)行用以生成從所述終端裝置發(fā)送到所述中央裝置的上行流數(shù)據(jù)的上行流數(shù)據(jù)處理，步驟(c)，將所述步驟(a)、(b)中的至少一部分內(nèi)容存儲到存儲裝置中；所述步驟(a)和步驟(b)中，包括邊參考存儲在所述存儲裝置中的相互處理內(nèi)容，邊進(jìn)行所述上行流數(shù)據(jù)處理和下行流數(shù)據(jù)處理的處理。
14.根據(jù)權(quán)利要求13所述的雙向通信控制方法，其特征在于所述步驟(a)包括進(jìn)行所述下行流數(shù)據(jù)處理塊的語法解析、頭解析以及數(shù)據(jù)初始化變換的基本處理，邊參考所述上行流數(shù)據(jù)處理的處理內(nèi)容，邊進(jìn)行所述基本處理。
15.根據(jù)權(quán)利要求13或者14所述的雙向通信控制方法，其特征在于所述步驟(b)包括進(jìn)行將多個上行流數(shù)據(jù)連接到一個數(shù)據(jù)上再將鏈接幀頭附加到已連接成的一個數(shù)據(jù)上的鏈接幀頭附加處理，邊參考所述上行流數(shù)據(jù)處理的處理內(nèi)容，邊進(jìn)行所述鏈接幀頭附加處理。
16.根據(jù)權(quán)利要求13到15中的任一個權(quán)利要求所述的雙向通信控制方法，其特征在于所述步驟(b)中，包括進(jìn)行將一個上行流數(shù)據(jù)分割為多個部分再給分割出來的多個部分分別附加上分割幀頭的處理的分割幀頭附加處理，邊參考所述下行流數(shù)據(jù)處理的處理內(nèi)容，邊進(jìn)行所述分割幀頭附加處理。
全文摘要
在通信系統(tǒng)的終端裝置1中，設(shè)置了MAC部3(雙向通信裝置)、物理層部4、調(diào)諧器5以及背端部7。MAC部3中，包括具有取代CPU15的一部分處理的功能的下行流數(shù)據(jù)處理塊11、具有取代CPU15的一部分處理的功能的上行流數(shù)據(jù)處理塊12、總線數(shù)據(jù)調(diào)停處理塊13、CPU總線14、CPU15以及存儲裝置16。下行流數(shù)據(jù)處理塊11和上行流數(shù)據(jù)處理塊12構(gòu)成為對CPU總線14旁路，直接進(jìn)行數(shù)據(jù)的接收、發(fā)送。
文檔編號H04L29/02GK1817018SQ20048001920
公開日2006年8月9日 申請日期2004年7月9日 優(yōu)先權(quán)日2003年7月11日
發(fā)明者福岡俊彥, 熊澤町也, 石井龍次 申請人:松下電器產(chǎn)業(yè)株式會社