亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

固態(tài)成像裝置的制作方法

文檔序號:7580636閱讀:122來源:國知局
專利名稱:固態(tài)成像裝置的制作方法
技術領域
本發(fā)明涉及一種固態(tài)成像裝置,例如,CMOS圖像傳感器,其包括具有像素的二維像素陣列,并且從像素陣列中的像素讀取信號以處理這些信號。
背景技術
一般,在MOS制造過程中制造CMOS圖像傳感器。因此,與圖像傳感器不同,可以將像素陣列和AD轉換器電路安裝在同一芯片上。
如下所述,關于AD轉換器電路,了解3種片上結構。
圖6是示出包括這種片上AD轉換器電路的CMOS圖像傳感器的典型結構的示意圖。圖6中,陰影塊200A、200B、和200C示出AD轉換器電路的三種典型布局。然而,實際中,僅采用這些布局之一。
參照圖6描述公知CMOS圖像傳感器的結構。
如圖所示,該CMOS圖像傳感器包括在一個芯片上的像素陣列210、垂直(V)選擇電路220、列信號處理單元230、水平(H)選擇電路240、和輸出單元250。
像素陣列210是一個二維陣列(矩陣),其中包括許多像素211。
V選擇電路220在像素陣列210中逐行地在垂直方向上(沿列的方向)按順序選擇像素以驅動所選擇的像素。
列信號處理單元230分別對應于在像素陣列210中的像素的各自的列,并且按順序接收來自單個像素211的信號,例如,去除固定模式噪聲和調整增益。
H選擇電路240沿行的方向按順序選擇列信號處理單元230,從而將在列信號處理單元230中已處理的單個像素信號輸出到輸出線241。
輸出單元250從輸出線241接收像素信號,并且最終處理這些信號以將這些已處理的信號輸出為圖像信號。
在這種CMOS圖像傳感器中,后面的包括片上AD轉換器電路的三種結構是可能的。
圖6的陰影塊200A示出例如第5,461,425號美國專利中所公開的典型布局。在該布局中,為每個像素211提供一個AD轉換器電路,從而為每個像素執(zhí)行AD轉換,并且輸出來自像素211的數(shù)字化像素信號(以下稱像素級AD轉換)。
圖6的陰影塊200B示出例如第253234號日本專利中所公開的另一典型布局。在該布局中,為每個列信號處理單元230提供一個AD轉換器電路,從而為每一列執(zhí)行AD轉換,并且輸出來自列信號處理單元230的數(shù)字化像素信號(以下稱列級AD轉換)。
圖6的陰影塊200C示出另一個典型布局。在該布局中,為每個輸出單元250提供一個AD轉換器電路,從而對來自輸出線241的信號執(zhí)行順序的AD轉換,并且將來自輸出單元250的數(shù)字化像素信號輸出到芯片的外部(以下稱片級AD轉換)。該布局與連接到輸出模擬信號的設備的AD轉換器電路的布局相同。
上述的三種類型AD轉換具有下面的問題。
(1)可以對所有像素同時執(zhí)行像素級AD轉換。然而,由于每個像素中設有一個AD轉換器,所以增加了像素的尺寸。因此,不利地增加了像素陣列的區(qū)域和光學系統(tǒng)的尺寸。另一方面,減小了孔徑比(光電二極管對像素的區(qū)域比),從而不利地減小了敏感度。
(2)列級AD轉換中的像素具有比像素級AD轉換中的像素簡單的結構。因此,可以減小像素的尺寸。然而,當輸出一個圖像幀時,執(zhí)行AD轉換的次數(shù)必須和列的數(shù)目一樣多(例如,幾百次到幾千次),因此不利地降低了列級AD轉換的速度。
而且,由于在短時間內執(zhí)行該AD轉換,需要增加電路的帶寬。因此噪聲變大。
而且,由于逐行按順序執(zhí)行一幀的AD轉換,所以在第一行的AD轉換的定時和最后一行的AD轉換的定時之間的差是一個幀周期。因此,當需要最小化屏幕中的時間平移(time shifting)時,該AD轉換不合適(例如,當捕捉快速運動物體的圖像時)。
(3)片級AD轉換的特點和列級AD轉換的特點相同。即,像素具有簡單結構。然而,當輸出一個圖像幀時,執(zhí)行AD轉換的次數(shù)必須和像素的數(shù)目一樣多(例如,幾十萬次到幾百萬次),因此列級AD轉換的速度甚至比列級AD轉換的速度還低。
而且,而且,由于在短時間內執(zhí)行該AD轉換,需要增加電路的帶寬。因此噪聲變大。因此,噪聲甚至比列級AD轉換中的噪聲還大。而且由于逐像素按順序執(zhí)行一幀的像素信號的AD轉換,所以第一個像素的AD轉換的定時和最后一個像素的AD轉換的定時之間的差是一個幀周期。因此,當需要最小化屏幕中的時間平移時,該AD轉換不合適。
本發(fā)明的一個目的在于提供一種固態(tài)成像裝置,其能夠以低負載快速執(zhí)行AD轉換,并且通過同時的AD轉換能夠輸出高質量的數(shù)字圖像信號,而不增加圖像陣列和光學系統(tǒng)的尺寸。

發(fā)明內容
為了達到所述目的,根據本發(fā)明的一種固態(tài)成像裝置包括像素陣列,其在二維陣列中包括多個像素;AD存儲器,其對應于所述像素陣列中的像素布置,在二維陣列中包括多個單元存儲器,每個單元存儲器包括AD轉換器電路;像素陣列掃描電路,其掃描像素陣列以將模擬信號從單個像素讀取到所述AD存儲器中;和存儲器掃描電路,其掃描所述AD存儲器以輸出來自所述單個單元存儲器的數(shù)字信號。
根據本發(fā)明的所述固態(tài)成像裝置在對應于所述二維像素陣列的AD存儲器中的各個單元存儲器中包括所述AD轉換器電路,并且使用所述AD存儲器對從所述單個像素所讀取的信號執(zhí)行AD轉換。


圖1是示出根據本發(fā)明的實施例的包括片上AD轉換器電路的CMOS圖像傳感器的結構的示意圖;圖2是示出另一個實施例中的AD轉換器電路的示意圖;圖3是示出圖1所示的所述AD存儲器中的一個單元存儲器中的典型電路的電路圖;圖4是示出圖1所示的所述AD存儲器的典型操作的時序圖;圖5是示出根據本發(fā)明的實施例的照相機模塊型的固態(tài)成像裝置的示意圖;和圖6是示出包括片上AD轉換器電路的公知CMOS圖像傳感器的典型結構的示意圖。
具體實施例方式
現(xiàn)在將描述根據本發(fā)明的實施例的一種固態(tài)成像裝置。
圖1是示出根據本發(fā)明的實施例的包括片上AD轉換器電路的CMOS圖像傳感器的結構的示意圖。
如圖所示,在一個芯片上該CMOS圖像傳感器包括像素陣列110、V選擇電路120、AD存儲器(存儲器模塊)130、存儲器V選擇電路140、H選擇電路150、和輸出單元160。
像素陣列110以二維陣列(矩陣)包括許多像素111,并且經提供給單個像素列的輸出信號線(垂直信號線)輸出由多個單個像素檢測的模擬像素信號。
每個像素111可以具有任何類型的電路結構。例如,像素111包括光電轉換器(例如,光電二極管);傳遞晶體管,用于將在光電轉換器產生的信號電荷傳遞到浮動擴散(FD)部分;放大晶體管,用于將由于已傳遞到FD部分的所述信號電荷而導致的電勢的變化轉換成電信號,并且輸出該電信號;選擇晶體管,用于將放大晶體管的輸出連接到輸出信號線(垂直信號線);復位晶體管,用于復位FD部分的電勢。
V選擇電路120在像素陣列110中逐行地在垂直方向上(沿列的方向)按順序選擇像素以驅動所選擇的像素。V選擇電路120組成像素陣列掃描電路。
AD存儲器130在二維陣列中包括單元存儲器131。單元存儲器131對應于像素陣列110中的像素。AD存儲器130按順序存儲經垂直信號線讀取的模擬像素信號以執(zhí)行各種類型的處理。例如,AD轉換、由CDS進行的固定模式噪聲去除、和增益調整。單元存儲器131由DRAM組成。
在AD存儲器130中分別為單元存儲器131提供AD轉換器電路132,以將從單個像素讀取的模擬像素信號轉換成數(shù)字像素信號。
在圖1所示的結構中,像素陣列110中的像素111以1對1的關系對應于AD存儲器130中的單元存儲器131?;蛘?,多個像素可以以N對1的關系(N≥2)對應于一個單元存儲器。在這種布置中,一個單元存儲器按順序處理多個(N)像素。當將單元存儲器131放置在具有和像素陣列110一樣多的列和至少兩行的陣列中時,可以同時執(zhí)行來自一個屏幕中的所有像素的AD轉換。因此,所述AD轉換所需的時間比上述公知成像裝置少。
例如,如圖2所示當AD存儲器包括的行是像素陣列的一半時,可替換地同時執(zhí)行來自所有像素的一半的像素的信號的AD轉換。從而,可以減少來自屏幕中的所有像素的信號的AD轉換所需的時間。
當以加快的速率讀取信號以在低分辨率執(zhí)行高速圖像的捕捉時,可以極大地減小一幀的信號的AD轉換所需的時間,從而使高速圖像捕捉更加方便。在圖2所示的固態(tài)成像裝置中,例如,當將來自依次兩行中的像素的信號組合以便讀取時,AD存儲器可以同時執(zhí)行來自一幀的像素的信號的AD轉換。而且,例如,當所組合的行的數(shù)目增加時,或當具有不同于圖2的結構的AD存儲器所包括的行數(shù)比像素陣列的行數(shù)的一半少并且至少是兩行時,可以以相同的方式執(zhí)行AD轉換。
在本實施例中,AD存儲器中的單元存儲器處于陣列中從而對應于一個圖像幀,并且執(zhí)行一幀的AD轉換。因此,將該AD轉換稱為幀存儲器(frame-memory)級AD轉換。
存儲器V選擇電路140掃描和驅動AD存儲器130中的單個單元存儲器131,以輸出在單個單元存儲器131中已處理的數(shù)字像素信號。
H選擇電路150在沿著行的方向上按順序選擇AD存儲器130以將在AD存儲器130中已處理的數(shù)字像素信號輸出到輸出線151。存儲器V選擇電路140和H選擇電路150組成存儲器掃描電路。
輸出單元160從輸出線151接收數(shù)字像素信號并且最終處理這些信號,以將已處理的信號作為數(shù)字圖像信號輸出到芯片的外部。
在根據本實施例的幀存儲器級AD轉換中,可以將來自像素陣列110的像素信號短時間內傳遞到AD存儲器130,然后可以同時執(zhí)行來自所有像素的信號的AD轉換。因此,與公知的像素級AD轉換不同,因為像素不具有AD轉換器電路,所以沒有增加每個像素的尺寸,或者沒有減小孔徑比。而且,與列級AD轉換和片級AD轉換不同,一幀只需單次AD轉換,從而實現(xiàn)高速處理。而且,可以以低速率執(zhí)行每個AD轉換。因此,可以減小AD轉換器電路的帶寬以降低噪聲。
圖3是示出根據本實施例的AD存儲器130中的一個單元存儲器131中的典型電路的電路圖。圖4是示出根據本實施例的AD存儲器130中的典型操作的時序圖。
現(xiàn)在將參照圖3描述一個單元存儲器131的結構。
單元存儲器131包括相關雙采樣(CDS)電路170,用于檢測通過一個垂直信號線133來自每個像素的信號電平電壓和復位電平電壓之間的差,這去除了像素中產生的固定模式噪聲。單元存儲器131還包括AD轉換器電路180(即,對應于圖1所示的AD轉換器電路132),用于將鋸齒波脈沖與CDS電路170中產生的差分信號作比較以輸出數(shù)字信號的值。在本實施例中,像素電路輸出對應于0電平電壓的復位電平電壓和小于復位電平電壓的信號電平電壓。
如圖3所示,CDS電路170包括開關(SW1和SW2)171和172、電容(C1和C2)173和174、和差分放大器175。
在說明中AD轉換器電路180具有10比特數(shù)據的寬度。每個比特包括轉換晶體管(Tr0到Tr9)181、采樣電容182、和輸出晶體管183。
現(xiàn)在參照圖4描述AD存儲器130的操作。在圖4的波形圖中,鋸齒電壓是模擬的并且以與用于其它信號的其它比例不同的比例示出。
(1)用于將信號從像素陣列110讀取到AD存儲器的周期(存儲器模塊)130[T1]。
從像素陣列110逐行讀取信號并且將信號寫入到AD存儲器130中的單元存儲器131中。單元存儲器131對應于各自的像素。
每行的操作如下(1-1)首先,當經垂直信號線133輸出來自每個像素111的復位電平電壓時,閉合開關171和172。
將電容173靠近開關171的部分的電勢設置為復位電平。另一方面,在與所述部分相對的電容173的一側,經鋸齒波信號提供線(鋸齒波布線(wiringline))191將鋸齒波電壓施加到差分放大器175的正(+)輸入端。因此,當將開關172閉合時,將在差分放大器175的負(-)輸入端和輸出端之間的電壓鉗位到鋸齒波電壓。
(1-2)然后,將開關172斷開,并且經垂直信號線133輸出來自每個像素的信號電平電壓時。此時,差分放大器175的負(-)輸入端的電勢通過電容173沿負方向與復位電平電壓和信號電平電壓之差成比例的變化。即,將像素中沒有固定模式噪聲的信號電壓輸入到負(-)輸入端。
因此,差分放大器175的輸出增加到“高”電平,然后晶體管181閉合。
(1-3)當將開關171在此定時下斷開時,垂直信號線133與該電路斷開,并且保持該狀態(tài)。
在該周期中,鋸齒波信號位于“高”電平。用于驅動晶體管181的時鐘布線(ck布線)192和用于驅動晶體管183的時鐘布線(字布線)193的電壓都位于“低”電平。
對于所有行重復上述的操作以將一幀的信號讀取到AD存儲器中。
(2)AD轉換周期[T2]接下來,當鋸齒波電壓從“高”電平變化到“低”電平時,用于驅動晶體管181的時鐘ck
到ck[9]使用10個比特計數(shù)(count up)。當鋸齒波電壓降到在周期(1)中所保持的差分放大器175的負(-)輸入端的電壓以下時,差分放大器175的輸出反轉,并且此時將時鐘ck
到ck[9]的值(“高”/“低”),即使用10個比特進行的AD轉換的結果,存儲在各自的電容器182中。
在本實施例中,由于鋸齒波電壓和時鐘ck
到ck[9]共同通過AD存儲器,所以對一幀的所有像素同時執(zhí)行AD轉換。每個電容器182存儲一個“高”或“低”的值,因此起到DRAM的作用。
(3)存儲器訪問周期[T3]接下來,驅動用于晶體管183的字布線193以通過用作比特輸出線的比特布線194從AD存儲器中的指定(intended)像素讀取信號。用于讀取信號的電路和方法可以與通常的DRAM相同。可以逐行按順序從AD存儲器讀取信號,可以從存儲器的一部分讀取,或者可以隨機地從AD存儲器讀取。
要讀取下一幀數(shù)據,類似地執(zhí)行從周期(1)中的讀取操作開始的上述操作。逐行執(zhí)行周期(1)中的讀取操作。因此,即使在用于將信號從像素陣列讀取到AD存儲器的周期的過程中,也可以訪問在AD存儲器中當前沒有經受讀取操作的行。將重復上述的讀取操作。
在公知的不包括幀存儲器的CMOS圖像傳感器中,即使當將一行的信號同時讀取到列信號處理單元,也要按順序選擇各自的列的列信號處理單元以將信號輸出到水平信號線。一行的信號輸出操作所需的時間是一行的讀取信號操作的幾倍到幾十倍。直到該依次過程完成時才能讀取下一行。
相反,根據本實施例的方法,當完成將一行的信號讀取到AD存儲器130時,一行的一個讀取周期完成。因此,一行的一個讀取周期所需的時間是公知CMOS圖像傳感器的幾十分之一到幾百分之一。這意味著讀行的時間差減小了。因此,可以將屏幕中的時間平移減小到幾到幾十分之一。當捕獲運動物體的圖像時,該時間平移會引起物體的圖像的變形。根據本實施例的方法,可以將所述變形減小到幾到幾十分之一。在本實施例中,由于以公知CMOS圖像傳感器中所使用的方法從像素讀取信號,所以,如在公知CMOS圖像傳感器中那樣,可以將通過曝光時間同步來壓縮圖像中的變形的公知方法應用于本實施例。
而且,根據本實施例的方法,對一幀的所有信號同時執(zhí)行AD轉換,因此,在短時間內完成所述AD轉換。
而且,由于當從AD存儲器130讀取信號時訪問幀存儲器,所以不需要按行的順序執(zhí)行讀取操作,而可以按任何順序執(zhí)行讀取操作。而且,如在通常的DRAM中那樣,可以將來自AD存儲器130外部的其它信號經所述字線和所述比特線寫入到AD存儲器。
而且,如在公知CMOS圖像傳感器中那樣,通過在從像素讀取信號之前以預定的定時復位所述像素來執(zhí)行電子關閉。
在上述實施例中,像素電路輸出復位電平電壓(對應于信號0的電壓)和小于復位電平電壓的信號電平電壓?;蛘?,可以使用其它類型的像素電路。
而且,AD存儲器可以具有不同于上述的結構。例如,可以將一個AD轉換器電路指定到多個像素。
而且,AD轉換器電路可以是斬波型比較器或者增量求和(Δ∑)型AD轉換器。而且,例如,可以使用SRAM型存儲器代替DRAM型存儲器。
根據本發(fā)明的固態(tài)成像裝置可以包括不同于上述的元件。例如,如圖5所示,照相機模塊型固態(tài)成像裝置303包括光學系統(tǒng)300、成像單元301、和信號處理芯片302。
而且,像素陣列和AD存儲器中的二維布置中的行和列互相沒有本質的區(qū)別。至少,將像素和單元存儲器以接近直角的角度交叉的兩個方向放置。在該布置中,取決于觀看固態(tài)成像裝置的方式,可以將像素行視為像素列,反之亦然,并且可以將單元存儲器行視為單元存儲器列,反之亦然。
工業(yè)上的可用性如上所述,在根據本發(fā)明的固態(tài)成像裝置中,為對應于二維像素陣列的AD存儲器中的各個單元存儲器提供AD轉換器電路。由于這些AD轉換器電路對從各個像素讀取的信號執(zhí)行AD轉換,所以以陣列放置的AD轉換器電路中的分布式處理來執(zhí)行AD轉換。因此,該AD轉換的總速率比上述的列級AD轉換和片級AD轉換高。而且,可以減小每個AD轉換的帶寬以獲得基本上沒有噪聲的信號。
而且,由于在每個像素中沒有AD轉換器電路,所以可以簡化像素電路的結構,并且可以增加像素的孔徑比以增加像素陣列的敏感度。而且,由于可以在短時間內將像素信號從像素陣列讀取到AD存儲器,所以減小處理屏幕中的時間平移。因此,即使當捕獲運動物體的圖像時,也可以獲得基本沒有變形的高質量圖像。
而且,由于當從AD存儲器讀取信號時訪問幀存儲器,所以不需要按行的順序執(zhí)行讀取操作,而可以按任何順序執(zhí)行讀取操作。而且,如在通常的DRAM中那樣,可以將來自AD存儲器外部的其它信號經所述字線和所述比特線寫入到AD存儲器。
權利要求
1.一種固態(tài)成像裝置,包括像素陣列,其在二維陣列中包括多個像素;AD存儲器,其對應于所述像素陣列中的像素布置,在二維陣列中包括多個單元存儲器,每個單元存儲器包括AD轉換器電路;像素陣列掃描電路,其掃描所述像素陣列以將模擬信號從單個像素讀取到所述AD存儲器中;和存儲器掃描電路,其掃描所述AD存儲器以輸出來自所述單個單元存儲器的數(shù)字信號。
2.根據權利要求1所述的固態(tài)成像裝置,還包括輸出單元,用于處理從所述AD存儲器輸出的數(shù)字信號,并且將已處理的信號輸出到所述裝置的外部。
3.根據權利要求1所述的固態(tài)成像裝置,其中,所述像素陣列中的單個像素以1對1的關系對應于所述AD存儲器中的所述單個單元存儲器。
4.根據權利要求1所述的固態(tài)成像裝置,其中,所述像素陣列中的單個像素以N對1的關系(N≥2)對應于所述AD存儲器中的所述單個單元存儲器。
5.根據權利要求1所述的固態(tài)成像裝置,其中,所述像素陣列掃描電路將所述信號從所述像素陣列讀取到所述AD存儲器,然后所述AD存儲器對所述信號執(zhí)行AD轉換,然后從所述存儲器掃描電路輸出所述信號。
6.根據權利要求1所述的固態(tài)成像裝置,其中,對于所述AD存儲器中的所有單元存儲器同時執(zhí)行AD轉換。
7.根據權利要求1所述的固態(tài)成像裝置,其中,逐像素行將所述信號從所述像素陣列讀取到所述AD存儲器,并且對于所述AD存儲器中的所有單元存儲器同時執(zhí)行AD轉換。
8.根據權利要求1所述的固態(tài)成像裝置,其中,所述單元存儲器包括DRAM。
9.一種固態(tài)成像裝置,包括像素陣列,其在二維陣列中包括多個像素;AD存儲器,其從存儲從像素陣列所讀取的信號,并且對這些信號執(zhí)行AD轉換;所述AD存儲器至少在二維陣列中包括多個單元存儲器;并且所述多個單元存儲器對來自至少兩行像素的信號同時執(zhí)行AD轉換。
10.根據權利要求9所述的固態(tài)成像裝置,其中,所述多個單元存儲器對通過組合從所述像素陣列讀取的信號而獲得的信號同時執(zhí)行AD轉換。
11.根據權利要求9所述的固態(tài)成像裝置,其中,所述單元存儲器對來自所述像素陣列的所述信號執(zhí)行噪聲去除和AD轉換。
全文摘要
通過同時的AD轉換來獲得高質量的數(shù)字圖像信號,并且通過以低成本快速執(zhí)行AD轉換來輸出數(shù)字圖像信號,而不增加像素陣列部分和光學系統(tǒng)的尺寸。像素陣列部分(110),其對于每個像素(111)具有光電轉換元件和像素晶體管,并且輸出模擬像素信號。AD存儲器部分(130),通過對應于所述像素陣列部分(110)中的像素布置在二維矩陣中布置單元存儲器(131)將其進行配置,其按順序存儲經垂直信號線讀取的模擬像素信號,并且執(zhí)行包括AD轉換的幾種類型的處理(例如,通過CDS的固態(tài)模式噪聲的消除、增益調整等)。所述AD存儲器部分(130)的每個所述單元存儲器(131)包括AD轉換電路(132),其將從各自像素讀取的模擬像素信號轉換成數(shù)字像素信號。
文檔編號H04N5/363GK1711753SQ20038010329
公開日2005年12月21日 申請日期2003年11月5日 優(yōu)先權日2002年11月13日
發(fā)明者馬渕圭司 申請人:索尼株式會社
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1