專利名稱：Pos收發(fā)控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于異步傳輸模式(Asynchronous Transfer Mode，簡稱ATM交換機(jī))實(shí)現(xiàn)POS(Packet Over SONET/SDH)的裝置；其中，SONET為光同步網(wǎng)(Synchronous Optical Network)，SDH為同步數(shù)字序列(Synchronous Digital Hierarchy)。這種裝置能夠?qū)腟ONET/SDH接收的IP數(shù)據(jù)包連續(xù)不斷地寫入系統(tǒng)內(nèi)存，并將系統(tǒng)內(nèi)存中的數(shù)據(jù)通過本裝置與外圍器件互連接口(Peripheral Component Interconnect，簡稱PCI)傳遞給物理層芯片發(fā)出，完成POS包收發(fā)過程。
背景技術(shù)：
現(xiàn)有技術(shù)中實(shí)現(xiàn)POS的收發(fā)是通過網(wǎng)絡(luò)處理器進(jìn)行控制的，至少目前尚未見到有獨(dú)立的POS收發(fā)器可供使用。
參見圖1，其為利用INTEL網(wǎng)絡(luò)處理器來處理POS包收發(fā)過程的示意圖。
其中，PHY物理層芯片101負(fù)責(zé)將SDH上的IP包從SDH的幀格式中解出來，并由POS-PHY(POS Physical Layer；Packet Over SONET/SDH物理層接口標(biāo)準(zhǔn))口輸出，或?qū)OS-PHY接收的數(shù)據(jù)，交由該芯片封裝到SDH幀中發(fā)出；POS-PHY接口轉(zhuǎn)IX-BUS接口102用于將POS-PHY接口的數(shù)據(jù)轉(zhuǎn)換成INTEL的IX-BUS接口的數(shù)據(jù)。網(wǎng)絡(luò)處理器103用于進(jìn)行POS包的收發(fā)控制；IX-BUS轉(zhuǎn)PCI接口104將IX-BUS格式的數(shù)據(jù)轉(zhuǎn)換成PCI接口模式的數(shù)據(jù)；ATM SAR芯片105將IP包轉(zhuǎn)換成ATM信元或?qū)TM信元轉(zhuǎn)成IP包；存儲(chǔ)器106用于存儲(chǔ)數(shù)據(jù)。
在數(shù)據(jù)接收方向，從光纖接收到的數(shù)據(jù)經(jīng)PHY物理層芯片101處理提取PPP包(IP包被HDLC封裝的一種格式)傳到PHY物理層芯片101的POS-PHY出口的FIFO中，再由POS-PHY接口轉(zhuǎn)IX-BUS接口102將數(shù)據(jù)轉(zhuǎn)存到IX-BUS的存儲(chǔ)器106中；這時(shí)，網(wǎng)絡(luò)處理器103將存儲(chǔ)器106中的數(shù)據(jù)讀取到CPU中進(jìn)行處理。處理完的數(shù)據(jù)由網(wǎng)絡(luò)處理器103發(fā)給IX-BUS轉(zhuǎn)PCI模塊104，經(jīng)PCI總線送至ATM SAR芯片105，由ATM SAR芯片105打包成ATM信元發(fā)出。
在數(shù)據(jù)發(fā)送方向，由ATM SAR芯片105接收的ATM信元，經(jīng)ATM SAR芯片105處理恢復(fù)為IP包送至PCI總線，經(jīng)PCI總線傳至IX-BUS轉(zhuǎn)PCI模塊104，網(wǎng)絡(luò)處理器103從IX-BUS轉(zhuǎn)PCI模塊104得到IP包并進(jìn)行處理；處理后的IP包發(fā)給POS-PHY接口轉(zhuǎn)IX-BUS接口102，由POS-PHY總線送至PHY物理層芯片101發(fā)出。
在上述的方式中，數(shù)據(jù)先被轉(zhuǎn)換成IX-BUS格式，然后又從IX-BUS格式轉(zhuǎn)換成PCI格式，轉(zhuǎn)換的過程比較繁瑣，數(shù)據(jù)收發(fā)過程需占用處理器資源，并且使用了昂貴的網(wǎng)絡(luò)處理器，成本也比較高。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種POS收發(fā)控制器，該收發(fā)控制器能夠自動(dòng)完成數(shù)據(jù)包的收發(fā)過程，CPU只用于需完成IP包的處理，由此降低CPU的開銷。
本發(fā)明的另一目的在于提供一種POS收發(fā)控制器，該收發(fā)控制器直接使用PCI總線，以避免不必要的轉(zhuǎn)換。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種POS收發(fā)控制裝置，它至少設(shè)有POS接收模塊、POS發(fā)送模塊、內(nèi)部總線、內(nèi)部總線仲裁器和PCI接口；其中，POS接收模塊、POS發(fā)送模塊、內(nèi)部總線仲裁器和PCI接口分別連接到內(nèi)部總線上；其中，POS接收模塊用于接收POS數(shù)據(jù)包，POS發(fā)送模塊用于發(fā)送POS數(shù)據(jù)包；內(nèi)部總線仲裁器用于控制POS接收模塊或POS發(fā)送模塊對(duì)內(nèi)部總線的占用。
如上所述的POS接收模塊至少設(shè)有POS-PHY接收接口、POS接收緩存、POS接收緩存控制器、PCI發(fā)送緩存、PCI發(fā)送控制器；其中，POS-PHY接收接口與POS接收緩存連接，POS接收緩存、POS接收緩存控制器、PCI發(fā)送緩存相互連接，PCI發(fā)送緩存和PCI發(fā)送控制器分別連接到內(nèi)部總線上；并且，POS-PHY接收接口接收POS包，并將該P(yáng)OS包傳送到POS接收緩存；POS接收緩存，將接收到的數(shù)據(jù)存入接收緩存，并向POS接收緩存控制器報(bào)告狀態(tài)；POS接收緩存控制器，控制POS接收緩存的動(dòng)作，并將POS接收緩存中的數(shù)據(jù)搬移到PCI發(fā)送緩存中；PCI發(fā)送控制器，用于自動(dòng)輪詢發(fā)送BD表，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度；PCI發(fā)送緩存，用于存儲(chǔ)等待發(fā)送的數(shù)據(jù)。
上述的發(fā)送BD表中至少存儲(chǔ)有一個(gè)發(fā)送條目。
如上所述的POS發(fā)送模塊至少設(shè)有POS-PHY發(fā)送接口、POS發(fā)送緩存、POS發(fā)送緩存控制器、PCI接收緩存、PCI接收控制器；其中，POS-PHY發(fā)送接口和POS發(fā)送緩存連接，POS發(fā)送緩存、POS發(fā)送緩存控制器、PC I接收緩存相互連接，PCI接收緩存和PCI接收控制器分別連接到內(nèi)部總線上；并且，POS-PHY發(fā)送接口，用于發(fā)送存儲(chǔ)在POS發(fā)送緩存中的數(shù)據(jù)；POS發(fā)送緩存存儲(chǔ)等待發(fā)送的數(shù)據(jù)，并向POS發(fā)送緩存控制器報(bào)告狀態(tài)；POS發(fā)送緩存控制器，控制POS發(fā)送緩存的動(dòng)作，并將PCI接收緩存中的數(shù)據(jù)搬移到POS發(fā)送緩存中；PCI接收緩存，用于存儲(chǔ)PCI總線上接收到的數(shù)據(jù)；
PCI接收控制器，用于自動(dòng)輪詢接收BD表，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度。
上述的接收BD表中至少存儲(chǔ)有一個(gè)接收條目。
所述的發(fā)送條目或接收條目中包含的信息至少包括控制標(biāo)志、錯(cuò)誤標(biāo)志、包起始信息、包結(jié)束信息、數(shù)據(jù)長度和數(shù)據(jù)地址指針；其中，控制標(biāo)志用于表示當(dāng)前BD表是否由PCI接收控制器或PCI發(fā)送控制器控制；錯(cuò)誤標(biāo)志用于表示發(fā)送過程中出錯(cuò)或接收的數(shù)據(jù)包有錯(cuò)；包起始信息用于指示一個(gè)完整的數(shù)據(jù)包的啟始位置；包結(jié)束信息用于指示一個(gè)完整的數(shù)據(jù)包的結(jié)尾位置數(shù)據(jù)長度用于表示當(dāng)前數(shù)據(jù)地址指針?biāo)赶虻臄?shù)據(jù)的有效長度；數(shù)據(jù)地址指針用于指示當(dāng)前BD表所對(duì)應(yīng)的數(shù)據(jù)的起始地址。
所述的POS接收模塊執(zhí)行如下操作POS-PHY接收接口(301)將數(shù)據(jù)接收到POS接收緩存(302)；POS接收緩存(302)將緩存內(nèi)的狀態(tài)報(bào)告給POS接收緩存控制器(303)；POS接收緩存控制器(303)判斷PCI發(fā)送緩存(305)是否為空；如果為空，則POS接收緩存控制器(303)將POS接收緩存(302)中的數(shù)據(jù)傳遞給PCI發(fā)送緩存(305)；否則PCI發(fā)送控制器(304)發(fā)送數(shù)據(jù)。
PCI發(fā)送控制器(304)發(fā)送數(shù)據(jù)的操作為PCI發(fā)送控制器(304)讀取發(fā)送BD表，判斷BD表中的控制標(biāo)志是否為PCI發(fā)送控制器(304)控制；如果不是，重復(fù)本操作；否則，PCI發(fā)送控制器(304)判讀PCI發(fā)送緩存(305)是否為空；如果不空，繼續(xù)判讀；否則，PCI發(fā)送控制器(304)申請總線并直接將待接收的數(shù)據(jù)從接收緩存指針?biāo)赶虻牡刂房臻g讀取到PCI接收緩存(302)；PCI發(fā)送控制器(304)判斷數(shù)據(jù)包是否讀完，如果沒有，PCI發(fā)送控制器(304)繼續(xù)判讀PCI發(fā)送緩存(305)是否為空；否則，PCI發(fā)送控制器(304)修改發(fā)送BD表；PCI發(fā)送控制器(304)指向下一個(gè)BD表，從頭開始進(jìn)入下一操作循環(huán)。
所述的POS發(fā)送模塊執(zhí)行如下操作PCI接收控制器(311)接收數(shù)據(jù)；POS發(fā)送緩存控制器(309)不斷檢查PCI接收緩存(310)是否有數(shù)據(jù)，以及POS發(fā)送緩存(308)是否有空；POS發(fā)送緩存控制器(309)將PCI接收緩存(310)中的數(shù)據(jù)搬移到POS發(fā)送緩存(308)中；POS-PHY發(fā)送接口(307)將數(shù)據(jù)從POS接收緩存(302)發(fā)送出去。
PCI接收控制器(311)接收數(shù)據(jù)的操作如下PCI接收控制器(311)首先讀取接收BD表，判斷BD表中的控制標(biāo)志是否為PCI接收控制器(311)控制，如果不是，重復(fù)這一操作；否則，PCI接收控制器(311)判讀PCI接收緩存(310)是否有數(shù)據(jù)待發(fā)，如果沒有，則繼續(xù)判讀；否則，PCI接收控制器(311)申請總線并直接將待發(fā)送的數(shù)據(jù)發(fā)送到緩存指針?biāo)赶虻牡刂房臻g；然后，PCI接收控制器(304)判斷是否一個(gè)完整的數(shù)據(jù)包發(fā)送完畢，如果沒有完成，則判讀PCI接收緩存(310)是否有數(shù)據(jù)待發(fā)；否則，PCI接收控制器(311)修改當(dāng)前BD表的內(nèi)容；然后，PCI接收控制器(311)指向下一個(gè)BD表，從頭開始，進(jìn)入下一操作循環(huán)。
根據(jù)上述的技術(shù)方案可以看出本發(fā)明所述的一種用于異步傳輸模式的POS包收發(fā)裝置主要具有以下的技術(shù)特點(diǎn)存儲(chǔ)器直接掛接于PCI總線上，數(shù)據(jù)從POS收發(fā)控制器到存儲(chǔ)器只需經(jīng)過一級(jí)總線仲裁。POS包收發(fā)控制器的結(jié)構(gòu)簡單；POS包收發(fā)控制器與軟件的接口，基于循環(huán)鏈表的結(jié)構(gòu)，為軟件提供了極大的靈活性；數(shù)據(jù)直接從PCI接收緩存，減輕了PCI總線的負(fù)荷，又提高了系統(tǒng)性能。
本發(fā)明的收發(fā)控制器能夠自動(dòng)完成數(shù)據(jù)包的收發(fā)過程，CPU只用于需完成IP包的處理，由此降低CPU的開銷，并且該收發(fā)控制器直接使用PCI總線，避免了不必要的轉(zhuǎn)換。


圖1為現(xiàn)有的POS包收發(fā)控制裝置的結(jié)構(gòu)示意圖。
圖2為本發(fā)明的POS包收發(fā)控制裝置的原理方框圖。
圖3為本發(fā)明一具體實(shí)施例的結(jié)構(gòu)示意圖。
圖4為本發(fā)明接收控制流程圖。
圖5為本發(fā)明發(fā)送控制流程圖。
具體實(shí)施例方式以下結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明參見圖2、圖3，本發(fā)明的POS收發(fā)控制器具體包括POS接收模塊A、POS發(fā)送模塊B、內(nèi)部總線、內(nèi)部總線仲裁器312、PCI接口306和通用CPU203；其中，POS接收模塊A、POS發(fā)送模塊B、內(nèi)部總線仲裁器312、PCI接口306和通用CPU 203分別連接到內(nèi)部總線上；其中，POS接收模塊A用于接收POS數(shù)據(jù)包，POS發(fā)送模塊B用于發(fā)送POS數(shù)據(jù)包；內(nèi)部總線仲裁器312用于控制POS接收模塊A或POS發(fā)送模塊B對(duì)內(nèi)部總線的占用；通用CPU 203用于根據(jù)預(yù)設(shè)在其內(nèi)部的程序控制上述POS接收模塊A及POS發(fā)送模塊B的收、發(fā)POS包的操作。
在POS接收模塊A中，至少設(shè)有POS-PHY接收接口301、POS接收緩存302、POS接收緩存控制器303、PCI發(fā)送緩存305、PCI發(fā)送控制器304；其中，POS-PHY接收接口301與POS接收緩存302連接，POS接收緩存302、POS接收緩存控制器303、PCI發(fā)送緩存305相互連接，PCI發(fā)送緩存305和PCI發(fā)送控制器304分別連接到內(nèi)部總線上；并且，POS-PHY接收接口301接收POS包，并將該P(yáng)OS包傳送到POS接收緩存302；POS接收緩存302，將接收到的數(shù)據(jù)存入接收緩存，并向POS接收緩存控制器303報(bào)告狀態(tài)；
POS接收緩存控制器303，控制POS接收緩存302的動(dòng)作，并將POS接收緩存302)中的數(shù)據(jù)搬移到PCI發(fā)送緩存305中；PCI發(fā)送控制器304，用于自動(dòng)輪詢發(fā)送BD表，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度；PCI發(fā)送緩存305，用于存儲(chǔ)等待發(fā)送的數(shù)據(jù)。
POS發(fā)送模塊B中至少設(shè)有POS-PHY發(fā)送接口307、POS發(fā)送緩存308、POS發(fā)送緩存控制器309、PCI接收緩存310、PCI接收控制器311；其中，POS-PHY發(fā)送接口307和POS發(fā)送緩存308連接，POS發(fā)送緩存308、POS發(fā)送緩存控制器309、PCI接收緩存310相互連接，PCI接收緩存310和PCI接收控制器311分別連接到內(nèi)部總線上；并且，POS-PHY發(fā)送接口307，用于發(fā)送存儲(chǔ)在POS發(fā)送緩存308中的數(shù)據(jù)；POS發(fā)送緩存308存儲(chǔ)等待發(fā)送的數(shù)據(jù)，并向POS發(fā)送緩存控制器309報(bào)告狀態(tài)；POS發(fā)送緩存控制器309，控制POS發(fā)送緩存308的動(dòng)作，并將PCI接收緩存310中的數(shù)據(jù)搬移到POS發(fā)送緩存308中；PCI接收緩存310，用于存儲(chǔ)PCI總線上接收到的數(shù)據(jù)；PCI接收控制器311，用于自動(dòng)輪詢接收BD表，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度。
POS-PHY接收接口301，該接口完成POS-PHY接口規(guī)范要求的接收數(shù)據(jù)的動(dòng)作；POS接收緩存302，將接收到的數(shù)據(jù)存入該接收緩存，并向POS接收緩存控制器303報(bào)告狀態(tài)；POS接收緩存控制器303，控制POS接收緩存302的動(dòng)作，并適時(shí)地將POS接收緩存302中的數(shù)據(jù)搬移到PCI發(fā)送緩存305中；PCI發(fā)送控制器304，自動(dòng)輪詢發(fā)送BD表，在得到PCI發(fā)送緩存305有數(shù)據(jù)待發(fā)的信號(hào)后，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度。
圖3B的攝影膠卷1也具有膠卷位置檢測孔19，它位于攝影膠卷曝光之后的上邊緣區(qū)，在其下部分的引導(dǎo)端具有舌狀部分。攝影膠卷1的引導(dǎo)端的舌狀部分與現(xiàn)在通常可以買到的普通的35毫米攝影膠卷的舌狀部分在垂直位置上是相反的。如果在照相機(jī)中用光耦合器檢測膠<p>表2

其中，控制標(biāo)志表示當(dāng)前BD表由CPU還是由POS包收發(fā)控制器控制。錯(cuò)誤標(biāo)志在發(fā)送BD表中，如果該位有效，表示發(fā)送過程中出錯(cuò)；在接收過程中，如果該位有效，且包結(jié)束標(biāo)志有效則表示該接收的數(shù)據(jù)包有錯(cuò)。包起始是包的起始標(biāo)志，它和包結(jié)束標(biāo)志一起指示一個(gè)完整的數(shù)據(jù)包；一個(gè)有效的數(shù)據(jù)包是指在一個(gè)包起始和包結(jié)束標(biāo)志之間所有指針指向的緩存的總和。包結(jié)束是包的結(jié)束標(biāo)志，它和包起始標(biāo)志一起指示一個(gè)完整的數(shù)據(jù)包；一個(gè)有效的數(shù)據(jù)包是指在一個(gè)包起始和包結(jié)束標(biāo)志之間所有指針指向的緩存的總和。數(shù)據(jù)長度，在軟件讀取時(shí)，代表當(dāng)前數(shù)據(jù)地址指針?biāo)赶虻臄?shù)據(jù)的有效長度；一個(gè)完整的IP數(shù)據(jù)包長度是在包起始和包結(jié)束之間所有BD表數(shù)據(jù)長度的總合；在軟件寫入時(shí)，代表當(dāng)前數(shù)據(jù)地址指針?biāo)赶虻臄?shù)據(jù)區(qū)的可以提供適用的最大長度。數(shù)據(jù)地址指針指示當(dāng)前BD表所對(duì)應(yīng)的數(shù)據(jù)的起始地址。
參見圖2、圖3、圖5利用本發(fā)明的裝置，在數(shù)據(jù)接收方向，即數(shù)據(jù)從POS-PHY接收到PCI總線時(shí)，POS-PHY接收接口301根據(jù)POS-PHY接口規(guī)范，從PHY芯片將數(shù)據(jù)接收到POS接收緩存302，POS接收緩存302將緩存內(nèi)的狀態(tài)報(bào)告給POS接收緩存控制器303，POS接收緩存控制器303判斷PCI發(fā)送緩存305是否為空；如果為空，則將POS接收緩存302中的數(shù)據(jù)傳遞給PCI發(fā)送緩存305。
與此同時(shí)，PCI發(fā)送控制器304不斷進(jìn)行如圖5的動(dòng)作。首先讀取發(fā)送BD表，判斷BD表中的控制標(biāo)志是否為POS包收發(fā)控制器控制，如果不是，等待并重試。如果是，判讀PCI發(fā)送緩存305是否有空，如果沒有，則等待，如果有，申請總線并通過發(fā)送DMA控制器304直接將待接收的數(shù)據(jù)發(fā)送到緩存指針?biāo)赶虻牡刂房臻g。然后判斷是否一個(gè)完整的數(shù)據(jù)包讀完，如果沒有完成，回到判讀PCI發(fā)送緩存305是否為空。如果完成，修改當(dāng)前BD表的內(nèi)容。包括控制標(biāo)志，錯(cuò)誤標(biāo)志，包起始，包結(jié)束， 數(shù)據(jù)長度和數(shù)據(jù)地址指針。
參見圖2、圖3、圖4利用本發(fā)明的裝置，在數(shù)據(jù)發(fā)送方向，即數(shù)據(jù)從PCI總線到POS-PHY接收。PCI接收控制器311不斷進(jìn)行如圖4動(dòng)作。首先讀取接收BD表，判斷BD表中的控制標(biāo)志是否為POS包收發(fā)控制器控制，并讀取當(dāng)前BD表的內(nèi)容。包起始，包結(jié)束，數(shù)據(jù)長度和數(shù)據(jù)地址指針。如果不是，等待并重試。如果是，判讀PCI接收緩存310是否有數(shù)據(jù)要發(fā)送。如果沒有，則等待，如果有，申請總線并通過接收DMA控制器311直接將待發(fā)送的數(shù)據(jù)從發(fā)送Buffer指針?biāo)赶虻牡刂房臻g讀取到PCI接收緩存310。判斷數(shù)據(jù)包是否讀完，如果沒有，繼續(xù)判讀PCI接收緩存310是否有數(shù)據(jù)。如果完成，修改接收BD表，即BD表的控制標(biāo)志和錯(cuò)誤標(biāo)志。指向下一個(gè)BD表，重復(fù)以上步驟。
與此同時(shí)，POS發(fā)送緩存控制器309不斷檢查PCI接收緩存310是否有數(shù)據(jù)要發(fā)，及POS發(fā)送緩存308是否有空。并及時(shí)地將PCI接收緩存310中的數(shù)據(jù)搬移到POS發(fā)送緩存308中。POS-PHY發(fā)送接口307根據(jù)POS-PHY接口規(guī)范，將數(shù)據(jù)從POS接收緩存302送到從PHY芯片。
最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1.一種POS收發(fā)控制裝置，其特征在于它至少設(shè)有POS接收模塊、POS發(fā)送模塊、內(nèi)部總線、內(nèi)部總線仲裁器(312)和PCI接口(306)；其中，POS接收模塊、POS發(fā)送模塊、內(nèi)部總線仲裁器(312)和PCI接口(306)分別連接到內(nèi)部總線上；其中，POS接收模塊用于接收POS數(shù)據(jù)包，POS發(fā)送模塊用于發(fā)送P0S數(shù)據(jù)包；內(nèi)部總線仲裁器(312)用于控制POS接收模塊或POS發(fā)送模塊對(duì)內(nèi)部總線的占用。
2.根據(jù)權(quán)利要求1所述的POS收發(fā)控制裝置，其特征在于所述的POS接收模塊至少設(shè)有POS-PHY接收接口(301)、POS接收緩存(302)、POS接收緩存控制器(303)、PCI發(fā)送緩存(305)、PCI發(fā)送控制器(304)；其中，POS-PHY接收接口(301)與POS接收緩存(302)連接，POS接收緩存(302)、POS接收緩存控制器(303)、PCI發(fā)送緩存(305)相互連接，PCI發(fā)送緩存(305)和PCI發(fā)送控制器(304)分別連接到內(nèi)部總線上；并且，POS-PHY用于接收接口(301)接收POS包，并將該P(yáng)OS包傳送到POS接收緩存(302)；POS接收緩存(302)，用于將接收到的數(shù)據(jù)存入接收緩存，并向POS接收緩存控制器(303)報(bào)告狀態(tài)；POS接收緩存控制器(303)，用于控制POS接收緩存(302)的動(dòng)作，并將POS接收緩存(302)中的數(shù)據(jù)搬移到PCI發(fā)送緩存(305)中；PCI發(fā)送控制器(304)，用于自動(dòng)輪詢發(fā)送BD表，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度；PCI發(fā)送緩存(305)，用于存儲(chǔ)等待發(fā)送的數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的POS收發(fā)控制裝置，其特征在于該發(fā)送BD表中至少存儲(chǔ)有一個(gè)發(fā)送條目。
4.根據(jù)權(quán)利要求1所述的POS收發(fā)控制裝置，其特征在于所述的POS發(fā)送模塊至少設(shè)有POS-PHY發(fā)送接口(307)、POS發(fā)送緩存(308)、POS發(fā)送緩存控制器(309)、PCI接收緩存(310)、PCI接收控制器(311)；其中，POS-PHY發(fā)送接口(307)和POS發(fā)送緩存(308)連接，POS發(fā)送緩存(308)、POS發(fā)送緩存控制器(309)、PCI接收緩存(310)相互連接，PCI接收緩存(310)和PCI接收控制器(311)分別連接到內(nèi)部總線上；并且，POS-PHY發(fā)送接口(307)，用于發(fā)送存儲(chǔ)在POS發(fā)送緩存(308)中的數(shù)據(jù)；POS發(fā)送緩存(308)用于存儲(chǔ)等待發(fā)送的數(shù)據(jù)，并向POS發(fā)送緩存控制器(309)報(bào)告狀態(tài)；POS發(fā)送緩存控制器(309)，用于控制POS發(fā)送緩存(308)的動(dòng)作，并將PCI接收緩存(310)中的數(shù)據(jù)搬移到POS發(fā)送緩存(308)中；PCI接收緩存(310)，用于存儲(chǔ)PCI總線上接收到的數(shù)據(jù)；PCI接收控制器(311)，用于自動(dòng)輪詢接收BD表，申請內(nèi)部總線和外部總線，并控制數(shù)據(jù)發(fā)送地址和長度。
5.根據(jù)權(quán)利要求4所述的POS收發(fā)控制裝置，其特征在于該接收BD表中至少存儲(chǔ)有一個(gè)接收條目。
6.根據(jù)權(quán)利要求3或5所述的POS收發(fā)控制裝置，其特征在于所述的發(fā)送條目或接收條目中包含的信息至少包括控制標(biāo)志、錯(cuò)誤標(biāo)志、包起始信息、包結(jié)束信息、數(shù)據(jù)長度和數(shù)據(jù)地址指針；其中，控制標(biāo)志用于表示當(dāng)前BD表是否由PCI接收控制器(311)或PCI發(fā)送控制器(304)控制；錯(cuò)誤標(biāo)志用于表示發(fā)送過程中出錯(cuò)或接收的數(shù)據(jù)包有錯(cuò)；包起始信息用于指示一個(gè)完整的數(shù)據(jù)包的啟始位置；包結(jié)束信息用于指示一個(gè)完整的數(shù)據(jù)包的結(jié)尾位置數(shù)據(jù)長度用于表示當(dāng)前數(shù)據(jù)地址指針?biāo)赶虻臄?shù)據(jù)的有效長度；數(shù)據(jù)地址指針用于指示當(dāng)前BD表所對(duì)應(yīng)的數(shù)據(jù)的起始地址。
7.根據(jù)權(quán)利要求1或2所述的POS收發(fā)控制裝置，其特征在于所述的POS接收模塊執(zhí)行如下操作POS-PHY接收接口(301)將數(shù)據(jù)接收到POS接收緩存(302)；POS接收緩存(302)將緩存內(nèi)的狀態(tài)報(bào)告給POS接收緩存控制器(303)；POS接收緩存控制器(303)判斷PCI發(fā)送緩存(305)是否為空；如果為空，則POS接收緩存控制器(303)將POS接收緩存(302)中的數(shù)據(jù)傳遞給PCI發(fā)送緩存(305)；否則PCI發(fā)送控制器(304)發(fā)送數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的POS收發(fā)控制裝置，其特征在于PCI發(fā)送控制器(304)發(fā)送數(shù)據(jù)的操作為PCI發(fā)送控制器(304)讀取發(fā)送BD表，判斷BD表中的控制標(biāo)志是否為PCI發(fā)送控制器(304)控制；如果不是，重復(fù)本操作；否則，PCI發(fā)送控制器(304)判讀PCI發(fā)送緩存(305)是否為空；如果不空，繼續(xù)判讀；否則，PCI發(fā)送控制器(304)申請總線并直接將待接收的數(shù)據(jù)從接收緩存指針?biāo)赶虻牡刂房臻g讀取到PCI接收緩存(302)；PCI發(fā)送控制器(304)判斷數(shù)據(jù)包是否讀完，如果沒有，PCI發(fā)送控制器(304)繼續(xù)判讀PCI發(fā)送緩存(305)是否為空；否則，PCI發(fā)送控制器(304)修改發(fā)送BD表；PCI發(fā)送控制器(304)指向下一個(gè)BD表，從頭開始進(jìn)入下一操作循環(huán)。
9.根據(jù)權(quán)利要求1或4所述的POS收發(fā)控制裝置，其特征在于所述的POS發(fā)送模塊執(zhí)行如下操作PCI接收控制器(311)接收數(shù)據(jù)；POS發(fā)送緩存控制器(309)不斷檢查PCI接收緩存(310)是否有數(shù)據(jù)，以及POS發(fā)送緩存(308)是否有空；POS發(fā)送緩存控制器(309)將PCI接收緩存(310)中的數(shù)據(jù)搬移到POS發(fā)送緩存(308)中；POS-PHY發(fā)送接口(307)將數(shù)據(jù)從POS接收緩存(302)發(fā)送出去。
10.根據(jù)權(quán)利要求9所述的POS收發(fā)控制裝置，其特征在于PCI接收控制器(311)接收數(shù)據(jù)的操作如下PCI接收控制器(311)首先讀取接收BD表，判斷BD表中的控制標(biāo)志是否為PCI接收控制器(311)控制，如果不是，重復(fù)這一操作；否則，PCI接收控制器(311)判讀PCI接收緩存(310)是否有數(shù)據(jù)待發(fā)，如果沒有，則繼續(xù)判讀；否則，PCI接收控制器(311)申請總線并直接將待發(fā)送的數(shù)據(jù)發(fā)送到緩存指針?biāo)赶虻牡刂房臻g；然后，PCI接收控制器(304)判斷是否一個(gè)完整的數(shù)據(jù)包發(fā)送完畢，如果沒有完成，則判讀PCI接收緩存(310)是否有數(shù)據(jù)待發(fā)；否則，PCI接收控制器(311)修改當(dāng)前BD表的內(nèi)容；然后，PCI接收控制器(311)指向下一個(gè)BD表，從頭開始，進(jìn)入下一操作循環(huán)。
全文摘要
一種POS收發(fā)控制裝置，至少設(shè)有POS接收模塊、POS發(fā)送模塊、內(nèi)部總線、內(nèi)部總線仲裁器和PCI接口；其中，POS接收模塊、POS發(fā)送模塊、內(nèi)部總線仲裁器和PCI接口分別連接到內(nèi)部總線上；本發(fā)明將存儲(chǔ)器直接掛接于PCI總線上，數(shù)據(jù)從POS收發(fā)控制器到存儲(chǔ)器只需經(jīng)過一級(jí)總線仲裁；POS收發(fā)控制器的結(jié)構(gòu)簡單；POS收發(fā)控制器與軟件的接口，基于循環(huán)鏈表的結(jié)構(gòu)，為軟件提供了極大的靈活性；數(shù)據(jù)直接從PCI接收緩存，減輕了PCI總線的負(fù)荷，又提高了系統(tǒng)性能；POS收發(fā)控制器自動(dòng)完成數(shù)據(jù)包的收發(fā)過程，由此降低CPU的開銷，并且該收發(fā)控制器直接使用PCI總線，避免了不必要的轉(zhuǎn)換。
文檔編號(hào)H04L29/10GK1486034SQ02137260
公開日2004年3月31日 申請日期2002年9月27日 優(yōu)先權(quán)日2002年9月27日
發(fā)明者周昶, 昶 周 申請人:深圳市中興通訊股份有限公司