專利名稱：具有局部總線節(jié)點的多路復(fù)用總線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種如權(quán)利要求1的前序部分所述的由多路復(fù)用器組成的電路裝置。
所給出的這種電路尤其可被用來相互連接多個發(fā)送/接收電路，以便它們能夠相互進(jìn)行通信。該任務(wù)通常是由所謂的三態(tài)總線來完成，但這種三態(tài)總線具有一些缺點。于是，(由總線用戶的發(fā)送電路被關(guān)斷所引起的)總線的容性負(fù)荷將會與進(jìn)行發(fā)送的總線用戶的發(fā)送功率成正比。因此，發(fā)送功率與容性負(fù)荷的比例不能預(yù)期地通過設(shè)計措施來進(jìn)行改善，而是取決于所參與的發(fā)送/接收電路的技術(shù)參數(shù)和數(shù)量。這樣，在預(yù)定的技術(shù)條件下，可達(dá)到的傳輸速度僅僅是所連接的發(fā)送/接收電路數(shù)量的函數(shù)。當(dāng)增加總線用戶時，尤其會降低所述的傳輸速度。
另外，使用三態(tài)總線需要較昂貴的控制邏輯。因為兩個總線用戶同時發(fā)送就意味著短路，所以必須確保兩個發(fā)送/接收電路無論如何也不能同時在總線上發(fā)送信號。在此，當(dāng)從一個發(fā)送/接收電路切換到另一發(fā)送/接收電路時必須每次加入一個同歇，在該間歇內(nèi)沒有總線用戶有效，而且該間歇必須通過一個中央時鐘進(jìn)行同步。對此，尤其在復(fù)雜的總線系統(tǒng)中，將很難再確保同時由所有的發(fā)送/接收電路接收該時鐘信號。于是，所述的間歇必須相應(yīng)地大，以便即使在時鐘信號存在這種渡越時間差的情況下也能保證沒有兩個總線用戶同時進(jìn)行發(fā)送。另外，在研制三態(tài)總線時，目前的CAD工具不能充分地支持參數(shù)選擇和驗證。
為了避免這種缺點，也可以采用多路復(fù)用器來代替三態(tài)總線。原則上講，該問題已知有兩種等效的解決方案。在第一種情形下，每個發(fā)送/接收電路在其輸入端上都接有一個自己的多路復(fù)用器，利用該多路復(fù)用器它們可以確定從哪個發(fā)送/接收電路接收信號。在第二種情形下，每個發(fā)送/接收電路將其信號發(fā)送給一個集中布置的分配電路上，由該分配電路選出一個輸入信號，并將其傳送到所有相連的發(fā)送/接收電路上。
即便在該兩種可能性中也會產(chǎn)生一些問題。尤其是該兩種解決方案不能進(jìn)行面積最優(yōu)化，而是需要較大的空間區(qū)域，因為在各個發(fā)送/接收電路或所屬的多路復(fù)用器之間必須布放許多的連接線。該面積需要量通常要超出等效三態(tài)總線的面積需要量的好幾倍。另外，一種給定的結(jié)構(gòu)只局限于一定數(shù)量的發(fā)送/接收電路，因此在擴展時非常不靈活。如果需要插入其它的總線用戶，則必須將連接線的整個結(jié)構(gòu)同該新的情況進(jìn)行重新匹配。
因此本發(fā)明的任務(wù)在于，提供一種用于連接多個發(fā)送/接收電路的多路復(fù)用器裝置，它具有盡可能低的面積需要量，而且可以用較低的費用同所參與的不同數(shù)量的發(fā)送/接收電路相匹配。
該任務(wù)由具有權(quán)利要求1的特征部分的電路來實現(xiàn)。本發(fā)明電路的特征尤其在于，位于不同發(fā)送/接收電路之間的連接是通過多個局部分配的總線節(jié)點來實現(xiàn)的，而不是利用集中的分配電路。單個的發(fā)送/接收電路只與下一總線節(jié)點直接相連，而所述的下一總線節(jié)點又具有通往其它發(fā)送/接收電路或總線節(jié)點的連接線。
利用這種方式，數(shù)據(jù)線可以實現(xiàn)較小的總長度，而且該總線電路的面積需要量遠(yuǎn)遠(yuǎn)小于已知的多路復(fù)用總線。另一優(yōu)點在于，所有總線節(jié)點的結(jié)構(gòu)基本上是相同的，由此也可以用較低的費用來實現(xiàn)接有許多發(fā)送/接收電路的較復(fù)雜總線電路。由于該解決方案的模塊化結(jié)構(gòu)，所以可以毫無問題地進(jìn)行局部的改變，而這不會對所述總線電路的其它區(qū)域產(chǎn)生影響。尤其可以較容易地增加或減少所參與的發(fā)送/接收電路的數(shù)量。
本發(fā)明的優(yōu)選擴展方案由各從屬權(quán)利要求給出。單個的總線節(jié)點譬如可以通過簡單制造的單個與/或門構(gòu)成。
下面借助附圖來詳細(xì)闡述本發(fā)明。其中

圖1示出了連接有四個發(fā)送/接收電路或總線節(jié)點的本發(fā)明總線節(jié)點的電路圖；圖2示出了連接有14個發(fā)送/接收電路的總線電路的實施例；圖3示出了位于中央總線節(jié)點及兩個與之相連的其它總線節(jié)點和兩個發(fā)送/接收電路之間的數(shù)據(jù)信號線及控制信號線的分布；圖4示出了位于三個相互連接的總線節(jié)點之間的數(shù)據(jù)線分布；圖5示出了圖1所示的總線節(jié)點的改進(jìn)方案。
首先借助圖1來闡述單個總線節(jié)點的結(jié)構(gòu)和功能，此處的總線節(jié)點具有4個相鄰的單元。在此，這些相鄰單元可以是其它同類型的總線節(jié)點或發(fā)送/接收電路。該總線節(jié)點的中央開關(guān)元件是一種與/或門20。對于每個與該節(jié)點相連的相鄰單元，該與/或門20都具有一個“與”級21、22、23、24，其兩個輸入端被連接在一個數(shù)據(jù)信號輸入線和一個控制信號輸入線上。在所示的情形下，所述第一“與”級21的輸入端譬如被連接至數(shù)據(jù)信號輸入線D1i和第一相鄰單元的控制信號輸入線C1i。此外，向每個相鄰單元還饋入一個數(shù)據(jù)信號輸出線(D1o，D2o等等)和一個控制信號輸出線(C1o，C2o等等)。
需要指出的是，所述只用直線示出的數(shù)據(jù)信號輸入線和數(shù)據(jù)信號輸出線完全也可以根據(jù)所述總線的寬度而由多個平行分布的導(dǎo)線構(gòu)成。在該情形下，對于每個平行的數(shù)據(jù)線，這種總線節(jié)點都具有一個自己的與/或門，其中，另外由單個導(dǎo)線組成的控制線被分路到該與/或門上，因為控制信號總是對所有的總線信號有效。但出于簡化的原因，另外還假定所述的數(shù)據(jù)線僅由單個的導(dǎo)線構(gòu)成。
如此地構(gòu)造所述的相鄰單元，使得當(dāng)它們通過數(shù)據(jù)信號輸入線D1i～D4i向所示的總線節(jié)點發(fā)送數(shù)據(jù)信號時，總是還同時通過控制信號輸入線C1i～C4i輸出一個控制信號。相反，如果它們通過控制信號輸出線C1o～C4o接收到一個信號，則意味著同時還通過相應(yīng)的數(shù)據(jù)信號輸出線D1o～D4o向其送入一個信號。
下面假定，只有第一相鄰單元通過導(dǎo)線D1i和C1i向總線節(jié)點發(fā)送信號，而其余的三個相鄰單元恰好不發(fā)送。因為從三個控制信號輸入線C2i、C3i及C4i沒有信號輸入，所以三個相應(yīng)的“與”級22、23、24被截止，而“與”級21則通過控制信號輸入線C1i的置位被釋放。因此與/或門20的輸出端對應(yīng)于通過導(dǎo)線D1i輸入的第一相鄰單元的數(shù)據(jù)信號。
所述與/或門20的輸出端隨后被分路成4個數(shù)據(jù)信號輸出線D1o～D4o，使得所述的數(shù)據(jù)信號被傳送給四個所有相鄰的單元。但是，為了使這些相鄰單元實際上也以接收信號的形式接受該數(shù)據(jù)信號，而且-如果此處涉及其它的總線節(jié)點-把該信號傳送給下面的相鄰單元或發(fā)送/接收電路，那么還需要同時接收一個控制信號。由此可以實現(xiàn)所述的控制信號輸入線C1i還在“與”級21之前被分路，并注入到三個其它相鄰單元的控制信號輸出線C2o、C3o及C4o之中。
另外，從圖1所示的電路圖中還可以看出，每個控制信號輸出線C1o～C4o分別還前聯(lián)了一個或門31、32、33和34，而且向該或門注入了另外三個相鄰單元的控制信號輸入線的分路。因此，在所示的總線節(jié)點中只區(qū)分?jǐn)?shù)據(jù)信號輸出線D1o～D4o內(nèi)所傳送的信號是否為來自其它三個相連的單元之一。在所討論的只有第一個相連的單元進(jìn)行發(fā)送的情形下，若該單元在其相應(yīng)的控制信號輸出線C1o上不再接收其它的控制信號，則不再繼續(xù)處理所述的數(shù)據(jù)信號。利用這種方式可以確保進(jìn)行發(fā)送的單個發(fā)送/接收電路的信號總是只在一個方向上傳播，而不會流經(jīng)任何不理想的反饋回路。
圖2示出了怎樣利用圖1所示的總線節(jié)點-也即具有四個相鄰單元連接端的節(jié)點-來在14個發(fā)送/接收電路之間實現(xiàn)總線連接。在此，參考符號1表示上文講述的總線節(jié)點，而發(fā)送/接收電路用參考符號2表示?？偩€節(jié)點1或發(fā)送/接收電路2之同的連接線一共示出了4個導(dǎo)線(數(shù)據(jù)信號輸入線和數(shù)據(jù)信號輸出線，以及控制信號輸入線和控制信號輸出線)。如此來實施該整個總線系統(tǒng)，使得從一個發(fā)送/接收電路2發(fā)出的信號被分配到整個裝置上，以便所有其它的發(fā)送/接收電路2都能接收該信號。
如上所述，由于所輸入的數(shù)據(jù)信號及控制信號究竟是來自相鄰的其它總線節(jié)點1還是直接來自相連的發(fā)送/接收電路2對總線節(jié)點1來說并不重要，所以直接與總線節(jié)點1相連的發(fā)送/接收電路2的數(shù)量是不同的。在所示的星狀布置中，多個集中布置的總線節(jié)點1只與少量的發(fā)送/接收電路2直接相連-部分地甚至完全不與其相連-，而位于邊緣區(qū)的總線節(jié)點1具有多個通往該總線節(jié)點的直接連接。
從圖2也可以看出，本發(fā)明多路復(fù)用總線的這種實施方案的面積需要量遠(yuǎn)遠(yuǎn)小于已知的解決方案。尤其是連接線的總長度要小于如下情況的幾倍，即每個發(fā)送/接收電路2直接與所有其它的發(fā)送/接收電路2相連。
圖3再次用放大圖示出了所述數(shù)據(jù)信號線和控制信號線在中央總線節(jié)點1及兩個與之相連的其它總線節(jié)點1和兩個發(fā)送/接收電路2之間的分布。在此，不同導(dǎo)線所使用的參考符號與圖1是一致的。
數(shù)據(jù)線3在三個相互連接的總線節(jié)點之間的具體分布如圖4所示。借助該圖可再一次看出，在總線的任一分布方向上最多分布有兩個數(shù)據(jù)線3，其中第二個數(shù)據(jù)線用于反方向的數(shù)據(jù)傳輸。為了連接兩個位于外部的總線節(jié)點1，不需要其它的數(shù)據(jù)線。
使用這種總線節(jié)點1還可得出另一優(yōu)點，就是所述的信號總是可以通過與/或門20再次被“刷新”。因為在導(dǎo)線不中斷的情況下，信號渡越時間與導(dǎo)線長度成平方地增加，所以在該建議的總線系統(tǒng)中還可以縮短所述的信號渡越時間。該效應(yīng)另外還可以由布置于所述與/或門20之后的緩沖器(未示出)來支持。
如同上文已指出的一樣，在該解決方案中還可以毫無問題地改變所連接的總線用戶的數(shù)量。為了在圖2所示的總線電路中加入另一發(fā)送/接收電路2，只須譬如用一個總線節(jié)點1代替一個發(fā)送/接收電路2，然后將所述被代替的發(fā)送/接收電路以及新的發(fā)送/接收電路連接在該總線節(jié)點上。該變化不涉及所述裝置中其它區(qū)域內(nèi)的其余發(fā)送/接收電路2。因此，整個系統(tǒng)要比迄今已知的多路復(fù)用總線方案更加靈活。
顯然，所使用的總線節(jié)點1并不局限于與四個相鄰單元進(jìn)行連接。其它數(shù)量的連接在目前也是可能的，其中在總線的空間結(jié)構(gòu)中尤其可以提供6個相鄰的單元。同樣，與相鄰單元形成連接的數(shù)量也可以在單個總線系統(tǒng)內(nèi)進(jìn)行變化，其中，由真正同類的總線節(jié)點1構(gòu)成的組合顯然可以進(jìn)一步簡化整個結(jié)構(gòu)。此外，所述的發(fā)送/接收電路2和總線節(jié)點1不必象圖中一樣布置為星形。為連接14個發(fā)送/接收電路2可以構(gòu)想許多解決方案，譬如鏈形、樹形或金字塔形的布置。由此可以非常靈活地構(gòu)造整個系統(tǒng)，從而譬如可以最佳地利用預(yù)定的空間范圍。但是，利用圖2所示的布置可以有利地實現(xiàn)在兩個相隔最遠(yuǎn)的發(fā)送/接收電路2之間可以實現(xiàn)比鏈形解決方案更短的導(dǎo)線長度。
至此所講述的是如下的理想狀況，即在某個時間點上總是只有一個發(fā)送/接收電路2在總線上發(fā)送數(shù)據(jù)信號。這譬如可以通過如下方式來實現(xiàn)，即由中央控制邏輯來控制所有的發(fā)送/接收電路2，并決定恰好可以讓哪個發(fā)送/接收電路2進(jìn)行發(fā)送。由于所述控制邏輯在該情形下的任務(wù)與在使用三態(tài)總線時是相同的，所以也可以在本發(fā)明所建議的多路復(fù)用總線中應(yīng)用那兒已知的控制邏輯。但是，也可以構(gòu)想其它的可能性來控制整個總線。譬如可以用一種控制邏輯代替所述的發(fā)送/接收電路2來控制對所述總線節(jié)點1的作用，并在那兒控制不同“與”級的釋放。該控制可以集中地布置，但也可以局部地分布。也可以考慮如此來構(gòu)造所述的控制邏輯，使得所述的信號只在某些方向和某些總線區(qū)域中傳輸。
當(dāng)使用這種控制邏輯時，通常不會出現(xiàn)兩個發(fā)送/接收電路2同時在總線上發(fā)送信號。否則如果仍然是這種情況的話，則這會給同時的時延導(dǎo)致錯誤的結(jié)果。如果譬如至少一個發(fā)送/接收電路2發(fā)送一個1，則所有的總線用戶在其數(shù)據(jù)線上同樣接收到該1，而與同樣進(jìn)行發(fā)送的其它發(fā)送/接收電路2的數(shù)據(jù)信號無關(guān)。與三態(tài)總線相反，此時卻不會產(chǎn)生短路。
然而，當(dāng)兩個發(fā)送/接收電路2同時進(jìn)行發(fā)送時將會產(chǎn)生反饋回路，由此連續(xù)地在兩個相鄰的總線節(jié)點1之間交換數(shù)據(jù)信號。在該情形下，即便那時所有的發(fā)送/接收電路2已再次發(fā)送一個0，在所述總線的數(shù)據(jù)線上也還是保持曾發(fā)送過的1。該狀態(tài)將一直持續(xù)到只有一個發(fā)送/接收電路2單獨地輸出控制信號。如果由此總是只有一個發(fā)送/接收電路2進(jìn)行發(fā)送，那么這種反饋回路在相關(guān)的工作狀態(tài)中是不起作用的。但其理論上的出現(xiàn)將會在對借助CAD工具而新設(shè)計的結(jié)構(gòu)進(jìn)行試驗時帶來困難。
利用圖5所示的總線節(jié)點的改進(jìn)方案可以避免這種反饋回路。該改進(jìn)方案的特征在于，為了代替圖1中的中央與/或門20，此時使用了4個與/或門201～204，它們分別被聯(lián)接在四個數(shù)據(jù)信號輸出線D1o～D4o之前。但此時該與/或門201～204中“與”級的數(shù)量要比相鄰單元的數(shù)量少1，其中某一與/或門的“與”級的輸入信號只是來自于其余的相鄰單元，而不是來自于該與/或門本身，而且所述與/或門的輸出端被連接至一個饋入到相鄰單元之一中的數(shù)據(jù)信號輸出線上。在圖5所示的具體實施例中，這意味著屬于數(shù)據(jù)信號輸出線D1o的與/或門201只和第2、3、4個相鄰單元的數(shù)據(jù)信號輸入線相連。
因此，不僅象圖1所示的電路那樣避免了控制信號被返回到發(fā)送的相鄰單元中，而且避免了返回數(shù)據(jù)信號。于是，即使此時有兩個發(fā)送/接收電路2同時輸出控制信號，數(shù)據(jù)信號也只在一個方向上傳播一次，而不再在兩個總線節(jié)點1之間循環(huán)。但是，對于總是只有一個發(fā)送/接收電路2有效的正常工作情況，所給出的兩個電路是等價的。
如果所述的數(shù)據(jù)信號線由多個并行分布的導(dǎo)線組成，那么可以如此來改進(jìn)所述的總線系統(tǒng)，使得可以針對發(fā)送/接收電路2識別出恰好是哪個總線用戶進(jìn)行發(fā)送。這譬如可以通過如下方式來實現(xiàn)，即給一些數(shù)據(jù)信號線分配一些優(yōu)先級，其中，所述的發(fā)送/接收電路2在進(jìn)行發(fā)送時總是在其優(yōu)先的導(dǎo)線上附加地發(fā)送一個1。于是，可以為接收的發(fā)送/接收電路2識別出相應(yīng)的信號來自于哪里，并由此讓所述的發(fā)送/接收電路推導(dǎo)出優(yōu)先級判定。
另外，在由多個并行導(dǎo)線組成的總線中，還可以考慮一些總線用戶不請求所有的導(dǎo)線。倘若譬如前8個導(dǎo)線只用來傳送存儲器地址，那么一些總線用戶根據(jù)其功能將在這些導(dǎo)線上不發(fā)送或接收數(shù)據(jù)信號。另一方面，一些總線用戶原則上可以只進(jìn)行發(fā)送或只進(jìn)行接收。在該情形下，如果讓所述的總線節(jié)點只從某些方向上接收或在某些方向上傳送信號，那么就足夠了。為作此考慮，可以將所述的結(jié)構(gòu)與總線節(jié)點相互進(jìn)行匹配。譬如，可以省去所述與/或門中相應(yīng)多余的“與”級，或在圖5所示的總線節(jié)點中完全省去與/或門。
最后需要指出的是，本發(fā)明中單個總線節(jié)點的作用也可以用其它的邏輯電路、譬如NAND-NAD結(jié)構(gòu)來實現(xiàn)，以代替所示的與/或門20或201～204。譬如也可以構(gòu)想把整個總線系統(tǒng)構(gòu)造為負(fù)邏輯，然后為所述的與/或門使用相應(yīng)的或/與門以及NOR-NOR門結(jié)構(gòu)。
權(quán)利要求
1.由用于連接發(fā)送/接收電路(2)的多路復(fù)用器構(gòu)成的總線電路，所述的發(fā)送/接收電路具有一些連接線，用于輸出和接收數(shù)據(jù)信號及表明數(shù)據(jù)信號特征的控制信號，其特征在于所述的發(fā)送/接收電路(2)通過其連接線只與一個總線節(jié)點(1)相連，所述的總線節(jié)點自身又被連接在其它發(fā)送/接收電路(2)或其它總線節(jié)點(1)上，其中每個所述的總線節(jié)點(1)具有如下部分a)數(shù)據(jù)信號輸入線(D1i-D4i)和所屬的控制信號輸入線(C1i-C4i)，分別用于從所連接的發(fā)送/接收電路(2)或總線節(jié)點(1)中接收數(shù)據(jù)信號及表明數(shù)據(jù)信號特征的控制信號，b)數(shù)據(jù)信號輸出線(D1o-D4o)和所屬的控制信號輸出線(C1i-C4i)，分別用于向所連接的發(fā)送/接收電路(2)或總線節(jié)點(1)發(fā)送數(shù)據(jù)信號及表明數(shù)據(jù)信號特征的控制信號，c)一個第一電路，如果與所述數(shù)據(jù)信號同時地在所屬的控制信號輸入線(C1i-C4i)上接收到控制信號，則該第一電路被用來把所接收到的數(shù)據(jù)信號傳送給所連接的發(fā)送/接收電路(2)或總線節(jié)點(1)，以及d)一個第二電路，該第二電路被用來把所接收的控制信號傳送給除接收該控制信號的發(fā)送/接收電路(2)或總線節(jié)點(1)之外的所有相連接的發(fā)送/接收電路(2)或總線節(jié)點(1)。
2.如權(quán)利要求1所述的總線電路，其特征在于如此來構(gòu)造所述的第一電路，使得數(shù)據(jù)信號被傳送給所有連接的發(fā)送/接收電路(2)或總線節(jié)點(1)。
3.如權(quán)利要求2所述的總線電路，其特征在于所述的第一電路由一個與/或門(20)構(gòu)成，其輸入端被連接在所述的數(shù)據(jù)信號輸入線(D1i-D4i)和控制信號輸入線(C1i-C4i)上，而其輸出端被連接在所有的數(shù)據(jù)信號輸出線(D1o-D4o)上。
4.如權(quán)利要求1所述的總線電路，其特征在于如此來構(gòu)造所述的第一電路，使得數(shù)據(jù)信號被傳送給除接收該控制信號的發(fā)送/接收電路(2)或總線節(jié)點(1)之外的所有相連接的發(fā)送/接收電路(2)或總線節(jié)點(1)。
5.如權(quán)利要求4所述的總線電路，其特征在于所述的第一電路由與/或門(201-204)構(gòu)成，其輸出端總是被連接在-饋入到某一發(fā)送/接收電路(2)或總線節(jié)點(1)的-數(shù)據(jù)信號輸出線(D1o-D4o)上，而且其輸入端僅被連接在來自于其它發(fā)送/接收電路(2)或總線節(jié)點(1)的數(shù)據(jù)信號輸入線(D1i-D4i)和控制信號輸入線(C1i-C4i)上。
6.如上述權(quán)利要求中任一項所述的總線電路，其特征在于所述的第二電路由多個或門(31-34)構(gòu)成。
7.如上述權(quán)利要求中任一項所述的總線電路，其特征在于裝設(shè)一種控制邏輯，利用它來確保在某一時間點上總是只有一個單獨的發(fā)送/接收電路(2)發(fā)送信號。
8.如上述權(quán)利要求中任一項所述的總線電路，其特征在于裝設(shè)一種控制邏輯以便把數(shù)據(jù)信號傳送到所述的總線節(jié)點(1)中。
9.如上述權(quán)利要求中任一項所述的總線電路，其特征在于所連接的發(fā)送/接收電路(2)或總線節(jié)點(1)的數(shù)量對每個總線節(jié)點(1)而言是相同的。
10.如上述權(quán)利要求中任一項所述的總線電路，其特征在于所述的總線節(jié)點(1)被布置為星形。
11.如上述權(quán)利要求中任一項所述的總線電路，其特征在于在所述的數(shù)據(jù)信號輸出線(D1o-D4o)內(nèi)裝設(shè)了緩沖器。
12.如上述權(quán)利要求中任一項所述的總線電路，其特征在于在發(fā)送數(shù)據(jù)信號時，設(shè)置一種表征所述進(jìn)行發(fā)送的發(fā)送/接收電路(2)的標(biāo)志。
全文摘要
為了連接多個發(fā)送/接收電路(2),該發(fā)送/接收電路被連接在局部分配的總線節(jié)點(1)上,而該總線節(jié)點又可以與其它的發(fā)送/接收電路(2)或總線節(jié)點(1)相連。所述的總線節(jié)點(1)包含一個第一電路(20)和一個第二電路(31－34),如果與數(shù)據(jù)信號并行地發(fā)送一個控制信號,則所述的第一電路被用來傳送該數(shù)據(jù)信號,而所述的第二電路則被用來傳送所述的控制信號。
文檔編號H04L12/40GK1360777SQ00807663
公開日2002年7月24日 申請日期2000年3月1日 優(yōu)先權(quán)日1999年3月17日
發(fā)明者M·胡赫 申請人:因芬尼昂技術(shù)股份公司