專利名稱：衛(wèi)星多媒體數(shù)據(jù)接收裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)據(jù)通信和處理技術(shù)，更具體地說，涉及一種基于DVB標準的衛(wèi)星多媒體數(shù)據(jù)接收裝置。
現(xiàn)有技術(shù)中，為了利用衛(wèi)星傳送多媒體數(shù)據(jù)信號，需對各種規(guī)格的多媒體數(shù)據(jù)進行接收和還原，同時也希望輸出符合國際標準的數(shù)據(jù)格式，以便將之應(yīng)用到例如寬帶互連網(wǎng)訪問、視頻點播、遠程教育、遠程醫(yī)療、遠程會議、遠程購物及報刊發(fā)行等領(lǐng)域。而這些應(yīng)用均需要高速率的數(shù)據(jù)傳輸作為支持。而現(xiàn)有設(shè)備中，有的設(shè)備速率低，如ASDL下行最高速率只可到8Mbps，而ISDN最高速率只可到128Kbps，而且費用高，安裝復(fù)雜。無法滿足上述數(shù)據(jù)傳輸應(yīng)用的需求。
本發(fā)明的目的是提供一種衛(wèi)星多媒體數(shù)據(jù)接收裝置，可接收寬帶衛(wèi)星傳輸信號，高速處理利用衛(wèi)星信道傳輸?shù)母鞣N數(shù)據(jù)信號，同時具有帶寬大、速率高(可達60Mbps)、費用低、安裝簡單等優(yōu)點。
本實用新型的目的是這樣實現(xiàn)的，構(gòu)造一種衛(wèi)星多媒體數(shù)據(jù)接收裝置，包括連接在I2C總線上的QPSK一體化高頻頭單元(101、102)、主解碼單元(103-106、109)、視頻編碼單元(110)、音頻解碼單元(111)，還包括PCI接口及以太網(wǎng)絡(luò)接口單元(112、113)以及可編程邏輯單元(107-108)，其中，網(wǎng)絡(luò)接口單元(112、113)與可編程邏輯單元(107-108)之間有控制信號通道和MII接口通道，所述可編程邏輯單元(107-108)接收來自所述主解碼單元(103-106、109)的IP數(shù)據(jù)信號和控制信號，所述主解碼單元(103-106、109)接收來自所述QPSK一體化高頻頭單元(101、102)的TS流信號，還包括FLASH存儲器(105)向所述主解碼單元(103-106、109)提供下位機程序。
按照本實用新型提供的衛(wèi)星多媒體數(shù)據(jù)接收裝置，其特征在于，所述邏輯控制單元包括接口轉(zhuǎn)換邏輯單元和通訊控制邏輯單元，其中接口轉(zhuǎn)換邏輯單元與所述主解碼單元的主機接口單元連接，并提供MII接口給所述網(wǎng)絡(luò)連接單元。
按照本實用新型提供的衛(wèi)星多媒體數(shù)據(jù)接收裝置，其特征在于，還包括與邏輯控制單元的MII接口連接的網(wǎng)絡(luò)連接單元，所述網(wǎng)絡(luò)連接單元包括以太網(wǎng)接口芯片和PCI接口芯片。
實施本實用新型提供的衛(wèi)星多媒體數(shù)據(jù)接收裝置，由于是基于DVB數(shù)字電視標準，將接收通過衛(wèi)星傳輸?shù)臄?shù)字電視、數(shù)據(jù)流與常規(guī)ISP(internet服務(wù)提供商)返回鏈路結(jié)合起來，從而可以實現(xiàn)在用戶端提供數(shù)字電視、高速Internet瀏覽、高速數(shù)據(jù)下載、在線游玩及其它服務(wù)。通過利用IP OVER DVB系統(tǒng)的IP多點傳送功能，信息可以同時以兆位速度傳輸?shù)缴逃没蚣矣脗€人計算機上而無須與ISP持續(xù)連接。本實用新型的裝置以板卡形式的產(chǎn)品，方便地插接在計算機總線上，由于利用了通過天線接收衛(wèi)星傳輸信號，并將其中的信號進行解碼，分別從中還原分離出視頻和音頻信號，支持國際上符合DVB標準的任何數(shù)據(jù)，包括視頻、音頻和數(shù)據(jù)，同時具有用途廣、可靠性高和成本低的優(yōu)點。
以下結(jié)合附圖和實施例，進一步說明本實用新型的特點，附圖中

圖1是本實用新型的衛(wèi)星多媒體數(shù)據(jù)接收裝置的邏輯結(jié)構(gòu)示意圖；圖2是本實用新型的衛(wèi)星多媒體數(shù)據(jù)接收裝置的軟件結(jié)構(gòu)示意圖；圖3是圖1框圖中QPSK一體化高頻頭部分(101-102)的電路原理圖；圖4是圖1框圖中主解碼芯片MB87L2250部分(103-107、109)的電路原理圖；圖5是圖1框圖中音頻/視頻輸出部分(110-111)的電路原理圖；圖6是圖1框圖中總線接口部分(112-113)的電路原理圖；圖7是圖1框圖中自編邏輯部分(107-108)的電路原理圖；如圖1所示，本實用新型的衛(wèi)星多媒體數(shù)據(jù)接收裝置內(nèi)含I2C(InterIC Communication Protocol，內(nèi)部集成電路通信協(xié)議)總線，其中直接連接在I2C總線上的模塊包括高頻頭101、QPSK解調(diào)芯片102、ARC CPU 104、視頻編碼器110、PCM音頻編碼器111等。如圖1所示，高頻頭101通過天線(未示出)接收衛(wèi)星RF信號，產(chǎn)生IQ信號，送到QPSK解調(diào)芯片102進行Viterbi(一種容錯編碼標準)解碼、卷積去交織、RS(Reed-Solomon一種容錯編碼標準)解碼等信道解碼過程，并在I2C總線控制下，解出TS信號流，該TS流經(jīng)過解復(fù)用單元103(DEMUX)后，送到ARC CPU 104和MPEG2視音頻解碼單元109，在ARC CPU 104內(nèi)，在FLASH存儲器105提供的自編的下位機程序的控制下，從中恢復(fù)出高速IP數(shù)據(jù)，此高速IP數(shù)據(jù)經(jīng)ARC CPU105(該芯片為富士通提供的專用解碼芯片MB87L2250中的32位RISC CPU)的主機接口106，通過自編轉(zhuǎn)換邏輯電路107(可編程邏輯陣列FPGA采用品牌為XINLIX、型號為XCV50的集成電路)，將其轉(zhuǎn)換為Ethernet網(wǎng)絡(luò)接口芯片112(品牌為REALTEK、型號為RTL8130的集成電路)所能接收的MII數(shù)字接口，最后高速IP(網(wǎng)際協(xié)議)數(shù)據(jù)經(jīng)過PCI接口芯片113進入計算機的PCI總線。在此過程中，上位機和下位機必須互相通訊，以便互相傳遞控制信息和控制參數(shù)，這種通訊過程的實現(xiàn)是通過自編的通訊控制邏輯和自編的上位機和下位機通訊控制程序完成。
轉(zhuǎn)換邏輯電路107是指將ARC CPU(Fujitsu專用解碼芯片MBL2250中的32位RISC CPU)的Host Interface接口106轉(zhuǎn)成Ethernet網(wǎng)絡(luò)芯片112所能接收的MII數(shù)字接口，并且將下位機送來的IP數(shù)據(jù)信息轉(zhuǎn)換成Ethernet網(wǎng)絡(luò)接口芯片所能接收的IP包。
通訊控制邏輯電路108是指RTL8130的FLASH存儲器接口和ARC CPU的Host Interface接口106之間的邏輯電路，此通訊控制電路在上位機、下位機通訊軟件配合下，完成上位機與下位機之間的通訊。
在MPEG2視音頻解碼單元109中，將來自解復(fù)用單元103的信號解碼成視、音頻信號分別送到視頻編碼器110和PCM音頻解碼器111，并由視頻編碼器110產(chǎn)生視頻信號輸出，由PCM音頻解碼器111產(chǎn)生音頻輸出。
圖2示出本實用新型衛(wèi)星多媒體數(shù)據(jù)接收裝置的軟件結(jié)構(gòu)情況，上位機用戶通過上用戶界面程序201、上位機通訊應(yīng)用程序202、上位機通訊驅(qū)動程序203、下位機通訊驅(qū)動程序204、下位機通訊應(yīng)用程序205與下位機控制QPSK一體化高頻頭程序206、下位機控制解復(fù)用程序207、下位機解IP數(shù)據(jù)程序208以及下位機控制MPEG2視音頻解碼、視頻編碼器、PCM音頻解碼器程序209進行通訊；而下位機解IP數(shù)據(jù)程序208通過網(wǎng)絡(luò)驅(qū)動軟件210與基于IP各種協(xié)議的驅(qū)動軟件211與各種應(yīng)用軟件212進行交互。其中，下位機程序204-209存儲在圖1中的FLASH存儲器單元105中。
圖3示出圖1中QPSK一體化高頻頭部分(101-102)的電路原理，如圖所示，該部分主要包括型號為BS2F7HZ1170夏普(SHARP)一體化高頻頭。
圖4示出圖1中主解碼芯片MB87L2250部分(103-107、109)的電路原理，如圖所示，該部分主要包括型號為MB87L2250的主解碼芯片。
圖5示出圖1中音頻/視頻輸出部分(110-111)的電路原理，如圖所示，該部分主要包括集成電路U15和U5，其中型號為ADV7171的U15為視頻編碼芯片，型號為PCM1723的U5為PCM音頻編碼器(圖1中框111)。
圖6示出圖1中總線接口部分(112-113)的電路原理，如圖所示，這部分主要包括型號為RTL8130的集成電路U1以及接插件J2、J4等。
圖7示出圖1中自編邏輯部分(107-108)的電路原理，如圖所示，這部分主要包括型號為XCV50的集成電路。
現(xiàn)代信息社會中，各種網(wǎng)絡(luò)，特別是Internet網(wǎng)越來越普及，而本實用新型的裝置提供了一種利用衛(wèi)星信道，基于TCP/IP、UDP協(xié)議高速接收各類數(shù)據(jù)的方式，并且可滿足同時收看符合DVB標準的標準清晰度數(shù)字電視的要求。一個實驗性裝置可達到的具體技術(shù)指標如下1、符合DVB ETSI/EN 301 192標準，支持 數(shù)據(jù)管道(Data Piping)數(shù)據(jù)流(Data Streaming)多協(xié)議封裝(Multiprotocol Encapsulation)。1、可接收高達60Mbps的數(shù)據(jù)流2、支持FTP、HTTP、SMTP協(xié)議3、支持IP單目(Unicast)接收、多目(Multicast)接收4、符合PCI2.2總線規(guī)范工作頻率范圍950MHz～2150MHz。
權(quán)利要求1.一種衛(wèi)星多媒體數(shù)據(jù)接收裝置，其特征在于，包括連接在I2C總線上的QPSK一體化高頻頭單元(101、102)、主解碼單元(103-106、109)、視頻編碼單元(110)、音頻解碼單元(111)，還包括網(wǎng)絡(luò)接口單元(112、113)以及可編程邏輯單元(107-108)，其中，以太網(wǎng)絡(luò)接口及PCI接口單元(112、113)與可編程邏輯單元(107-108)之間有控制信號通道和MII接口通道，所述可編程邏輯單元(107-108)接收來自所述主解碼單元(103-106、109)的IP數(shù)據(jù)信號和控制信號，所述主解碼單元(103-106、109)接收來自所述QPSK一體化高頻頭單元(101、102)的TS流信號，還包括FLASH存儲器(105)向所述主解碼單元(103-106、109)提供下位機程序。
2.根據(jù)權(quán)利要求1所述衛(wèi)星多媒體數(shù)據(jù)接收裝置，其特征在于，所述主解碼單元對來自QPSK一體化高頻頭單元(101、102)的TS信號流由解復(fù)用單元103(DEMUX)進行解復(fù)用，再送到包含在主譯碼單元中的ARC CPU 104和MPEG2視音頻解碼單元109，在ARCCPU 104內(nèi)，在所述FLASH存儲器105提供的自編的下位機程序的控制下，從中恢復(fù)出高速IP數(shù)據(jù)送到接口106。
3.根據(jù)權(quán)利要求1所述衛(wèi)星多媒體數(shù)據(jù)接收裝置，其特征在于，包含在所述可編程邏輯單元中的自編轉(zhuǎn)換邏輯電路107將來自所述接口106的IP數(shù)據(jù)轉(zhuǎn)換為MII數(shù)字接口標準，經(jīng)過PCI接口芯片113送到計算機的PCI總線。
專利摘要一種基于MPEG—2/DVB標準衛(wèi)星多媒體數(shù)據(jù)接收裝置,包括I
文檔編號H04B7/15GK2457799SQ00239849
公開日2001年10月31日 申請日期2000年10月24日 優(yōu)先權(quán)日2000年10月24日
發(fā)明者袁明 申請人:深圳市同洲電子有限公司