采用低壓器件的大擺幅驅(qū)動器的制造方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及接口設(shè)計技術(shù)領(lǐng)域，特別涉及一種采用低壓器件的大擺幅驅(qū)動器。
【【背景技術(shù)】】
[0002]隨著半導(dǎo)體工藝的發(fā)展和晶體管尺寸的不斷縮小，所要求的電源電壓越來越低。1/0(輸入/輸出)接口的電壓從5v、3.3v降低到現(xiàn)在的1.8V。因?yàn)榫w管溝道尺寸越來越小以及柵極絕緣層越來越薄，器件所能容忍的最高電壓也變得越來越低。但是傳統(tǒng)的接口電學(xué)標(biāo)準(zhǔn)都是以3.3v和5v等電源電壓指定的，為了兼容傳統(tǒng)接口的電子設(shè)備，采用低壓器件實(shí)現(xiàn)高電源電壓的接口電路已經(jīng)成為了一種挑戰(zhàn)。
[0003]以USB(Universal Serial Bus，通用串行總線)標(biāo)準(zhǔn)為例，由于USB1.1的電學(xué)特性是規(guī)定在低速和高速模式下，驅(qū)動器的輸出必須要滿足O到3.0v的輸出擺幅。而在最先進(jìn)半導(dǎo)體制造工藝中，比如SMIC(中芯國際集成電路制造有限公司)28nm工藝，3.3v的晶體管與1.8v的晶體管是不能同時存在的，也就是說為了滿足某些傳統(tǒng)接口的電學(xué)標(biāo)準(zhǔn)，必須將所有的1.8v的接口電路全都改成3.3v晶體管實(shí)現(xiàn)。大規(guī)模采用3.3v晶體管作為接口電路，不僅增加了芯片的面積和功耗，而且與半導(dǎo)體技術(shù)的更新進(jìn)步的潮流是違背的。
[0004]圖1a 為 PMOS(P-channel Metal Oxide Semiconductor)晶體管的不意圖，圖1b為 NMOS(N-channel Metal Oxide Semiconductor)晶體管的不意圖。所述 1.8v 的晶體管的定義是源、柵、漏(S、G、D)任何相互兩端的電壓差不能超過1.8v，3.3v的晶體管的定義是源、柵、漏任何相互兩端的電壓差不能超過3.3v。
[0005]因此，有必要提供一種改進(jìn)的技術(shù)方案來解決上述問題。
【【實(shí)用新型內(nèi)容】】
[0006]本實(shí)用新型的目的在于提供一種采用低壓器件的大擺幅驅(qū)動器，其可以利用低壓器件實(shí)現(xiàn)大擺幅的輸出。
[0007]為了解決上述問題，本實(shí)用新型提供一種采用低壓器件的大擺幅驅(qū)動器，其包括:電平提升電路，其包括PMOS晶體管pml、pm2、pm3、pm4，NMOS晶體管nml、nm2、nm3和nm5，其中PMOS晶體管pml、pm3，NMOS晶體管nml和nm3依次串聯(lián)于第一電源電壓和接地端之間，PMOS晶體管pm2、pm4，NM0S晶體管nm2和nm5依次串聯(lián)于第一電源電壓和接地端之間，晶體管pml的柵極與晶體管Pm2的漏極相連，晶體管pm2的柵極與晶體管pml的漏極相連，晶體管pm3的柵極與晶體管pm4的柵極相連后與偏置電壓相連，晶體管nml的柵極與晶體管nm2的柵極相連后與偏置電壓相連，晶體管pm3和晶體管nml的連接節(jié)點(diǎn)為節(jié)點(diǎn)outl ;復(fù)制反相電路，其包括PMOS晶體管pm5、pm6，匪OS晶體管nm8和nm7，其中PMOS晶體管pm5、pm6,NM0S晶體管nm8和nm7依次串聯(lián)于第一電源電壓和接地端之間，晶體管pm5的柵極與晶體管pm2的漏極相連，晶體管pm6的柵極與晶體管pm4的柵極相連，晶體管nm8的柵極與晶體管nm2的柵極相連，晶體管nm7的柵極與晶體管nm5的漏極相連，晶體管pm6和晶體管nm8的連接節(jié)點(diǎn)為節(jié)點(diǎn)out2 ;第一輸出驅(qū)動單元，其包括PMOS晶體管pml2、pm7、pm9、電阻res 1、NMOS晶體管nm9、nml2、nml4和電阻res3，其中PMOS晶體管pm7、pm9、電阻res 1、電阻res3、NM0S晶體管nml2、nml4依次串聯(lián)在第一電源電壓和接地端之間，PMOS晶體管pml2和NMOS晶體管nm9串聯(lián)在晶體管pm7的柵極和晶體管nml4的柵極之間，PMOS晶體管pml2和NMOS晶體管nm9的連接節(jié)點(diǎn)與所述節(jié)點(diǎn)outl相連；第二輸出驅(qū)動單元，其包括PMOS晶體管pml K pm8、pmlO、電阻 resO、NMOS 晶體管 nmlO、nml K nml 3 和電阻 res2，其中 PMOS 晶體管pm8、pmlO、電阻resO、電阻res2、NMOS晶體管nmll、nml3依次串聯(lián)在第一電源電壓和接地端之間，PMOS晶體管pmll和NMOS晶體管nmlO串聯(lián)在晶體管pm8的柵極和晶體管nml3的柵極之間，晶體管pml2、pmll、pmlO、pm9的柵極互聯(lián)并與偏置電壓相連，PMOS晶體管pmll和NMOS晶體管nmlO的連接節(jié)點(diǎn)與所述節(jié)點(diǎn)out2相連，晶體管nm9、nml0、nmll、nml2的柵極互聯(lián)并與偏置電壓相連，電阻resO和res2的連接節(jié)點(diǎn)與電阻resl和res3的連接節(jié)點(diǎn)相連后形成輸出端Dout，第一電源電壓的電壓值高于偏置電壓的電壓值。
[0008]進(jìn)一步的，晶體管nm3的柵極接收輸入信號Din，晶體管nm5的柵極接收輸入信號Din的反相信號Dinb。
[0009]進(jìn)一步的，所述大擺幅驅(qū)動器還包括有NMOS晶體管nm4和nm6，其中晶體管nm4與晶體管nm3并聯(lián)，晶體管nm6與晶體管nm5并聯(lián)，輸入信號Din依次經(jīng)過第一反相器形成反相信號Dinb，再經(jīng)過第二反相器形成延遲信號Din_dly，再經(jīng)過第三反相器形成反相信號Dinb的延遲信號Dinb_dly，晶體管nm3的柵極接收輸入信號Din，晶體管nm5的柵極接收輸入信號Din的反相信號Dinb，晶體管nm4的柵極接收輸入信號Din的延遲信號Din_dly，晶體管nm6的柵極接收反相信號Dinb的延遲信號Dinb_dly。
[0010]進(jìn)一步的，各個晶體管的耐壓低于第一電源電壓。
[0011]進(jìn)一步的，晶體管pml的源極與第一電源電壓相連，晶體管pml的漏極與晶體管pm3的源極相連，晶體管pm3的漏極與晶體管nml的漏極相連，晶體管nml的源極與晶體管nm3的漏極相連，晶體管nm3的源極與接地端相連，晶體管pm2的源極與第一電源電壓相連，晶體管pm2的漏極與晶體管pm4的源極相連，晶體管pm4的漏極與晶體管nm2的漏極相連，晶體管nm2的源極與晶體管nm5的漏極相連，晶體管nm5的源極與接地端相連；晶體管pm5的源極與第一電源電壓相連，晶體管pm5的漏極與晶體管pm6的源極相連，晶體管pm6的漏極與晶體管nm8的漏極相連，晶體管nm8的源極與晶體管nm7的漏極相連，晶體管nm7的源極與接地端相連；晶體管pm7的源極與第一電源電壓相連，晶體管pm7的漏極與晶體管pm9的源極相連，晶體管pm9的漏極通過電阻resl和res3與晶體管nml2的漏極相連，晶體管nml2的源極與晶體管nml4的漏極相連，晶體管nml4的源極與接地端相連；晶體管pm8的源極與第一電源電壓相連，晶體管pm8的漏極與晶體管pmlO的源極相連，晶體管pmlO的漏極通過電阻resO和res2與晶體管nmll的漏極相連，晶體管nmll的源極與晶體管nml3的漏極相連，晶體管nml3的源極與接地端相連；晶體管pml2的源極與晶體管pm7的柵極相連，晶體管pml2的漏極與晶體管nm9的漏極相連，晶體管nm9的源極與晶體管nml4的柵極相連，晶體管pmll的源極與晶體管pm8的柵極相連，晶體管pmll的漏極與晶體管nmlO的漏極相連，晶體管nmlO的源極與晶體管nml3的柵極相連。
[0012]進(jìn)一步的，各個NMOS晶體管的襯體與接地端相連，各個PMOS晶體管的襯體與第一電源電壓相連。
[0013]與現(xiàn)有技術(shù)相比，本實(shí)用新型利用低壓器件實(shí)現(xiàn)大擺幅的輸出。
【【附圖說明】】
[0014]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0015]圖1a和圖1b不出了 PMOS晶體管和NMOS晶體管的器件不意圖；
[0016]圖2為本實(shí)用新型在一個實(shí)施例中的大擺幅驅(qū)動器的電路示意圖。
【【具體實(shí)施方式】】
[0017]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
[0018]此處所稱的“一個實(shí)施例”或“實(shí)施例”是指可包含于本實(shí)用新型至少一個實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實(shí)施例中