一種眼圖采樣與重建硬件電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于通信傳輸信號(hào)的測(cè)量技術(shù)領(lǐng)域，具體涉及一種眼圖采樣與重建硬件電路。
【背景技術(shù)】
[0002]現(xiàn)代通信傳輸系統(tǒng)中，信號(hào)在傳輸過(guò)程中由于各種原因會(huì)導(dǎo)致?lián)p傷，很多情況下是由于傳輸距離遠(yuǎn)或是接頭老化致使信號(hào)衰減，從而發(fā)生誤碼。眼圖是評(píng)估串行數(shù)字信號(hào)質(zhì)量的一種非常直觀、高效的測(cè)量手段。而且隨著信號(hào)速率的提高，傳統(tǒng)示波器的采樣率也已無(wú)法滿足波形重建的需求，而眼圖作為評(píng)估串行數(shù)字信號(hào)質(zhì)量的一種非常直觀、高效的測(cè)量手段，使得專用的眼圖分析儀器成為信號(hào)質(zhì)量檢測(cè)的不二之選。
[0003]在眼圖分析儀器中，波形采集系統(tǒng)是實(shí)現(xiàn)眼圖測(cè)試的最重要環(huán)節(jié)，在高速信號(hào)領(lǐng)域，完成對(duì)信號(hào)的準(zhǔn)確跟蹤并保證足夠的采樣率需要良好設(shè)計(jì)的采樣系統(tǒng)來(lái)實(shí)現(xiàn)，因此，采樣時(shí)鐘延時(shí)電路是實(shí)現(xiàn)系統(tǒng)等效采樣的關(guān)鍵電路。但是，現(xiàn)有的采樣電路，其電路抗干擾能力及電路穩(wěn)定性能較差，且采樣與數(shù)據(jù)處理難以實(shí)現(xiàn)同步，從而難以確保AD轉(zhuǎn)換過(guò)程中的轉(zhuǎn)換精度。
【實(shí)用新型內(nèi)容】
[0004]為解決上述技術(shù)問(wèn)題，本實(shí)用新型的目的在于提供一種具有抗干擾能力強(qiáng)、電路運(yùn)行的穩(wěn)定性好且模數(shù)轉(zhuǎn)換的精度高的眼圖采樣與重建硬件電路，以解決現(xiàn)有采樣電路抗干擾能力及電路穩(wěn)定性能較差、難以確保AD轉(zhuǎn)換過(guò)程中的轉(zhuǎn)換精度的缺陷。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型之一種眼圖采樣與重建硬件電路，其特征在于:其包括采樣保持電路、ADC驅(qū)動(dòng)電路、ADC采樣電路、延時(shí)電路、時(shí)鐘電路，所述的采樣保持電路與需要進(jìn)行數(shù)字化處理的信號(hào)源模塊相連，用于采集模擬信號(hào)源輸入電壓在某一時(shí)刻的瞬時(shí)值，并在ADC采樣電路進(jìn)行模數(shù)轉(zhuǎn)換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換；所述的ADC驅(qū)動(dòng)電路串聯(lián)于所述的ADC采樣電路與采樣保持電路之間，用于將所述采樣保持電路從信號(hào)源模塊中采集的單端信號(hào)轉(zhuǎn)換為差分信號(hào)，并對(duì)信號(hào)進(jìn)行放大，以供ADC電路進(jìn)行模數(shù)轉(zhuǎn)換；所述時(shí)鐘電路的輸入端與所述的信號(hào)源模塊相連，為所述的時(shí)鐘電路提供同源時(shí)鐘，且所述延時(shí)電路的輸出端與所述的ADC采樣電路電性相連，以提供全局時(shí)鐘和精確的延時(shí)時(shí)鐘。
[0006]在上述方案的基礎(chǔ)上優(yōu)選，所述的眼圖采樣與重建硬件電路進(jìn)一步還包括一時(shí)鐘轉(zhuǎn)換電路，且該時(shí)鐘轉(zhuǎn)換電路連接于所述的ADC采樣電路與延時(shí)電路之間，用于將單端時(shí)鐘信號(hào)轉(zhuǎn)換為差分時(shí)鐘信號(hào)，以給ADC電路提供轉(zhuǎn)換時(shí)鐘信號(hào)。
[0007]在上述方案的基礎(chǔ)上優(yōu)選，所述的延時(shí)電路包括依次連接的LVTTL時(shí)鐘發(fā)生模塊、LVTTL轉(zhuǎn)LVPECL模塊以及可編程步進(jìn)延時(shí)模塊。
[0008]在上述方案的基礎(chǔ)上優(yōu)選，所述的可編程步進(jìn)延時(shí)模塊包括相互連接的步進(jìn)延時(shí)模塊與延時(shí)控制模塊，所述步進(jìn)延時(shí)模塊與延時(shí)控制模塊均與LVTTL轉(zhuǎn)LVPECL模塊連接。
[0009]在上述方案的基礎(chǔ)上優(yōu)選，所述的眼圖采樣與重建硬件電路還包括一帶顯示屏的控制機(jī)，所述的ADC采樣電路輸出端與所述的控制機(jī)相連，并使得所述控制機(jī)的輸出端與所述的延時(shí)電路電性相連。
[0010]本實(shí)用新型與現(xiàn)有技術(shù)相比，其有益效果是:本實(shí)用新型的一種眼圖采樣與重建硬件電路，通過(guò)ADC驅(qū)動(dòng)電路將單端信號(hào)轉(zhuǎn)換為差分信號(hào)，同時(shí)通過(guò)時(shí)鐘轉(zhuǎn)換電路將單端時(shí)鐘信號(hào)轉(zhuǎn)換為差分時(shí)鐘信號(hào)，可以極大地提高電路抗干擾能力，提高AD轉(zhuǎn)換的精度；同時(shí)，采用統(tǒng)一的時(shí)鐘源，并配備步進(jìn)延時(shí)時(shí)基模塊，可保證各模塊同步有序進(jìn)行，提高電路運(yùn)行效率和穩(wěn)定性。
【附圖說(shuō)明】
[0011]圖1是本實(shí)用新型的一種眼圖采樣與重建硬件電路的結(jié)構(gòu)框圖；
[0012]圖2是本實(shí)用新型的延時(shí)電路的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0013]為詳細(xì)說(shuō)明本實(shí)用新型之技術(shù)內(nèi)容、構(gòu)造特征、所達(dá)成目的及功效，以下茲例舉實(shí)施例并配合附圖詳予說(shuō)明。
[0014]請(qǐng)參閱圖1所示，并結(jié)合圖2所示，本實(shí)用新型提供一種眼圖采樣與重建硬件電路，其特征在于:其包括采樣保持電路、ADC驅(qū)動(dòng)電路、ADC采樣電路、延時(shí)電路、時(shí)鐘電路，所述的采樣保持電路與需要進(jìn)行數(shù)字化處理的信號(hào)源模塊相連，用于采集模擬信號(hào)源輸入電壓在某一時(shí)刻的瞬時(shí)值，并在ADC采樣電路進(jìn)行模數(shù)轉(zhuǎn)換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換；所述的ADC驅(qū)動(dòng)電路串聯(lián)于所述的ADC采樣電路與采樣保持電路之間，用于將所述采樣保持電路從信號(hào)源模塊中采集的單端信號(hào)轉(zhuǎn)換為差分信號(hào)，并對(duì)信號(hào)進(jìn)行放大，以供ADC電路進(jìn)行模數(shù)轉(zhuǎn)換；所述時(shí)鐘電路的輸入端與所述的信號(hào)源模塊相連，為所述的時(shí)鐘電路提供同源時(shí)鐘，且所述延時(shí)電路的輸出端與所述的ADC采樣電路電性相連，以提供全局時(shí)鐘和精確的延時(shí)時(shí)鐘。優(yōu)選的，本實(shí)用新型的眼圖采樣與重建硬件電路還包括一時(shí)鐘轉(zhuǎn)換電路，且該時(shí)鐘轉(zhuǎn)換電路連接于ADC采樣電路與延時(shí)電路之間，用于將單端時(shí)鐘信號(hào)轉(zhuǎn)換為差分時(shí)鐘信號(hào)，以給ADC電路提供轉(zhuǎn)換時(shí)鐘信號(hào)。
[0015]本發(fā)明通過(guò)ADC驅(qū)動(dòng)電路將單端信號(hào)轉(zhuǎn)換為差分信號(hào)，同時(shí)通過(guò)時(shí)鐘轉(zhuǎn)換電路將單端時(shí)鐘信號(hào)轉(zhuǎn)換為差分時(shí)鐘信號(hào)，其目的是用于提高電路抗干擾能力，降低噪聲，提高AD轉(zhuǎn)換的精度。ADC采樣電路，ADC驅(qū)動(dòng)電路與時(shí)鐘轉(zhuǎn)換電路均為現(xiàn)有公知技術(shù)，這里對(duì)其原理作用等不再贅述。其中，ADC采樣電路優(yōu)先采用高分辨率的差分AD芯片，具體可選用型號(hào)為 AD9244、AD9445、AD7671 或 AD7677 中的一種。
[0016]請(qǐng)繼續(xù)參閱圖2所示，本實(shí)用新型的延時(shí)電路包括依次連接的LVTTL時(shí)鐘發(fā)生模塊、LVTTL轉(zhuǎn)LVPECL模塊以及可編程步進(jìn)延時(shí)模塊，其中，可編程步進(jìn)延時(shí)模塊包括相互連接的步進(jìn)延時(shí)模塊與延時(shí)控制模塊，步進(jìn)延時(shí)模塊與延時(shí)控制模塊均與LVTTL轉(zhuǎn)LVPECL模塊連接。其中，LVTTL時(shí)鐘發(fā)生模塊，用于提供LVTTL電平時(shí)鐘源，其內(nèi)部采用了高穩(wěn)定性的VCTCXO晶振(壓控溫度補(bǔ)償晶體振蕩器)，保證時(shí)鐘時(shí)基漂移小，保證了 AD取樣及轉(zhuǎn)換的高精度；LVTTL轉(zhuǎn)LVPECL模塊用于將LVTTL (Low Voltage TTL，低電壓晶體管-晶體管邏輯)電平轉(zhuǎn)換為L(zhǎng)VPECL (Low Voltage Positive ECL,低壓正的射極親合邏輯)電平，同時(shí)提高電平的轉(zhuǎn)換響應(yīng)速度和減小信號(hào)的傳輸延遲，傳輸延遲可達(dá)到幾個(gè)ns甚至更少；可編程步進(jìn)延時(shí)模塊用于提供全局時(shí)鐘和精確的步進(jìn)延時(shí)時(shí)鐘。
[0017]在上述方案的基礎(chǔ)上優(yōu)選，的眼圖采樣與重建硬件電路還包括一帶顯示屏的控制機(jī)，所述的ADC采樣電路輸出端與所述的控制機(jī)相連，并使得所述控制機(jī)的輸出端與所述的延時(shí)電路電性相連。
[0018]本發(fā)明在AD采樣電路與信號(hào)源模塊之間配備了延時(shí)電路，用于在模數(shù)轉(zhuǎn)換工作過(guò)程中提供全局時(shí)鐘并提供精確的步進(jìn)延時(shí)時(shí)鐘，以保證各功能電路同步有序地工作，有效提高電路的運(yùn)行效率和穩(wěn)定性，其中，延時(shí)電路的工作基本原理為:由LVTTL時(shí)鐘發(fā)生模塊將外部輸入的全局時(shí)鐘(由時(shí)鐘電路提供)轉(zhuǎn)換為L(zhǎng)VTTL時(shí)鐘，LVTTL轉(zhuǎn)LVPECL模塊對(duì)該時(shí)鐘進(jìn)行提速，提速后的時(shí)鐘一方面送往步進(jìn)延時(shí)模塊做輸入，另一方面送往延時(shí)控制模塊做延時(shí)同步觸發(fā)。延時(shí)控制模塊受控制機(jī)的控制，控制機(jī)將相應(yīng)命令寫(xiě)入延時(shí)控制模塊后啟動(dòng)對(duì)步進(jìn)延時(shí)模塊的輸入時(shí)鐘進(jìn)行延時(shí)輸出，步進(jìn)延時(shí)模塊的輸出信號(hào)送往控制機(jī)、時(shí)鐘轉(zhuǎn)換電路以及信號(hào)源模塊，保證了各功能電路同步有序地工作，可有效提高電路的運(yùn)行效率和穩(wěn)定性。
[0019]本實(shí)用新型通過(guò)采用高分辨率的差分AD芯片，同時(shí)利用ADC驅(qū)動(dòng)電路將單端信號(hào)轉(zhuǎn)換為差分信號(hào)，利用時(shí)鐘轉(zhuǎn)換電路將單端時(shí)鐘信號(hào)轉(zhuǎn)換為差分信號(hào)，可以極大地提高電路的抗干擾能力，降低噪聲，提供模數(shù)轉(zhuǎn)換的精度；此外，還采用了統(tǒng)一的時(shí)鐘源，并配備了延時(shí)電路，保證了各功能電路同步有序地工作，有效提尚了電路的運(yùn)彳丁效率和穩(wěn)定性。
[0020]綜上所述，僅為本實(shí)用新型之較佳實(shí)施例，不以此限定本實(shí)用新型的保護(hù)范圍，凡依本實(shí)用新型專利范圍及說(shuō)明書(shū)內(nèi)容所作的等效變化與修飾，皆為本實(shí)用新型專利涵蓋的范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種眼圖采樣與重建硬件電路，其特征在于:其包括采樣保持電路、ADC驅(qū)動(dòng)電路、ADC采樣電路、延時(shí)電路、時(shí)鐘電路，所述的采樣保持電路與需要進(jìn)行數(shù)字化處理的信號(hào)源模塊相連，用于采集模擬信號(hào)源輸入電壓在某一時(shí)刻的瞬時(shí)值，并在ADC采樣電路進(jìn)行模數(shù)轉(zhuǎn)換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換；所述的ADC驅(qū)動(dòng)電路串聯(lián)于所述的ADC采樣電路與采樣保持電路之間，用于將所述采樣保持電路從信號(hào)源模塊中采集的單端信號(hào)轉(zhuǎn)換為差分信號(hào)，并對(duì)信號(hào)進(jìn)行放大，以供ADC電路進(jìn)行模數(shù)轉(zhuǎn)換；所述時(shí)鐘電路的輸入端與所述的信號(hào)源模塊相連，為所述的時(shí)鐘電路提供同源時(shí)鐘，且所述延時(shí)電路的輸出端與所述的ADC采樣電路電性相連，以提供全局時(shí)鐘和精確的延時(shí)時(shí)鐘。
2.如權(quán)利要求1所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的眼圖采樣與重建硬件電路進(jìn)一步還包括一時(shí)鐘轉(zhuǎn)換電路，且該時(shí)鐘轉(zhuǎn)換電路連接于所述的ADC采樣電路與延時(shí)電路之間，用于將單端時(shí)鐘信號(hào)轉(zhuǎn)換為差分時(shí)鐘信號(hào)，以給ADC電路提供轉(zhuǎn)換時(shí)鐘信號(hào)。
3.如權(quán)利要求2所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的延時(shí)電路包括依次連接的LVTTL時(shí)鐘發(fā)生模塊、LVTTL轉(zhuǎn)LVPECL模塊以及可編程步進(jìn)延時(shí)模塊。
4.如權(quán)利要求3所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的可編程步進(jìn)延時(shí)模塊包括相互連接的步進(jìn)延時(shí)模塊與延時(shí)控制模塊，所述步進(jìn)延時(shí)模塊與延時(shí)控制模塊均與LVTTL轉(zhuǎn)LVPECL模塊連接。
5.如權(quán)利要求1所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的眼圖采樣與重建硬件電路還包括一帶顯示屏的控制機(jī)，所述的ADC采樣電路輸出端與所述的控制機(jī)相連，并使得所述控制機(jī)的輸出端與所述的延時(shí)電路電性相連。
【專利摘要】一種眼圖采樣與重建硬件電路,其包括采樣保持電路、ADC驅(qū)動(dòng)電路、ADC采樣電路、延時(shí)電路、時(shí)鐘電路，采樣保持電路與需要進(jìn)行數(shù)字化處理的信號(hào)源模塊相連；ADC驅(qū)動(dòng)電路串聯(lián)于ADC采樣電路與采樣保持電路之間；時(shí)鐘電路的輸入端與信號(hào)源模塊相連，為時(shí)鐘電路提供同源時(shí)鐘，且延時(shí)電路的輸出端與ADC采樣電路電性相連，以提供全局時(shí)鐘和精確的延時(shí)時(shí)鐘。本實(shí)用新型的目的在于提供一種具有抗干擾能力強(qiáng)、電路運(yùn)行的穩(wěn)定性好且模數(shù)轉(zhuǎn)換的精度高的眼圖采樣與重建硬件電路，以解決現(xiàn)有采樣電路抗干擾能力及電路穩(wěn)定性能較差、難以確保AD轉(zhuǎn)換過(guò)程中的轉(zhuǎn)換精度的缺陷。
【IPC分類】H03M1-54
【公開(kāi)號(hào)】CN204272086
【申請(qǐng)?zhí)枴緾N201420767874
【發(fā)明人】周鵬
【申請(qǐng)人】武漢普賽斯電子技術(shù)有限公司
【公開(kāi)日】2015年4月15日
【申請(qǐng)日】2014年12月9日