針對(duì)單線(xiàn)協(xié)議從單元的驅(qū)動(dòng)器電路的制作方法
【專(zhuān)利摘要】描述了一種用于單線(xiàn)協(xié)議從單元的驅(qū)動(dòng)器電路，包括：至少一個(gè)電流鏡，所述電流鏡包括第一晶體管(MP1、MN3)和第二晶體管(MP2、MN4)，其中，兩個(gè)晶體管的柵極連接到偏置節(jié)點(diǎn)(PBIAS、S2BIAS)，并且所述第二晶體管適于傳導(dǎo)鏡像電流(I2、IOUT)，所述鏡像電流(I2、IOUT)等于所述第一晶體管傳導(dǎo)的電流(I1、I2)乘以預(yù)定因子；偏置晶體管(MP3、MN5)，用于響應(yīng)于控制信號(hào)(ABUF、AN)，選擇性地將偏置節(jié)點(diǎn)與預(yù)定電勢(shì)(VDD、GND)相連和斷開(kāi)；以及電流提升元件，用于當(dāng)控制信號(hào)使偏置晶體管將偏置節(jié)點(diǎn)與預(yù)定電勢(shì)斷開(kāi)時(shí)，在預(yù)定時(shí)間段期間向偏置節(jié)點(diǎn)提供提升電流(I1P、I2P)。還描述了一種包括驅(qū)動(dòng)器電路的通用集成電路卡設(shè)備。
【專(zhuān)利說(shuō)明】
針對(duì)單線(xiàn)協(xié)議從單元的驅(qū)動(dòng)器電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及單線(xiàn)協(xié)議(SWP)通信領(lǐng)域，具體地，涉及一種針對(duì)SWP從單元的驅(qū)動(dòng)器電路和包括這種驅(qū)動(dòng)器電路的通用集成電路卡(UICC)設(shè)備。
【背景技術(shù)】
[0002 ]單線(xiàn)協(xié)議(SffP)是統(tǒng)一集成電路卡(UICC)和近場(chǎng)通信(NFC)設(shè)備之間的通信鏈路，其中，NFC設(shè)備用作主設(shè)備并且UICC用作從設(shè)備。從設(shè)備以電流的形式向主設(shè)備提供通信信號(hào)。
[0003 ]針對(duì)UICC從設(shè)備的現(xiàn)有驅(qū)動(dòng)器電路在滿(mǎn)足SWP協(xié)議的時(shí)間需求同時(shí)使功耗保持較低這一方面遇到困難。
[0004]因此，需要能夠可靠地滿(mǎn)足SWP時(shí)間需求和最小功耗的改進(jìn)的從驅(qū)動(dòng)器電路。

【發(fā)明內(nèi)容】

[0005]可以通過(guò)根據(jù)獨(dú)立權(quán)利要求的主題來(lái)滿(mǎn)足該需求。在從屬權(quán)利要求中闡述了本發(fā)明的有利實(shí)施例。
[0006]根據(jù)本發(fā)明的第一方面，提供了一種用于單線(xiàn)協(xié)議從單元的驅(qū)動(dòng)器電路。所述驅(qū)動(dòng)器電路包括:(a)至少一個(gè)電流鏡，所述電流鏡包括第一晶體管和第二晶體管，其中，兩個(gè)晶體管的柵極連接到偏置節(jié)點(diǎn)，并且所述第二晶體管適于傳導(dǎo)鏡像電流，所述鏡像電流等于所述第一晶體管傳導(dǎo)的電流乘以預(yù)定因子，(b)偏置晶體管，用于響應(yīng)于控制信號(hào)，選擇性地將所述偏置節(jié)點(diǎn)與預(yù)定電勢(shì)相連和斷開(kāi)，以及(C)電流提升(boost)元件，用于當(dāng)所述控制信號(hào)使所述偏置晶體管將所述偏置節(jié)點(diǎn)與所述預(yù)定電勢(shì)斷開(kāi)時(shí)，在預(yù)定時(shí)間段期間向所述偏置節(jié)點(diǎn)提供提升電流。
[0007]該方面基于添加提升電流將加速偏置節(jié)點(diǎn)(可能具有較大的節(jié)點(diǎn)電容)處的電壓的穩(wěn)定的思想。因?yàn)樘嵘娏鲀H在有限時(shí)間段期間被應(yīng)用，因此可以獲得該增加而不會(huì)引起功耗的顯著增加。
[0008]在本上下文中，術(shù)語(yǔ)“向偏置節(jié)點(diǎn)提供提升電流”可以特別表示向偏置節(jié)點(diǎn)提供提升電流(在該情況下，電流提升元件可以被視為電流產(chǎn)生器)或者從偏置節(jié)點(diǎn)汲取提升電流(在該情況下，電流提升元件可以被視為電流宿(current sink))。
[0009]當(dāng)偏置節(jié)點(diǎn)連接到預(yù)定電勢(shì)時(shí)，第一晶體管和第二晶體管都沒(méi)有導(dǎo)通。當(dāng)偏置節(jié)點(diǎn)然后與預(yù)定電勢(shì)斷開(kāi)時(shí)，偏置節(jié)點(diǎn)處的電壓將經(jīng)過(guò)一穩(wěn)定時(shí)段，直到它最終穩(wěn)定到允許第一晶體管和第二晶體管導(dǎo)通的值為止。該時(shí)段的長(zhǎng)度是由偏置節(jié)點(diǎn)的電容和可用電流來(lái)確定的。通過(guò)在穩(wěn)定開(kāi)始添加提升電流，可以顯著縮短該時(shí)段。由此，第二晶體管中的鏡像電流將快速達(dá)到其穩(wěn)態(tài)值。
[0010]第一晶體管和第二晶體管二者優(yōu)選地是匪OS或PMOS晶體管。在該情況下，第二晶體管的寬度等于第一晶體管的寬度乘以預(yù)定因子。
[0011]根據(jù)實(shí)施例，所述驅(qū)動(dòng)器電路還包括:提升控制電路，用于基于所述控制信號(hào)來(lái)產(chǎn)生提升控制信號(hào)。
[0012]提升控制信號(hào)優(yōu)選地是二進(jìn)制信號(hào)，該二進(jìn)制信號(hào)可以具有指示電流提升元件要用于提供提升電流的一個(gè)值和指示電流提升元件將不會(huì)提供任何提升電流的另一值。
[0013]提升控制信號(hào)用于控制電流提升元件，使得后者開(kāi)始實(shí)質(zhì)上與控制信號(hào)同步地提供提升電流并且在預(yù)定時(shí)間段之后停止提供提升電流。
[0014]根據(jù)另一實(shí)施例，所述提升控制電路包括延遲元件，所述延遲元件適于向所述控制信號(hào)提供延遲，所述延遲與所述預(yù)定時(shí)間段相對(duì)應(yīng)。
[0015]通過(guò)向控制信號(hào)和延遲控制信號(hào)應(yīng)用適合的邏輯操作(例如，NAND)，提升控制電路可以產(chǎn)生提升控制信號(hào)，該提升控制信號(hào)指示將從控制信號(hào)的特定值開(kāi)始直到經(jīng)過(guò)與延遲相對(duì)應(yīng)的預(yù)定時(shí)間段為止來(lái)提供提升電流。
[0016]根據(jù)另一實(shí)施例，所述電流提升元件包括提升晶體管，所述提升晶體管與所述偏置節(jié)點(diǎn)相連，并且適于響應(yīng)于所述提升控制信號(hào)來(lái)傳導(dǎo)所述提升電流。
[0017]因此，該實(shí)施例依賴(lài)于將晶體管作為用于向偏置節(jié)點(diǎn)提供提升電流或從偏置節(jié)點(diǎn)汲取提升電流的電流產(chǎn)生器或電流沉。
[0018]根據(jù)另一實(shí)施例，所述驅(qū)動(dòng)器電路還包括:(a)另一電流鏡，與所述電流鏡級(jí)聯(lián)耦合，所述另一電流鏡包括第三晶體管和第四晶體管，其中，兩個(gè)晶體管的柵極連接到另一偏置節(jié)點(diǎn)，并且所述第四晶體管適于傳導(dǎo)鏡像電流，所述鏡像電流等于所述第三晶體管傳導(dǎo)的電流乘以另一預(yù)定因子，(b)另一偏置晶體管，用于響應(yīng)于所述控制信號(hào)將所述另一偏置節(jié)點(diǎn)與另一預(yù)定電勢(shì)相連和斷開(kāi)，以及(C)另一電流提升元件，用于當(dāng)所述控制信號(hào)使所述另一偏置晶體管將所述偏置節(jié)點(diǎn)與所述另一預(yù)定電勢(shì)斷開(kāi)時(shí)，在預(yù)定時(shí)間段期間向所述另一偏置節(jié)點(diǎn)提供另一提升電流。
[0019]另一電流鏡、另一偏置晶體管和另一電流提升元件以與上述電流鏡、偏置晶體管和電流提升元件的運(yùn)作相似的方式來(lái)運(yùn)作。也即是說(shuō)，該實(shí)施例的其他元件或者與上述相應(yīng)元件是相似的或甚至相同的。在一些情況下，其他晶體管可以具有與上述晶體管相反的類(lèi)型，例如，如果第一晶體管、第二晶體管和偏置晶體管均為PMOS晶體管，則第三晶體管、第四晶體管和另一偏置晶體管可以均為NMOS晶體管，反之亦然。
[0020]在電流鏡之一的鏡像電流(S卩，第二晶體管或第四晶體管中的電流)與在另一電流鏡中鏡像的電流(即，第三晶體管或第一晶體管中的電流)相對(duì)應(yīng)的意義上，電流鏡級(jí)聯(lián)耦合。由此，可以獲得甚至更大的電流倍增。
[0021]根據(jù)另一實(shí)施例，所述另一電流提升元件包括另一提升晶體管，所述另一提升晶體管連接到所述另一偏置節(jié)點(diǎn)，并且適于響應(yīng)于所述提升控制信號(hào)來(lái)傳導(dǎo)所述另一提升電流。
[0022]該實(shí)施例提供了與上文關(guān)于電流提升元件所述的電流提升元件相似的另一電流提升元件。此外，另一提升晶體管可以具有與提升晶體管相反的類(lèi)型。
[0023]根據(jù)另一實(shí)施例，所述驅(qū)動(dòng)器電路還包括:又一電流鏡，與所述電流鏡和所述另一電流鏡級(jí)聯(lián)耦合，所述又一電流鏡包括第五晶體管和第六晶體管，其中，所述第五晶體管的柵極連接到所述第六晶體管的柵極，并且所述第六晶體管適于傳導(dǎo)鏡像電流，所述鏡像電流等于由所述第五晶體管傳導(dǎo)并且提供給所述第五晶體管的參考電流乘以又一預(yù)定因子。
[0024]在該實(shí)施例中，驅(qū)動(dòng)器電路包括共計(jì)三個(gè)級(jí)聯(lián)的電流鏡，其中兩個(gè)電流鏡還包括提升晶體管和電流提升元件。又一電流鏡提供了鏡像電流，該鏡像電流與參考電流乘以又一預(yù)定因子相對(duì)應(yīng)。兩個(gè)附加電流鏡(具有提升電路)進(jìn)一步乘以該鏡像電流，使得最后參考電流乘以預(yù)定因子、另一預(yù)定因子和又一預(yù)定因子的乘積。
[0025]根據(jù)另一實(shí)施例，所述提升元件包括第一提升晶體管和第二提升晶體管，所述第一提升晶體管和所述第二晶體管串聯(lián)連接在所述偏置節(jié)點(diǎn)與所述另一預(yù)定電勢(shì)之間，所述第一提升晶體管的柵極耦合以接收所述提升控制信號(hào)，并且所述第二提升晶體管的柵極耦合到所述又一電流鏡的所述第五晶體管和所述第六晶體管的互連柵極。
[0026]此外，所述另一提升元件包括第三提升晶體管和第四提升晶體管，所述第三提升晶體管和所述第四提升晶體管串聯(lián)連接在所述另一偏置節(jié)點(diǎn)與所述預(yù)定電勢(shì)之間，所述第三提升晶體管的所述柵極耦合以接收所述提升控制信號(hào)，并且所述第四提升晶體管的所述柵極耦合到所述電流鏡的所述第一晶體管和所述第二晶體管的互連柵極。
[0027]換言之，提升元件和另一提升元件二者包括兩個(gè)提升晶體管，一個(gè)用作響應(yīng)于提升控制信號(hào)使提升電流導(dǎo)通和斷開(kāi)的開(kāi)關(guān)，另一個(gè)用作實(shí)際的提升電流產(chǎn)生器或電流宿。
[0028]根據(jù)第二方面，提供了一種通用集成電路卡設(shè)備，包括根據(jù)第一方面或上述實(shí)施例中的任意一個(gè)所述的驅(qū)動(dòng)器電路。
[0029]該方面提供了能夠符合SWP在非常低功耗的時(shí)間要求的UICC設(shè)備。因此，該設(shè)備非常適合于移動(dòng)設(shè)備和具有有限功率資源的其他設(shè)備。
[0030]應(yīng)當(dāng)注意的是，已經(jīng)參照不同的主題描述了本發(fā)明的實(shí)施例。具體地，已經(jīng)參照方法類(lèi)型權(quán)利要求描述了一些實(shí)施例，而已經(jīng)參照裝置類(lèi)型權(quán)利要求描述了其他實(shí)施例。然而，本領(lǐng)域技術(shù)人員將根據(jù)上述描述和以下描述推斷出除非另外指示，否則除了屬于一種類(lèi)型的主題的特征的任意組合之外，還與本文一起公開(kāi)了與不同主題有關(guān)的特征的任意組合，具體地，方法類(lèi)型權(quán)利要求的特征和裝置類(lèi)型權(quán)利要求的特征的組合。
[0031]上文定義的方面和本發(fā)明的其他方面將根據(jù)下文要描述的實(shí)施例的示例顯而易見(jiàn)，并且將參照實(shí)施例的示例進(jìn)行解釋。將在下文中參照實(shí)施例的示例更詳細(xì)地描述本發(fā)明，然而，本發(fā)明不限于這些實(shí)施例的示例。
【附圖說(shuō)明】
[0032]圖1示出了主設(shè)備與從設(shè)備之間的SWP通信的示意圖。
[0033]圖2示出了傳統(tǒng)的SWP從驅(qū)動(dòng)器電路的示意圖。
[0034]圖3示出了SWP通信信號(hào)的定時(shí)和比特編碼。
[0035]圖4A;^出了圖2的電路中的偏置電壓的圖。
[0036]圖4B示出了圖2的電路中的輸出電流的圖。
[0037]圖5示出了根據(jù)本發(fā)明的SWP從驅(qū)動(dòng)器電路的原理圖。
[0038]圖6示出了根據(jù)本發(fā)明的實(shí)施例的SWP從驅(qū)動(dòng)器電路的示意圖。
[0039]圖7A示出了根據(jù)本發(fā)明的實(shí)施例的控制信號(hào)和提升控制信號(hào)的圖。
[0040]圖713不出了圖6的電路中的偏置電壓的圖。
[0041 ]圖7C示出了圖6的電路中的輸出電流的圖。
[0042]圖7D示出了在各種條件下的提升控制信號(hào)的圖。
[0043]圖8示出了根據(jù)本發(fā)明的實(shí)施例的SWP從驅(qū)動(dòng)器電路的示意圖。
【具體實(shí)施方式】
[0044]附圖中的圖示是示意性的。應(yīng)當(dāng)注意的是，在不同的附圖中，相似或相同的要素具有相同的附圖標(biāo)記或僅第一個(gè)數(shù)字不同的附圖標(biāo)記。
[0045]圖1示出了主設(shè)備10與從設(shè)備20之間的SWP通信的示意圖。更具體地，SWP接口是通用集成電路卡(UICC) 10與非接觸式前端(CLF)或近場(chǎng)通信(NFC)設(shè)備20之間通過(guò)連接線(xiàn)31和32的面向比特的點(diǎn)到點(diǎn)通信協(xié)議。線(xiàn)31將主設(shè)備10的信號(hào)(SW1)端子12與從設(shè)備20的信號(hào)端子22相連。類(lèi)似地，線(xiàn)32將主設(shè)備10的接地端子(GND)H與從設(shè)備20的接地端子24相連。歐洲電信標(biāo)準(zhǔn)機(jī)構(gòu)(ETSI)在其文檔N0.TS102613中定義了信令協(xié)議。在美國(guó)專(zhuān)利N0.8670 710中也簡(jiǎn)要地解釋了該接口。根據(jù)SWP信令協(xié)議，CLF 10是主設(shè)備，并且UICC 20是從設(shè)備。
[0046]單線(xiàn)協(xié)議的原理基于數(shù)字信息在全雙工模式下的傳輸:信號(hào)S1(L或H)由主設(shè)備10在電壓域中傳輸。信號(hào)S2(L或H)由從設(shè)備20在電流域中傳輸。
[0047]信號(hào)SI的邏輯“I”(或H)由0.75占空比波形提供，S卩，SI針對(duì)波形周期的0.75為高。信號(hào)SI的邏輯“O”(或L)由0.25占空比波形提供，即，SI針對(duì)波形周期的0.25為高。
[0048]信號(hào)S2僅在SI為高時(shí)才有效。信號(hào)S2的邏輯“I”(H)由從設(shè)備消耗600uA與ImA之間的電流指示。信號(hào)S2的邏輯“O”(L)由從設(shè)備消耗O與20uA之間的電流指示。
[0049]圖2示出了具有控制電路201的傳統(tǒng)SWP從驅(qū)動(dòng)器電路200的示意圖。電路200由三個(gè)級(jí)聯(lián)的電流鏡級(jí)41、42和43構(gòu)成。在該實(shí)現(xiàn)中，控制信號(hào)“A”來(lái)自SWP控制器，SWP控制器決定SWP從驅(qū)動(dòng)器“SW10” 22的輸出端處的邏輯電平。IRA是參考電流，例如，luA，并且VDD是電源電壓。通過(guò)對(duì)輸入信號(hào)“A”進(jìn)行反相來(lái)創(chuàng)建中間信號(hào)“AN”，并且通過(guò)緩存輸入信號(hào)“A”來(lái)創(chuàng)建信號(hào)“ABUF” ο當(dāng)“A”為“低”時(shí)，SWP驅(qū)動(dòng)器uSff1" 22的輸出將為邏輯“低”，并且驅(qū)動(dòng)器200不會(huì)匯入(sink)電流。這是通過(guò)使NMOS晶體管MN4截止來(lái)實(shí)現(xiàn)的。當(dāng)“A”為高時(shí)，驅(qū)動(dòng)器的輸出將為邏輯“高”，并且驅(qū)動(dòng)器能夠匯入值為600uA到ImA的電流。這是通過(guò)適當(dāng)?shù)貙?duì)NMOS MN4進(jìn)行偏置來(lái)實(shí)現(xiàn)的。
[0050]為了得到作為輸出驅(qū)動(dòng)器的電流宿，需要來(lái)自帶隙或來(lái)自任何其他電流參考電路的參考電流。在圖2的電路實(shí)現(xiàn)中，IRA是IuA的參考電流。為了在驅(qū)動(dòng)器200的最終輸出端22處得到所需的電流，需要將該電流乘以800以得到800uA的輸出電流，這是SWP從輸出電流1UT的典型值。晶體管MNl和MN2形成了第一級(jí)電流鏡41，MP1和MP2形成了第二級(jí)42，并且麗3和MN4形成了第三級(jí)43。后者連接到輸出SW1 22。規(guī)定晶體管的尺寸，使得它們?cè)邴怚與MN4之間提供總體倍增800。在一個(gè)實(shí)現(xiàn)中，第一級(jí)41和第二級(jí)42可以關(guān)于其前一級(jí)具有倍增因子10，并且第三級(jí)43可以具有倍增因子8，S卩，Il = 1X IRA、12 = 10 XIl、10UT = 8 X 12=800 X I RA。優(yōu)選地，通過(guò)設(shè)計(jì)晶體管使得其寬度滿(mǎn)足以下條件來(lái)獲得倍增因子:WMN2 = 1XffMNl、WMP2= 10 XWMPl、WMN4 = 8 XWMN3。各級(jí)之間的倍增因子應(yīng)當(dāng)被選擇為提供布局對(duì)稱(chēng)性并且還降低每一級(jí)中的靜態(tài)功耗。下面解釋圖2中所示的傳統(tǒng)的驅(qū)動(dòng)器電路200的操作:
[0051 ] Sff1 22處的低電流:當(dāng)A = L時(shí)，晶體管MP3導(dǎo)通，偏置節(jié)點(diǎn)I3BIAS被充電至VDD，MP1和MP2截止，11 = 10 X IRA、Ι2 = 0μΑ。此外，晶體管麗5導(dǎo)通，偏置節(jié)點(diǎn)S2BI AS被放電至接地端，麗3和ΜΝ4截止，并且輸出電流10UT = 0yA。
[0052]Sff1 22處的高電流:當(dāng)A = H時(shí)，晶體管MP3截止，偏置節(jié)點(diǎn)I3BIAS穩(wěn)定(settle)至偏置電壓以提供通過(guò)MPI的電流11，其等于MN2的電流。通過(guò)所選擇的倍增因子將電流11鏡像至MP2，其產(chǎn)生電流12。偏置節(jié)點(diǎn)S2BIAS穩(wěn)定至某一值，使得MN3提供電流12。12被鏡像至驅(qū)動(dòng)器MN4的最終級(jí)，其產(chǎn)生輸出電流10UT。
[0053]圖3示出了SWP通信信號(hào)S2和SI的定時(shí)和比特編碼。如上所述，針對(duì)“I”的狀態(tài)高的標(biāo)稱(chēng)持續(xù)時(shí)間占比特持續(xù)時(shí)間T的75% (范圍是70%至80% )，并且針對(duì)“O”的狀態(tài)高的標(biāo)稱(chēng)持續(xù)時(shí)間占T的25%(范圍是20%至30%)。根據(jù)ETSI標(biāo)準(zhǔn)“ETSI TS 102 613V9.1.0”，最小比特持續(xù)時(shí)間T是590ns。僅當(dāng)SI為高時(shí)，信號(hào)S2才有效。從設(shè)備(UICC)20將僅在SI處于狀態(tài)低時(shí)才執(zhí)行S2的切換。
[0054]在SWP接口連接期間，當(dāng)SI信號(hào)發(fā)生從高至低的轉(zhuǎn)換時(shí)，SI的下降沿用作時(shí)鐘，并且激活從控制器在S2線(xiàn)上提供數(shù)據(jù)。SW1線(xiàn)22上的S2數(shù)據(jù)在SI從低變?yōu)楦咧氨仨毷怯行У?。假設(shè)當(dāng)SI數(shù)據(jù)是邏輯高時(shí)的最壞情況。在該情況下，SI在比特持續(xù)時(shí)間的80%期間保持在高電壓，然后下降至零。SI將在比特持續(xù)時(shí)間T的20% (將為0.2x590 = 118ns)期間保持在零電壓。這意味著在118ns內(nèi)，SI的下降沿應(yīng)當(dāng)通過(guò)SWP從接收機(jī)20傳播，在從控制器中進(jìn)行所需的處理，并且應(yīng)當(dāng)通過(guò)SWP從發(fā)射機(jī)向SW1線(xiàn)22傳送最終的數(shù)據(jù)。因此，從“A”至“SW10”的發(fā)射機(jī)延遲以及SWP從接收機(jī)和SWP從控制器的延遲是SWP定時(shí)的至關(guān)重要的參數(shù)。本發(fā)明的目的在于改善(即，降低)SWP從驅(qū)動(dòng)器200的延遲。
[0055]返回圖2，應(yīng)當(dāng)注意的是，在邏輯“O”傳輸期間，MPl和MP2截止以減小靜態(tài)功耗。然而，當(dāng)在輸入端“A”處發(fā)生“O”至“I”轉(zhuǎn)換時(shí)，偏置節(jié)點(diǎn)PBIAS和S2BIAS開(kāi)始穩(wěn)定至所需的電壓電平。由于與這些節(jié)點(diǎn)相關(guān)聯(lián)的低電流(為了減小功耗)和大節(jié)點(diǎn)電容(由于較大的設(shè)備來(lái)滿(mǎn)足模擬性能)，信號(hào)向其最終值的斜升(ramping)減慢，因此從“A”到“SW10”的傳輸延遲增加，并且可能違反被分配用于S2評(píng)估的時(shí)間預(yù)算。增加靜態(tài)電流以加速PBIAS和S2BIAS的增加是一種選擇，但是以更高的功耗為代價(jià)的，這并不被鼓勵(lì)用于在移動(dòng)應(yīng)用中使用的電路。
[0056]為了說(shuō)明上述內(nèi)容，圖4A示出了當(dāng)“A”從“O”切換至“I”時(shí)圖2的電路200中的PBIAS和S2BIAS處的偏置電壓的圖。這些圖是作為針對(duì)標(biāo)稱(chēng)工藝、25°C溫度、3V電源電壓(VDD)和信號(hào)“A”的10ps轉(zhuǎn)換時(shí)間的仿真結(jié)果而獲得的。繪制的波形顯示:在A將狀態(tài)從“O”改變?yōu)椤癐”之后，PBIAS和S2BIAS花費(fèi)大量時(shí)間來(lái)達(dá)到其相應(yīng)的穩(wěn)態(tài)值?？梢钥闯觯凇癆”從“O”切換至“I”之后，PBIAS和S2BIAS達(dá)到穩(wěn)態(tài)值所花費(fèi)的近似時(shí)間約為40ns。
[0057]此外，圖4B示出了圖2的電路200中的輸出電流1UT的圖。如圖所示，1UT在近似40ns延遲之后達(dá)到穩(wěn)定的高電平(600uA)。因此，較高的“A”至“SW10”延遲減小了SWP協(xié)議的時(shí)間余裕量(margin)，因此減小了數(shù)據(jù)損耗。在更緩慢的工藝、電壓和溫度條件下，該延遲將進(jìn)一步惡化(即，增加)，從而導(dǎo)致問(wèn)題的進(jìn)一步惡化。
[0058]圖5示出了根據(jù)本發(fā)明的SWP從驅(qū)動(dòng)器電路500的原理圖。如下文將描述的，本發(fā)明依賴(lài)于動(dòng)態(tài)提升?？梢钥闯?，SWP從驅(qū)動(dòng)器500的主電路保持與圖2所示的傳統(tǒng)驅(qū)動(dòng)器200相似。如前所述，信號(hào)“A”來(lái)自SWP控制器，SWP控制器決定SWP從驅(qū)動(dòng)器“SW10” 522的輸出端處的邏輯電平。IRA是參考電流，VDD是電源電壓。通過(guò)使輸入信號(hào)“A”反相來(lái)創(chuàng)建中間信號(hào)“AN”，并且通過(guò)緩存輸入信號(hào)“A”來(lái)創(chuàng)建信號(hào)“ABUF"。當(dāng)“A”為“低”時(shí)，SWP驅(qū)動(dòng)器“SW10” 522的輸出將是邏輯“低”，并且驅(qū)動(dòng)器500不匯入電流。這是通過(guò)使匪OS MN4截止來(lái)實(shí)現(xiàn)的。當(dāng)“A”為“高”時(shí)，驅(qū)動(dòng)器500的輸出將是邏輯“高”，并且驅(qū)動(dòng)器500能夠匯入值為600uA到ImA的電流。這是通過(guò)適當(dāng)?shù)厥筃MOS MN4偏置來(lái)實(shí)現(xiàn)的。
[0059]從圖5可以看出，與圖2的傳統(tǒng)驅(qū)動(dòng)器200相比，通過(guò)開(kāi)關(guān)SI在節(jié)點(diǎn)I3BIAS處添加電流宿I1P，并且通過(guò)開(kāi)關(guān)S2在節(jié)點(diǎn)S2BIAS處添加電流源I2P。開(kāi)關(guān)SI和S2是由提升控制信號(hào)VP來(lái)控制的。該信號(hào)VP是脈沖信號(hào)，脈沖信號(hào)是在信號(hào)“A”從“O”變?yōu)椤癐”的特定時(shí)間段產(chǎn)生的。
[0060]當(dāng)控制信號(hào)“A”從低狀態(tài)變?yōu)楦郀顟B(tài)時(shí)，ABUF變高并且使PMOSMP3截止，并且節(jié)點(diǎn)PBIAS處的電壓開(kāi)始下降至其穩(wěn)態(tài)值。此外，利用“A”的轉(zhuǎn)換，產(chǎn)生控制信號(hào)VP脈沖，從而使開(kāi)關(guān)SI閉合并且從而將電流宿IlP連接到PBIAS。該附加的電流宿IlP加速了PBIAS處的電壓的下降，從而穩(wěn)定在其穩(wěn)態(tài)值處。因?yàn)樘嵘刂菩盘?hào)VP信號(hào)在特定時(shí)間段之后變低/斷開(kāi)，因此PBIAS處的電壓將穩(wěn)定至其所需的穩(wěn)態(tài)值，并且將不會(huì)受到IIP的影響。類(lèi)似地，當(dāng)“A”變高并且產(chǎn)生提升控制信號(hào)VP時(shí)，開(kāi)關(guān)S2閉合，從而將附加的電流源I2P添加到節(jié)點(diǎn)S2BIAS。這類(lèi)似地加速了 S2BIAS處的電壓上升至其穩(wěn)態(tài)值。因?yàn)樵谔囟〞r(shí)間段之后提升控制信號(hào)VP變低/斷開(kāi)，因此S2BIAS處的電壓將穩(wěn)定至其穩(wěn)態(tài)值，而不會(huì)受到I2P的影響。
[0061 ]圖6示出了根據(jù)本發(fā)明的實(shí)施例的SWP從驅(qū)動(dòng)器電路600的示意圖。更具體地，圖6示出了根據(jù)圖5所示并且如上所述的原理用于提供動(dòng)態(tài)提升的一種可能的實(shí)現(xiàn)。更具體地，開(kāi)關(guān)SI和電流宿IlP是通過(guò)NMOS MN6來(lái)實(shí)現(xiàn)的，而開(kāi)關(guān)S2和電流源I2P是通過(guò)PMOS MP4來(lái)實(shí)現(xiàn)的JMOS MN6是由提升控制脈沖信號(hào)VP來(lái)控制的，并且PMOS MP4是由反相的脈沖信號(hào)VPN來(lái)控制的。圖6還示出了用于產(chǎn)生提升控制信號(hào)VP和VPN的電路602。為了產(chǎn)生脈沖提升控制信號(hào)，使用NAND柵極NANDl。NANDI的一個(gè)輸入是SWP從輸入信號(hào)“A”，NANDl的另一輸入是“A”的延遲反相信號(hào)，其被示為AN_delay。為了產(chǎn)生延遲信號(hào)AN_delay，使用包括奇數(shù)個(gè)反相器INV3、INV4、INV5的反相器鏈603。反相器鏈603被示出為包括三個(gè)反相器。然而，應(yīng)當(dāng)強(qiáng)調(diào)的是，可以使用任意奇數(shù)個(gè)反相器。此外，反相器鏈603還可以由能夠產(chǎn)生反相信號(hào)的任何其他適合的延遲電路來(lái)替換。NANDl的輸出是反相提升控制信號(hào)VPN，其控制MP4的柵極。VPN由INV6進(jìn)一步反相以產(chǎn)生非反相的提升控制信號(hào)VP，其控制MN6的柵極。
[0062]當(dāng)A為“O”時(shí)，NANDl的一個(gè)輸入是“O”，另一個(gè)輸入AN_delay是“I”，使得NANDl的輸出是I，因而VPN是“I”并且VP是“O”，這使得晶體管MP4和麗6截止。當(dāng)“A”從“O”變?yōu)椤癐”時(shí)，NAND柵極NANDl的一個(gè)輸入變?yōu)門(mén)，而第二輸入AN_delay保持為“I”，因而NANDl的輸出從“I”變?yōu)椤癘”。因此，VPN變?yōu)椤癘”，并且VP變?yōu)椤癐”。該事件使MN6和MP4導(dǎo)通。麗6的導(dǎo)通從節(jié)點(diǎn)PBIAS汲取附加電流，因而加速了該節(jié)點(diǎn)的放電。類(lèi)似地，變?yōu)椤癘”的VPN使MP4導(dǎo)通，并且向節(jié)點(diǎn)S2BIAS提供附加電流以加速相應(yīng)充電。VPN保持為“0”，直到AN_delay變?yōu)椤癘”為止，這發(fā)生在輸入信號(hào)“A”與AN_delay之間提供的延遲之后。一旦信號(hào)AN_delay變?yōu)椤?”，這使得VPN變?yōu)門(mén)且VP變?yōu)椤癘”，并且使MN6和MP4截止。A與AN_delay之間的延遲是通過(guò)在反相器鏈603中具有奇數(shù)個(gè)反相器來(lái)提供的。因此，VP脈沖的持續(xù)時(shí)間等于“A”與“AN_delay”之間的反相器鏈的總延遲?？梢愿鶕?jù)具體的提升要求來(lái)調(diào)節(jié)該反相器鏈的延遲。
[0063]圖6中的反相器鏈603的延遲提供了對(duì)操作條件的補(bǔ)償。針對(duì)快速操作條件(工藝:快、溫度:-40 °C、以及最大電源電壓)，當(dāng)“A”從“O”變?yōu)椤?I”時(shí)，PB I AS的放電和S2BI AS的充電將更加快速，并且需要在較短的時(shí)間段進(jìn)行提升。在該操作條件下，反相器鏈603的延遲將更小，因此提升脈沖VP(和VPN)的寬度將相應(yīng)較短。針對(duì)緩慢操作條件(工藝:慢、溫度:125°C、最小電源電壓)，當(dāng)“A”從“O”變?yōu)椤癐”時(shí)，PBIAS的放電和S2BIAS的充電將更慢。在該操作條件下，反相器鏈603的延遲將更長(zhǎng)，因此提升脈沖VP(和VPN)的寬度將更大。這顯示給定的電路實(shí)現(xiàn)提供了對(duì)操作條件的補(bǔ)償，使得電路性能保持一致。因?yàn)閮H當(dāng)“A”具有從“O”到“I”的轉(zhuǎn)換時(shí)才在較短持續(xù)時(shí)間產(chǎn)生提升脈沖，因此不存在附加的靜態(tài)功耗。
[0064]圖7A示出了根據(jù)圖6所示的本發(fā)明的實(shí)施例的控制信號(hào)A和提升控制信號(hào)VP、VPN的圖。更具體地，圖7A示出了根據(jù)圖6中所示的本發(fā)明的實(shí)施例的VP和VPN的波形。當(dāng)“A”從“O”切換為“I”時(shí)，AN_delay在由反相器鏈提供的延遲之后從“I”變?yōu)椤癘”。隨著“A”，VP從“O”變?yōu)門(mén)，并且VPN從“I”變?yōu)椤癘” JP和VPN的脈沖的持續(xù)時(shí)間等于反相器鏈603的延遲。
[0065]圖7B示出了圖6的電路中的偏置電壓I3BIAS和S2BI AS的圖?？梢钥闯?，在“A”從“O”變?yōu)椤癐”之后的2ns內(nèi)，這兩個(gè)偏置電壓穩(wěn)定至其穩(wěn)態(tài)值。相比之下，圖2的傳統(tǒng)驅(qū)動(dòng)器200花費(fèi)40ns來(lái)使這些電壓穩(wěn)定(參見(jiàn)圖4A)。
[0066]圖7C示出了圖6的電路中的輸出電流1UT的圖。如圖所示，1UT在“A”從“O”切換為T(mén)的18ns內(nèi)穩(wěn)定至其高值。如圖4B中所示，在“A”從“O”切換為“I”之后，傳統(tǒng)SWP從驅(qū)動(dòng)器輸出電流1UT花費(fèi)40ns來(lái)穩(wěn)定。該比較清楚地顯示出本發(fā)明改善了SWP從驅(qū)動(dòng)器600的切換延遲。因此，這將改善SWP接口的總時(shí)間預(yù)算。
[0067]圖7D示出了在各種條件下提升控制信號(hào)的圖。更具體地，圖7D示出了在三個(gè)不同的工藝拐點(diǎn)、在25°C溫度、3V電源電壓和針對(duì)信號(hào)“A”的10ps的轉(zhuǎn)換時(shí)間，提升脈沖VP的寬度。上面的波形751是針對(duì)脈沖寬度約為1.6ns的快速工藝拐角的脈沖寬度。中間的波形752針對(duì)脈沖寬度約為1.9ns的標(biāo)稱(chēng)工藝拐角。下面的波形753針對(duì)脈沖寬度約為2.5ns的緩慢工藝拐角。如上所述，在快速操作條件下，PBIAS、S2BIAS和1UT的穩(wěn)定更快速，因此需要在較短的時(shí)間段進(jìn)行提升，而針對(duì)緩慢操作條件，PBIAS、S2BIAS和1UT的穩(wěn)定更緩慢，因此需要在較長(zhǎng)的時(shí)間段進(jìn)行提升。本發(fā)明的電路提供了針對(duì)快速工藝拐角具有短持續(xù)時(shí)間而針對(duì)緩慢工藝拐角具有更長(zhǎng)持續(xù)時(shí)間的提升脈沖。因此，本發(fā)明的電路提供了對(duì)工藝拐角的補(bǔ)償，并且更廣泛的說(shuō)，本發(fā)明的電路提供了對(duì)操作條件的補(bǔ)償。電路的該特征跨操作條件提供了幾乎一致的驅(qū)動(dòng)器性能。如圖7B和圖7D所示，提升脈沖VP的持續(xù)時(shí)間的量級(jí)僅為2ns，并且SWP協(xié)議的最小比特持續(xù)時(shí)間是590ns。因此，本發(fā)明不需要任何附加的靜態(tài)電流。
[0068]圖7A至圖7D中的仿真結(jié)果是在標(biāo)稱(chēng)工藝、25°C溫度、3V電源電壓和針對(duì)信號(hào)“A”的10ps的轉(zhuǎn)換時(shí)間。
[0069]圖8示出了根據(jù)本發(fā)明的實(shí)施例的SWP從驅(qū)動(dòng)器電路的示意圖。
[0070]圖8示出了實(shí)現(xiàn)具有動(dòng)態(tài)提升的SWP從驅(qū)動(dòng)器800的另一方式。在該實(shí)現(xiàn)中，匪OS麗7和PMOS MP5被添加到圖6中所示的電路。MN7是電流宿晶體管，其與匪OS MN2類(lèi)似，對(duì)NMOS麗I的電流進(jìn)行鏡像。MN6連接在麗7的漏極與I3BIAS之間，并且其柵極由脈沖信號(hào)VP控制JP5是電流源，其與MP2類(lèi)似，對(duì)MPl的電流進(jìn)行鏡像，并且其漏極連接到S2BIASJP4連接在電源電壓VDD與PMOS MP5的源極之間。麗2與麗7之間的鏡像比可以基于需要被設(shè)置為1:1或更高倍數(shù)。類(lèi)似地，MN2與MP5之間的鏡像比可以基于需要被設(shè)置為1:1或更高倍數(shù)。圖8的電路800相對(duì)于圖6的電路的主要區(qū)別在于電流IIP和12P將被明確定義，并且將分別由電流宿麗7和電流源MP5來(lái)控制。
[0071]綜上所述，所提出的發(fā)明提供了減小“A”至“SW10”的延遲以獲得更好的時(shí)間裕量和最小功耗的驅(qū)動(dòng)器電路。所提出的電路感測(cè)輸入信號(hào)“A”的上升沿，并且產(chǎn)生提升脈沖。該提升脈沖用于在PBIAS和S2BIAS處提供附加電流量，因而這些信號(hào)向穩(wěn)態(tài)的轉(zhuǎn)換更加快速。因?yàn)槠秒妷篜BIAS和S2BIAS的轉(zhuǎn)換更加快速，因此輸出電流1UT的轉(zhuǎn)換將被加速，從而減小了 “A”至“SW10”的延遲。本發(fā)明所提出的驅(qū)動(dòng)器電路提供了以下優(yōu)點(diǎn):
[0072](I)隨著輸入信號(hào)“A”產(chǎn)生提升脈沖，從而加速PBIAS和S2BIAS的轉(zhuǎn)換。
[0073](2)在有限時(shí)間段產(chǎn)生提升脈沖。因此，不會(huì)引起附加的靜態(tài)功耗。
[0074](3)自動(dòng)地控制提升脈沖的寬度，使得電路跨各種操作條件(工藝拐角、結(jié)溫度和電源電壓)提供一致的性能。例如，在緩慢操作條件下，PBIAS和S2BIAS的轉(zhuǎn)換更慢。因此，產(chǎn)生了更寬的提升脈沖。類(lèi)似地，針對(duì)快速操作條件，PBIAS和S2BIAS的轉(zhuǎn)換將更快速。因此，提升脈沖的寬度更短。
[0075]⑷由于偏置電壓的提升，從“A”到“SW10”的傳播延遲減小。因而，SWP協(xié)議的時(shí)間裕量得到改善。
[0076]應(yīng)當(dāng)注意的是，除非另外指示，否則諸如“上”、“下”、“左”和“右”等的術(shù)語(yǔ)的使用僅僅指代相應(yīng)附圖的方向。
[0077]應(yīng)當(dāng)注意的是，術(shù)語(yǔ)“包括”不排除其他要素或步驟，并且冠詞“一”或“一個(gè)”的使用不排除多個(gè)。此外，結(jié)合不同實(shí)施例所述的要素可以被組合。還應(yīng)當(dāng)注意的是，權(quán)利要求中的附圖標(biāo)記不應(yīng)當(dāng)被理解為限制權(quán)利要求的范圍。
【主權(quán)項(xiàng)】
1.一種用于單線(xiàn)協(xié)議從單元的驅(qū)動(dòng)器電路，所述驅(qū)動(dòng)器電路包括: 至少一個(gè)電流鏡，所述電流鏡包括第一晶體管(MPl、MN3)和第二晶體管(MP2、MN4)，其中，兩個(gè)晶體管的柵極連接到偏置節(jié)點(diǎn)(PBIAS、S2BIAS)，所述第二晶體管適于傳導(dǎo)鏡像電流(I2、10UT)，所述鏡像電流(I2、10UT)等于所述第一晶體管傳導(dǎo)的電流(11、12)乘以預(yù)定因子， 偏置晶體管(MP3、MN5)，用于響應(yīng)于控制信號(hào)(ABUF、AN)，選擇性地將所述偏置節(jié)點(diǎn)與預(yù)定電勢(shì)(VDD、GND)相連和斷開(kāi)，以及 電流提升元件，用于當(dāng)所述控制信號(hào)使所述偏置晶體管將所述偏置節(jié)點(diǎn)與所述預(yù)定電勢(shì)斷開(kāi)時(shí)，在預(yù)定時(shí)間段期間向所述偏置節(jié)點(diǎn)提供提升電流(I1P、I2P)。2.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)器電路，還包括:提升控制電路(602、802)，用于基于所述控制信號(hào)來(lái)產(chǎn)生提升控制信號(hào)(VP、VPN)。3.根據(jù)權(quán)利要求2所述的驅(qū)動(dòng)器電路，其中，所述提升控制電路包括延遲元件(603、803)，所述延遲元件(603、803)適于向所述控制信號(hào)提供延遲，所述延遲與所述預(yù)定時(shí)間段相對(duì)應(yīng)。4.根據(jù)權(quán)利要求2或3所述的驅(qū)動(dòng)器電路，其中，所述電流提升元件包括提升晶體管(麗6、1^4)，所述提升晶體管(麗6、1^4)與所述偏置節(jié)點(diǎn)相連，并且適于響應(yīng)于所述提升控制信號(hào)來(lái)傳導(dǎo)所述提升電流。5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的驅(qū)動(dòng)器電路，還包括: 另一電流鏡，與所述電流鏡級(jí)聯(lián)耦合，所述另一電流鏡包括第三晶體管(MN3、MP1)和第四晶體管(MN4、MP2)，其中，兩個(gè)晶體管的柵極連接到另一偏置節(jié)點(diǎn)(S2BIAS、PBIAS)，并且所述第四晶體管適于傳導(dǎo)鏡像電流(1UT、I2)，所述鏡像電流(1UT、I2)等于所述第三晶體管傳導(dǎo)的電流(12、11)乘以另一預(yù)定因子， 另一偏置晶體管(MN5、MP3)，用于響應(yīng)于所述控制信號(hào)(AN、ABUF)將所述另一偏置節(jié)點(diǎn)與另一預(yù)定電勢(shì)(GND、VDD)相連和斷開(kāi)，以及 另一電流提升元件，用于當(dāng)所述控制信號(hào)使所述另一偏置晶體管將所述偏置節(jié)點(diǎn)與所述另一預(yù)定電勢(shì)斷開(kāi)時(shí)，在預(yù)定時(shí)間段期間向所述另一偏置節(jié)點(diǎn)提供另一提升電流(I2P、Ι1Ρ)ο6.根據(jù)任一前述權(quán)利要求所述的驅(qū)動(dòng)器電路，其中，所述另一電流提升元件包括另一提升晶體管(MP4、MN6)，所述另一提升晶體管(MP4、MN6)連接到所述另一偏置節(jié)點(diǎn)，并且適于響應(yīng)于所述提升控制信號(hào)來(lái)傳導(dǎo)所述另一提升電流。7.根據(jù)權(quán)利要求5或6所述的驅(qū)動(dòng)器電路，還包括: 又一電流鏡，與所述電流鏡和所述另一電流鏡級(jí)聯(lián)耦合，所述又一電流鏡包括第五晶體管(MNl)和第六晶體管(MN2)，其中，所述第五晶體管的柵極連接到所述第六晶體管的柵極，并且所述第六晶體管適于傳導(dǎo)鏡像電流(II)，所述鏡像電流(Il)等于所述第五晶體管傳導(dǎo)并且提供給所述第五晶體管的參考電流(IRA)乘以又一預(yù)定因子。8.根據(jù)任一前述權(quán)利要求所述的驅(qū)動(dòng)器電路， 其中，所述提升元件包括第一提升晶體管(MN6)和第二提升晶體管(MN7)，所述第一提升晶體管和所述第二晶體管串聯(lián)連接在所述偏置節(jié)點(diǎn)與所述另一預(yù)定電勢(shì)(GND)之間，所述第一提升晶體管的柵極耦合以接收所述提升控制信號(hào)，并且所述第二提升晶體管的柵極耦合到所述又一電流鏡的所述第五晶體管和所述第六晶體管的互連柵極，以及 所述另一提升元件包括第三提升晶體管(MP4)和第四提升晶體管(MP5)，所述第三提升晶體管和所述第四提升晶體管串聯(lián)連接在所述另一偏置節(jié)點(diǎn)與所述預(yù)定電勢(shì)(VDD)之間，所述第三提升晶體管的柵極耦合以接收所述提升控制信號(hào)，并且所述第四提升晶體管的柵極耦合到所述電流鏡的所述第一晶體管和所述第二晶體管的互連柵極。9.一種通用集成電路卡設(shè)備，包括根據(jù)前述權(quán)利要求中任一項(xiàng)所述的驅(qū)動(dòng)器電路。
【文檔編號(hào)】H03K19/0175GK105897247SQ201610006925
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年1月5日
【發(fā)明人】蘇尼爾·錢(qián)德拉·卡桑耶爾, 基蘭·B·戈帕爾
【申請(qǐng)人】恩智浦有限公司