輸入/輸出電路以及實(shí)現(xiàn)輸入/輸出電路的方法
【技術(shù)領(lǐng)域】
[0001]本申請一般地涉及集成電路器件，更具體地，涉及輸入/輸出電路以及實(shí)現(xiàn)輸入/輸出電路的方法。
【背景技術(shù)】
[0002]集成電路是多種電子設(shè)備中的重要元件。與任何產(chǎn)品一樣，總是努力去改進(jìn)集成電路器件。在各種改進(jìn)中，通常是努力減少集成電路尺寸并增加集成能力。但是，集成電路尺寸的任何減小或集成電路容量的增加都將使得集成電路更難以提供足夠數(shù)量的輸入/輸出(I/o)引腳。數(shù)據(jù)是通過器件上的輸入/輸出引腳傳輸?shù)郊呻娐菲骷蛘邚募呻娐菲骷鬏敵鰜?。隨著集成電路器件復(fù)雜度的提高，輸入以及輸出引腳的需求也隨之增加。也有改進(jìn)集成電路的靈活性的努力。但是，現(xiàn)有的集成電路器件沒有為輸入/輸出電路提供靈活性。

【發(fā)明內(nèi)容】

[0003]本申請描述了一種在集成電路中實(shí)現(xiàn)的輸入/輸出電路。所述輸入/輸出電路包括第一輸入/輸出焊墊；以及耦接到所述第一輸入/輸出焊墊的電壓控制電路;其中所述電壓控制電路在所述第一輸入/輸出焊墊被實(shí)現(xiàn)為輸入焊墊時(shí)將所述第一輸入/輸出焊墊處的電壓設(shè)置為第一電壓，并且在所述第一輸入/輸出焊墊被實(shí)現(xiàn)為輸出焊墊時(shí)將所述第一輸入/輸出焊墊處的電壓設(shè)置為第二電壓。
[0004]根據(jù)本申請的另一個(gè)實(shí)施例，實(shí)現(xiàn)在集成電路中的輸入/輸出電路包括第一輸入/輸出焊墊;耦接到共模電壓的第一開關(guān)，當(dāng)所述第一輸入/輸出焊墊被實(shí)現(xiàn)為輸入焊墊時(shí)，所述第一開關(guān)使得所述共模電壓能夠耦接到所述第一輸入/輸出焊墊；以及耦接到參考電壓的第二開關(guān)，當(dāng)所述第一輸入/輸出焊墊被實(shí)現(xiàn)為輸出焊墊時(shí)，所述第二開關(guān)使得所述參考電壓能夠耦接到所述第一輸入/輸出焊墊。
[0005]本申請還公開了一種在集成電路實(shí)現(xiàn)輸入/輸出電路的方法。所述方法包括提供第一輸入/輸出焊墊；當(dāng)所述第一輸入/輸出焊墊被實(shí)現(xiàn)為輸入焊墊時(shí)，耦接共模電壓到所述第一輸入/輸出焊墊；以及當(dāng)所述第一輸入/輸出焊墊被實(shí)現(xiàn)為輸出焊墊時(shí)，耦接參考電壓到所述第一輸入/輸出焊墊。
【附圖說明】
[0006]圖1是實(shí)現(xiàn)輸入/輸出端口的集成電路器件的框圖；
[0007]圖2是輸入/輸出電路的框圖；
[0008]圖3是示出圖2的輸入/輸出電路被配置為接收輸入信號(hào)的實(shí)現(xiàn)方式的框圖；
[0009]圖4是示出圖2的輸入/輸出電路被配置為發(fā)送信號(hào)的實(shí)現(xiàn)的框圖；
[0010]圖5是具有保護(hù)電路的輸入/輸出電路的框圖，該保護(hù)電路耦接到輸出驅(qū)動(dòng)級(jí)；
[0011 ]圖6是CML-到-CMOS轉(zhuǎn)換器的框圖；
[0012]圖7是示出圖2的輸出驅(qū)動(dòng)級(jí)的預(yù)驅(qū)動(dòng)級(jí)(pre-driverstage)的框圖；
[0013]圖8是示出圖7的預(yù)驅(qū)動(dòng)級(jí)運(yùn)行的時(shí)序示意圖；
[00M]圖9是預(yù)驅(qū)動(dòng)級(jí)的CMOS反相器的截面示意圖；
[0015]圖10是用于對具有可編程資源的器件進(jìn)行編程的系統(tǒng)的框圖；
[0016]圖11是具有可編程資源的器件的框圖，該器件可實(shí)現(xiàn)圖1-9的電路；
[0017]圖12是圖11的器件的可配置的邏輯單元的框圖；
[0018]圖13是示出在集成電路中實(shí)現(xiàn)輸入/輸出電路的方法的流程圖；
[0019]圖14是示出在集成電路中實(shí)現(xiàn)輸入/輸出電路的另一種方法的流程圖；以及
[0020]圖15是示出實(shí)現(xiàn)具有多個(gè)輸入/輸出電路的集成電路的方法的流程圖。
【具體實(shí)施方式】
[0021]現(xiàn)在請參考圖1，示出了實(shí)現(xiàn)輸入/輸出端口的集成電路器件的框圖。圖1的電路被實(shí)現(xiàn)在集成電路100中，該集成電路100具有耦接到控制電路104和可編程資源106的輸入/輸出(I/O)電路102。該可編程資源包括電路元件，這些電路元件可由電路使用者配置以實(shí)現(xiàn)使用者選擇的電路設(shè)計(jì)。更多的細(xì)節(jié)將在下文描述，可編程資源可包括可編程邏輯，例如參考如圖11和12描述的可編程邏輯。
[0022]在可編程資源中實(shí)現(xiàn)的電路可以根據(jù)下載到集成電路100的配置比特流來實(shí)現(xiàn)。正如下文將詳細(xì)描述的，可編程資源106包括配置存儲(chǔ)器108。一般地，配置存儲(chǔ)器108包括存儲(chǔ)單元，其用于基于配置比特流的配置比特配置可編程資源。盡管僅示出單個(gè)配置資源塊106和配置存儲(chǔ)器108，但是給定的集成電路也可包括多個(gè)具有由配置存儲(chǔ)器控制的配置資源的模塊。同樣地，集成電路100可包括存儲(chǔ)器112，例如在可編程資源外部的非易失性存儲(chǔ)器，用于存儲(chǔ)配置數(shù)據(jù)。
[0023]集成電路100還可以包括例如耦接到輸入/輸出端口114-116的其他運(yùn)算電路113。雖然所述運(yùn)算電路113與可編程資源106分開示出，但是，可以理解，運(yùn)算電路可以為可編程資源106的一部分。輸入/輸出電路102以及114-116中的全部或一些可以耦接到存儲(chǔ)單元。例如，輸入/輸出電路102可由存儲(chǔ)單元118和120控制，輸入/輸出電路114可由存儲(chǔ)單元122和124控制，輸入/輸出電路116可由存儲(chǔ)單元126和128控制。雖然兩個(gè)存儲(chǔ)單元與每個(gè)輸入/輸出電路一起示出，但是，可以理解，可以采用更多或更少數(shù)量的存儲(chǔ)單元來實(shí)現(xiàn)，正如下文中將更詳細(xì)地描述的。進(jìn)一步地，雖然輸入/輸出電路與可編程資源106分開示出，而存儲(chǔ)單元與配置存儲(chǔ)器108分開示出，但是可以理解的是，輸入/輸出電路是可編程資源，以及與輸入/輸出電路102、114、116相關(guān)聯(lián)的存儲(chǔ)單元可以是配置存儲(chǔ)器108的一部分。
[0024]配置控制器110可以實(shí)現(xiàn)為控制電路104的一部分或與控制電路104分離，用于將配置數(shù)據(jù)載入至配置存儲(chǔ)器108。配置數(shù)據(jù)可以由配置控制器110通過I/O端口 102、或通過控制電路104和存儲(chǔ)器112直接載入。圖1的電路可以是任何具有可編程資源的器件，例如，如下文描述的可編程邏輯器件，或這具有一部分可編程電路的專用集成電路(ASIC)。
[0025]正如下文中將更詳細(xì)地描述的，一種架構(gòu)和電路設(shè)計(jì)實(shí)現(xiàn)了用于交流(AC)耦接的低壓鏈路的統(tǒng)一雙向輸入/輸出電路。該電路允許雙向時(shí)鐘，該雙向時(shí)鐘支持在輸入處的大擺幅(swing)和大的可編程的輸出擺幅。該電路允許同一引腳被用于在交流耦接模式下以50歐姆阻抗接收輸入信號(hào)或發(fā)送輸出信號(hào)。還解決了低壓環(huán)境中存在的電壓應(yīng)力問題(例如，當(dāng)輸入擺幅高達(dá)2.4Vpp差分，并且輸出擺幅需要由IV電源支持高達(dá)SOOmV卯差分?jǐn)[幅時(shí))。
[0026]該電路的一方面提供了可配置的設(shè)計(jì)，其中采樣相同的引腳來接收或發(fā)送數(shù)據(jù)，這就不需要將單獨(dú)的引腳耦接到接收緩沖器，并且不需要發(fā)送驅(qū)動(dòng)器，此外還減少了硬件成本和引腳的使用。用戶可以對電路編程以確定引腳是用于接收數(shù)據(jù)還是用于發(fā)送數(shù)據(jù)，以及可以重復(fù)使用同樣的硬件來接收或發(fā)送數(shù)據(jù)。
[0027]如圖2所示，輸入/輸出電路200可以被實(shí)現(xiàn)為例如輸入/輸出電路102、114或116中的一個(gè)或多個(gè)，其包括一對輸入/輸出焊墊202(標(biāo)識(shí)為Ι0_Ρ)以及204(標(biāo)識(shí)為Ι0_Ν)，輸入/輸出焊墊202和204中的每一個(gè)焊墊均耦接到接收緩沖器206。接收緩沖器206包括第一輸入晶體管208，第一輸入晶體管208具有耦接到輸入焊墊202的柵極，耦接到第一上拉電阻210(具有耦接到參考電壓Vdd的端子)的漏極，以及耦接到電流源212的源極。輸入/輸出焊墊204耦接到第二輸入晶體管214的柵極，第二輸入晶體管214耦接在第二上拉電阻216和電流源212之間。交流耦合電容218以及保護(hù)二極管220和222也耦接到輸入/輸出焊墊202，其中，交流耦合電容218可以是芯片外電容。同樣地，交流耦合電容224以及保護(hù)二極管226和228耦接到輸入/輸出焊墊204，其中，交流耦合電容224也可以是芯片外電容。
[0028]電壓控制電路229被耦接以控制在輸入/輸出焊墊202和204處的電壓。具體地，反相器230和開關(guān)231的控制端被耦接以接收接收模式控制信號(hào)(RX模式控制)，在反相器230輸出處生成的接收模式控制信號(hào)的反相信號(hào)為發(fā)送模式控制信號(hào)(TX模式控制)，其被耦接以控制開關(guān)232。包括第一電阻234和第二電阻236的電阻分壓器網(wǎng)絡(luò)耦接到開關(guān)231，開關(guān)231傳輸在連接第一電阻234和第二電阻236的節(jié)點(diǎn)處生成的電壓。正如下文中將更詳細(xì)地描述的，第一和第二電阻234和236中的一個(gè)或兩個(gè)可以是可變電阻，以使得能夠設(shè)定連接第一和第二電阻的節(jié)點(diǎn)處的共模電壓。
[0029]當(dāng)RX模式控制信號(hào)為高電平時(shí)，開關(guān)231閉合以向耦接電阻238和240的第一端子的節(jié)點(diǎn)提供共模電壓，其中電阻238的第二端子耦接到輸