一種可校正iq失配的混頻器電路的制作方法
【技術領域】
[0001]本發(fā)明是一種可校正IQ失配的混頻器電路。目的是基于傳統(tǒng)混頻器，實現(xiàn)對IQ失配的校正。
【背景技術】
[0002]接收機電路廣泛應用于無線通訊，衛(wèi)星導航等領域，是接收處理射頻信號的核心電路。接收機中一個重要的電路就是混頻器，其主要功能是將射頻信號下變頻到中頻信號，以便對信號進行放大、濾波等處理。
[0003]在混頻器電路中，由于版圖不匹配、工藝誤差等原因，中頻I路信號與中頻Q路信號之間，存在一定程度的失配。傳統(tǒng)解決方案是，在混頻器電路的后面接一級IQ校正電路，這樣可以通過校正后面的IQ校正電路解決IQ失配問題。但額外的一級電路會產(chǎn)生額外的功耗，增加額外的噪聲。
[0004]本發(fā)明一種可校正IQ失配的混頻器電路，在傳統(tǒng)混頻器基礎上，不引進額外校正級電路，僅通過改變混頻器開關導通特性，實現(xiàn)對IQ失配的校正。因此本發(fā)明的混頻器電路具有結構簡單，不增加額外功耗，不增加額外噪聲的特點。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的一種可校正IQ失配的混頻器電路，目的是基于傳統(tǒng)混頻器電路，實現(xiàn)對IQ失配的校正。
[0006]本發(fā)明的一種可校正IQ失配的混頻器電路是通過以下技術方案來實現(xiàn)的:一種可校正IQ失配的混頻器電路，所述混頻器電路包括:
[0007]I路信號通道上的第一級混頻器電路，Q路信號通道上的第二級混頻器電路，以及分別給第一級混頻器電路與第二級混頻器電路提供直流偏置的偏置電路。
[0008]優(yōu)選的，所述第一級混頻器電路，射頻輸入信號高電平為VRFIP，射頻輸入信號低電平為Vrfin ;本振輸入信號尚電平為Vloip ,本振輸入信號低電平為Vlciin ;直流偏置輸入信號為Vbi;中頻輸出信號尚電平為Vifip,中頻輸出信號低電平為Vi?;
[0009]所述第二級混頻器電路，射頻輸入信號高電平為VRFIP，射頻輸入信號低電平為Vrfin;本振輸入信號尚電平為V_p,本振輸入信號低電平為Vlcw;直流偏置輸入信號為Vbo ；中頻輸出信號尚電平為VlFOP,中頻輸出信號低電平為Vifon;
[0010]所述的第一級混頻器電路和第二級混頻器電路，高電平輸入電容CP的兩端分別與射頻輸入信號高電平VRFIP和第一晶體管Ml、第二晶體管M2、第五晶體管M5、第六晶體管M6的漏端相連，低電平輸入電容CN的兩端分別與射頻輸入信號低電平VRFIN和第三晶體管M3、第四晶體管M4、第七晶體管M7、第八晶體管M8的漏端相連;第一級混頻器電路本振輸入信號高電平VLQIP通過第一電容C1和第一電阻R1組成的耦合電路與第一晶體管M1、第四晶體管M4的柵極相連，第一級混頻器電路本振輸入信號低電平VLQIN通過第二電容C2和第二電阻R2組成的耦合電路與第二晶體管M2、第三晶體管M3的柵極相連;第二級混頻器電路本振輸入信號高電平Vloqp通過第三電容C3和第三電阻R3組成的耦合電路與第五晶體管M5、第八晶體管M8的柵極相連，第二級混頻器電路本振輸入信號低電平Vloqn通過第四電容C4和第四電阻R4組成的耦合電路與第六晶體管M6、第七晶體管M7的柵極相連;第一級混頻器電路中頻輸出信號高電平VIFIP與第一晶體管Ml、第三晶體管M3的源端相連，第一級混頻器電路中頻輸出信號低電平VIFIN與第二晶體管M2、第四晶體管M4的源端相連;第二級混頻器電路中頻輸出信號高電平乂工哪與第五晶體管M5、第七晶體管M7的源端相連，第二級混頻器電路中頻輸出信號低電平ViFdN與第六晶體管M6、第八晶體管M8的源端相連。
[0011]優(yōu)選的，分別給第一級混頻器電路與第二級混頻器電路提供直流偏置的偏置電路為:電流源IBI與電阻RBI產(chǎn)生的參考電壓VBI<5>，分別通過開關SWHI〈l-4>連接至Vbk1-4>，參考地通過開關SWLK1-4〉連接至VBia—4>;電流源IBQ與電阻RBQ產(chǎn)生的參考電壓VBQ<5>，分別通過開關SWHQ〈l-4>連接至VB(K1—4>，參考地通過開關SWLQ〈l-4>連接至VB(K1—4> ；直流偏置電壓VbI<1-4>、VbCK1-4>在參考電壓VbI<5>、VbCK5>與參考地之間切換，實現(xiàn)開關的選通功能;通過控制IQ兩路開關的選通，實現(xiàn)混頻器IQ失配的校正。
[0012]優(yōu)選的，其中電阻R1-R4、電容C1-C4以及晶體管M1-M8組成陣列形式的調(diào)節(jié)電路，且調(diào)節(jié)比特位數(shù)相等，由第一電阻R1、第一電容C1與第一晶體管Ml組成的陣列形式的調(diào)節(jié)電路:其中第一晶體管陣列Ml〈l-5>的漏極均連接至輸入電容CP，第一晶體管陣列Ml〈l-5>的源極均連接至中頻輸出信號高電平VlFIP;本振輸入信號高電平Vloip分別通過第一電容陣列Cl〈l-5>與第一晶體管陣列Ml〈l-5>的柵極連接，直流偏置信號Vbi<1-5>分別通過第一電阻陣列Rl〈l-5>與第一晶體管陣列Ml〈l-5>的柵極連接。其余電路在上述方案的基礎上，按照上述的的陣列排列規(guī)則，以相同的比特位和精度進行排列。
[0013]本發(fā)明的優(yōu)點在于:
[0014](1)本發(fā)明在傳統(tǒng)混頻器基礎上，僅通過改變混頻器開關導通特性，實現(xiàn)對IQ失配的校正，因此本發(fā)明的混頻器電路具有結構簡單的優(yōu)點；
[0015](2)本發(fā)明不含額外的校正級電路，因此具有不增加額外功耗，不增加額外噪聲的優(yōu)點；
[0016](3)本發(fā)明是在傳統(tǒng)混頻器原有開關寬長比下，取出一部分寬長比用作調(diào)節(jié)，因此對于每個開關來說，其總的寬長比與傳統(tǒng)混頻器開關寬長比一樣，不產(chǎn)生額外的寄生電容。
【附圖說明】
[0017]圖1是本技術方案的混頻器電路圖；
[0018]圖2是本技術方案混頻器中的校正陣列電路圖；
[0019]圖3是本技術方案的直流偏置電路圖；
【具體實施方式】
[0020]下面結合附圖與【具體實施方式】對本技術方案進一步說明如下:
[0021]所述混頻器包括I路信號通道上的第一級混頻器電路，Q路信號通道上的第二級混頻器電路，以及分別給第一級混頻器電路與第二級混頻器電路提供直流偏置的偏置電路。
[0022]所述第一級混頻器電路，射頻輸入信號高電平為VRFIP，射頻輸入信號低電平為Vrfin；本振輸入信號高電平為Vuot ,本振輸入信號低電平為Vlciin；直流偏置輸入信號為Vbi ；中頻輸出信號高電平為VlFIP,中頻輸出信號低電平為VlFIN;
[0023]所述第二級混頻器電路，射頻輸入信號高電平為VRFIP，射頻輸入信號低電平為Vrfin；本振輸入信號高電平為Vldop ,本振輸入信號低電平為Vlqon；直流偏置輸入信號為Vbq ；中頻輸出信號高電平為VlFQP,中頻輸出信號低電平為VlFQN;
[0024]所述的第一級混頻器電路和第二級混頻器電路，高電平輸入電容CP的兩端分別與射頻輸入信號高電平VRFIP和第一晶體管Ml、第二晶體管M2、第五晶體管M5、第六晶體管M6的漏端相連，低電平輸入電容CN的兩端分別與射頻輸入信號低電平Vrfin和第三晶體管M3、第四晶體管M4、第七晶體管M7、第八晶體管M8的漏端相連;第一級混頻器電路本振輸入信號高電平VLQIP通過第一電容C1和第一電阻R1組成的耦合電路與第一