一種高精度異頻群量子化相位同步系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種相位同步系統(tǒng)，尤其涉及一種高精度異頻群量子化相位同步系統(tǒng)。
【背景技術(shù)】
[0002]傳統(tǒng)的相位同步系統(tǒng)是建立在同頻信號(hào)基礎(chǔ)之上，針對(duì)異頻信號(hào)的相位同步，目前只能借助混頻、倍頻以及高穩(wěn)定度的頻率綜合器等頻率變換電路，使其頻率歸一化。而現(xiàn)有的頻率變換電路結(jié)構(gòu)復(fù)雜、體積龐大，處理過(guò)程中增加了電路的噪聲，無(wú)法保證同步精度。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供一種高精度異頻群量子化相位同步系統(tǒng)，采用異頻群量子化相位處理方法，能夠大幅度提高測(cè)量分辨率和同步精度，加強(qiáng)系統(tǒng)穩(wěn)定性和可靠性。
[0004]本發(fā)明采用下述技術(shù)方案:
[0005]—種高精度異頻群量子化相位同步系統(tǒng)，其特征在于:包括同步信號(hào)源模塊、模糊區(qū)脈沖模塊、相位差產(chǎn)生模塊、相位同步檢測(cè)模塊、相位同步輸出模塊、顯示模塊和電源模塊；同步信號(hào)源模塊的信號(hào)輸出端連接模糊區(qū)脈沖模塊的信號(hào)輸入端，模糊區(qū)脈沖模塊的信號(hào)輸出端分別連接相位差產(chǎn)生模塊和相位同步檢測(cè)模塊的信號(hào)輸入端，相位差產(chǎn)生模塊和相位同步檢測(cè)模塊的信號(hào)輸出端分別連接相位同步輸出模塊的信號(hào)輸入端，相位同步輸出模塊的信號(hào)輸出端連接顯示模塊的信號(hào)輸入端；
[0006]所述的同步信號(hào)源模塊由原子頻標(biāo)組成，用以產(chǎn)生高穩(wěn)定度的兩路同步信號(hào)；
[0007]所述的模糊區(qū)脈沖模塊包括依次連接的模數(shù)轉(zhuǎn)換模塊、信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換模塊、精細(xì)時(shí)延模塊、模糊區(qū)脈沖產(chǎn)生模塊和FPGA模塊；
[0008]模數(shù)轉(zhuǎn)換模塊用于對(duì)輸入的兩路同步信號(hào)分別進(jìn)行濾波、電壓變換和模擬信號(hào)處理，將輸入的兩路同步信號(hào)轉(zhuǎn)換為兩路同步數(shù)字信號(hào)；
[0009]信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換模塊用于實(shí)現(xiàn)信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換，以產(chǎn)生足夠的電壓驅(qū)動(dòng)后級(jí)電路；
[0010]精細(xì)時(shí)延模塊用于對(duì)兩路同步數(shù)字信號(hào)進(jìn)行精細(xì)延；
[0011]模糊區(qū)脈沖產(chǎn)生模塊用于產(chǎn)生兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖，并將產(chǎn)生的模糊區(qū)脈沖送入相位差產(chǎn)生模塊和相位同步檢測(cè)模塊；
[0012]FPGA模塊用于實(shí)現(xiàn)邏輯功能；
[0013]所述的相位差產(chǎn)生模塊，用于對(duì)接收到的兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖實(shí)現(xiàn)時(shí)延，使兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖獲得個(gè)數(shù)或?qū)挾扰c相位差產(chǎn)生模塊時(shí)延相等的相位差，并輸出電平信號(hào)到相位同步輸出模塊；
[0014]所述的相位同步檢測(cè)模塊，用于對(duì)兩路同步數(shù)字信號(hào)的模糊區(qū)脈進(jìn)行與邏輯分析，產(chǎn)生相位同步點(diǎn)；根據(jù)所產(chǎn)生的相位同步點(diǎn)，即相位同步檢測(cè)模塊輸出的兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖，并將相位同步檢測(cè)模塊輸出的兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖送至相位同步輸出模塊；
[0015]所述的相位同步輸出模塊，用于接收相位差產(chǎn)生模塊輸出的電平信號(hào)以及相位同步檢測(cè)模塊輸出的兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖，并在模糊區(qū)脈沖的控制下輸出同步脈沖并傳送至顯示模塊；
[0016]所述的顯示模塊，用于接收相位同步輸出模塊輸出的同步脈沖并將同步結(jié)果進(jìn)行顯不O
[0017]所述的模數(shù)轉(zhuǎn)換模塊采用MClOl 16芯片。
[0018]所述的信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換模塊采用MC10125芯片。
[0019]所述的精細(xì)時(shí)延模塊采用FPGA內(nèi)部的固定延遲單元。
[0020]所述的模糊區(qū)脈沖產(chǎn)生模塊采用74LS00與門芯片。
[0021]所述的相位差產(chǎn)生模塊采用雙穩(wěn)態(tài)觸發(fā)器74LS279。
[0022]所述的相位同步檢測(cè)模塊采用74LS00與門芯片。
[0023]所述的數(shù)轉(zhuǎn)換模塊的輸入端和相位同步輸出模塊的輸出端分別設(shè)置有SMA輸入接口和BNC輸出接口。
[0024]相對(duì)于傳統(tǒng)的相位同步技術(shù)，本發(fā)明無(wú)需高穩(wěn)定度的頻率合成電路，利用異頻群量子化相位處理方法能夠大幅度提高測(cè)量分辨率和同步精度，本發(fā)明中的電路結(jié)構(gòu)簡(jiǎn)單，成本低廉，相位噪聲低，由于群量子化相位的累積，任意時(shí)刻的任意相位差均以群量子化為間隔嚴(yán)格同步。相對(duì)于異頻架構(gòu)下的相位群同步技術(shù)以及相位群處理技術(shù)，由于采用了區(qū)別于相位群同步和相位群處理技術(shù)原理的異頻群量子化相位處理方法，本發(fā)明的測(cè)量分辨率和同步精度均得到了大幅度提高，系統(tǒng)更加穩(wěn)定，可靠性更高，任意相位差之間的同步精度優(yōu)于0.5納秒。
【附圖說(shuō)明】
[0025]圖1為本發(fā)明的原理框圖。
【具體實(shí)施方式】
[0026]以下結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作以詳細(xì)的描述:
[0027]如圖1所示，本發(fā)明所述的高精度異頻群量子化相位同步系統(tǒng)，包括同步信號(hào)源模塊、模糊區(qū)脈沖模塊、相位差產(chǎn)生模塊、相位同步檢測(cè)模塊、相位同步輸出模塊、顯示模塊和電源模塊；同步信號(hào)源模塊的信號(hào)輸出端連接模糊區(qū)脈沖模塊的信號(hào)輸入端，模糊區(qū)脈沖模塊的信號(hào)輸出端分別連接相位差產(chǎn)生模塊和相位同步檢測(cè)模塊的信號(hào)輸入端，相位差產(chǎn)生模塊和相位同步檢測(cè)模塊的信號(hào)輸出端分別連接相位同步輸出模塊的信號(hào)輸入端，相位同步輸出模塊的信號(hào)輸出端連接顯示模塊的信號(hào)輸入端。
[0028]所述的同步信號(hào)源模塊由原子頻標(biāo)組成，用以產(chǎn)生高穩(wěn)定度的兩路同步信號(hào)；同步信號(hào)源模塊將產(chǎn)生的高穩(wěn)定度的兩路同步信號(hào)輸送至模糊區(qū)脈沖模塊；
[0029]所述的模糊區(qū)脈沖模塊，首先對(duì)輸入的兩路同步信號(hào)分別進(jìn)行濾波、電壓變換和模擬信號(hào)處理，將輸入的兩路同步信號(hào)轉(zhuǎn)換為兩路同步數(shù)字信號(hào)；然后對(duì)兩路同步數(shù)字信號(hào)實(shí)現(xiàn)信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換，以產(chǎn)生足夠的電壓以驅(qū)動(dòng)后級(jí)電路；再將經(jīng)電平標(biāo)準(zhǔn)轉(zhuǎn)換的兩路同步數(shù)字信號(hào)進(jìn)行精細(xì)延時(shí)，并對(duì)經(jīng)精細(xì)延時(shí)后的兩路同步數(shù)字信號(hào)進(jìn)行相位同步檢測(cè)，最終輸出兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖，并將兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖分別輸送至相位差產(chǎn)生模塊和相位同步檢測(cè)模塊。
[0030]所述的模糊區(qū)脈沖模塊包括依次連接的模數(shù)轉(zhuǎn)換模塊、信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換模塊、精細(xì)時(shí)延模塊、模糊區(qū)脈沖產(chǎn)生模塊和FPGA模塊；
[0031]模數(shù)轉(zhuǎn)換模塊可采用MC10116芯片，能夠?qū)斎氲膬陕吠叫盘?hào)分別進(jìn)行濾波、電壓變換和模擬信號(hào)處理，將輸入的兩路同步信號(hào)轉(zhuǎn)換為兩路同步數(shù)字信號(hào)；
[0032]信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換模塊可采用MC10125芯片，用于實(shí)現(xiàn)信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換，以產(chǎn)生足夠的電壓驅(qū)動(dòng)后級(jí)電路。
[0033]精細(xì)時(shí)延模塊用于對(duì)兩路同步數(shù)字信號(hào)進(jìn)行精細(xì)延，精細(xì)時(shí)延模塊可采用FPGA模塊內(nèi)部的固定延遲單元。
[0034]模糊區(qū)脈沖產(chǎn)生模塊可采用74LS00與門芯片，用于產(chǎn)生兩路同步數(shù)字信號(hào)的模糊區(qū)脈沖，模糊區(qū)脈沖的個(gè)數(shù)或?qū)挾缺硎緝陕吠綌?shù)字信號(hào)的同步程度。產(chǎn)生的模糊區(qū)脈沖被送入相位差產(chǎn)生模塊和相位同步檢測(cè)模塊，經(jīng)相位差產(chǎn)生模塊和相位同步檢測(cè)模塊處理后最終送入相位同步輸出模塊，用于控制兩路同步數(shù)字信號(hào)的相位差輸出。
[0035]模糊區(qū)脈沖產(chǎn)生模塊可利用FPGA模塊內(nèi)部與門芯片。
[0036]FPGA模塊用于實(shí)現(xiàn)邏輯功能，屬于FPGA利用的公知技術(shù)，在此不再贅述。
[0037]兩路同步信號(hào)經(jīng)模數(shù)轉(zhuǎn)換模塊和信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換模塊分別進(jìn)行模數(shù)轉(zhuǎn)換和信號(hào)電平標(biāo)準(zhǔn)轉(zhuǎn)換處理后，成為兩路同步數(shù)字信號(hào)；兩路同步數(shù)字信號(hào)分別經(jīng)精細(xì)時(shí)延模塊進(jìn)行精細(xì)延遲，且每一路同步數(shù)字信號(hào)進(jìn)行精細(xì)延遲后均與該路同步數(shù)字信號(hào)進(jìn)行與邏輯分析，產(chǎn)生該路同步數(shù)字信號(hào)的相位同步脈沖信號(hào)；兩路并行的相位同步脈沖信號(hào)再經(jīng)與邏輯分析，最終獲得兩路同步數(shù)字信號(hào)的模糊區(qū)脈