動模式(Recessive mode)之間交互切換時，其高電壓輸出電平CANH與低電壓輸出電平CANL分別由共態(tài)模式(Common mode)上升至例如3.5伏特與下降至例如1.5伏特的電壓斜率，二者能夠?qū)ΨQ。是以，循上揭諸多證據(jù)與數(shù)據(jù)可知，本發(fā)明所揭露的斜率控制電路確實可針對輸出級的電壓電平執(zhí)行有效的控制，并可廣泛應用于控制器局域網(wǎng)絡總線(CAN BUS)或其他工業(yè)控制系統(tǒng)等應用系統(tǒng)上，實為一種設計良好且可功效卓越的斜率控制電路設計。
[0039]另一方面而言，為考慮到整體電路在主動模式與被動模式之間交互切換的時間延遲(time delay)，本發(fā)明更揭露一種自回授控制電路的機制，其系如圖式第8至13圖所示。首先，請參閱圖8所示，其系揭露本發(fā)明所設計的第一充放電電路11更可連接至少一組第一自回授控制電路31，此第一自回授控制電路31系包括有一第一次控制開關SWP3與連接于此第一次控制開關SWP3的一第一偵測電路801，其中，第一偵測電路801的輸出端用以產(chǎn)生一第一回授信號HS_AFB，并將該第一回授信號HS_AFB傳送并控制予第一次控制開關SWP3。在此實施例中，第一自回授控制電路31系連接于第一上控制開關SWP1、第一下控制開關SWNl、第一控制輸入源HS_IN、第一輸出端HS以及輸入電源VDD之間。值得一提的是，此第一自回授控制電路31的設置與連接位置并不以圖8所示的實施態(tài)樣為限，根據(jù)本發(fā)明的另一實施例，如圖9所示，則第一自回授控制電路31’亦可選擇連接第一上控制開關SWP1、第一下控制開關SWN1、第一控制輸入源HS_IN、第一輸出端HS以及接地端GND之間。此時，第一偵測電路801的輸出端用以產(chǎn)生第一回授信號HS_AFB1，并將此第一回授信號HS_AFB1傳送并控制予第一次控制開關SWN3。不同的是，當?shù)谝蛔曰厥诳刂齐娐?1系連接于電路的上半部(即輸入電源VDD)時，則第一次控制開關SWP3應設計為一 P型金氧半場效晶體管，且該第一次控制開關SWP3的漏極系連接于第一上控制開關SWPl與第一下控制開關SWNl的接點(參圖8)。至于，當?shù)谝蛔曰厥诳刂齐娐?1’連接于電路的下半部(即接地端GND)時，則該第一次控制開關SWN3應設計為一 N型金氧半場效晶體管，且該第一次控制開關SWN3的漏極系連接于第一上控制開關SWPl與第一下控制開關SWNl的接點(參圖9)。
[0040]同樣地，考慮到電路在主動模式與被動模式間切換的時間延遲的問題，圖11與圖12系揭露本發(fā)明所設計的第二充放電電路21更可連接至少一組第二自回授控制電路32、32’的實施態(tài)樣。其中，第二自回授控制電路32、32’包括一第二次控制開關SWN4、SWP4與連接于該第二次控制開關SWN4、SWP4的一第二偵測電路802，其中，第二偵測電路802的輸出端系用以產(chǎn)生第二回授信號LS_AFB、LS_AFB1，并將該第二回授信號LS_AFB、LS_AFB1傳送并控制予第二次控制開關SWN4、SWP4。如圖11所示的實施例，則第二自回授控制電路32可連接于第二上控制開關SWP2、第二下控制開關SWN2、第二控制輸入源LS_IN、第二輸出端LS以及接地端GND之間，此時，第二次控制開關SWN4系選用為一 N型金氧半場效晶體管，且該第二次控制開關SWN4的漏極系連接于第二上控制開關SWP2與第二下控制開關SWN2的接點。至于，如圖12所示的實施例，則第二自回授控制電路32’系連接于第二上控制開關SWP2、第二下控制開關SWN2、第二控制輸入源LS_IN、第二輸出端LS以及輸入電源VDD之間，此時，第二次控制開關SWP4應選用為一 P型金氧半場效晶體管，且該第二次控制開關SWP4的漏極系連接于第二上控制開關SWP2與第二下控制開關SWN2的接點。
[0041]圖14系揭露根據(jù)本發(fā)明的實施例應用于一控制器局域網(wǎng)絡總線的波形示意圖，由圖14所示的波形示意圖，可以明顯看出，應用本發(fā)明所揭露的斜率控制電路搭配自回授控制電路的架構設計，當電路由主動模式進入被動模式時，以第二輸出端LS為例，則可以因為第三電容C3的電量對第四晶體管M4的閘極進行充電，使得第四晶體管M4的閘源極壓差快速高于Vtn而使的開啟，如區(qū)域SI所示，同樣地，在第一輸出端HS上也可因為第二電容C2的影響而控制第二晶體管M2的閘極放電，進而使得第二晶體管M2的閘源極壓差馬上高于Vtp而使的開啟。的后，如區(qū)域S2所示，再利用前述第一充放電電路11與第二充放電電路21的RC效應，控制高電壓輸出電平CANH與低電壓輸出電平CANL的下降與上升斜率，則可以有效降低過程中可能產(chǎn)生的突波。
[0042]另一方面而言，當電路由被動模式切換回主動模式時，見區(qū)域S3所示，則在第二輸出端LS與第一輸出端HS上分別由于第一次控制開關SWN3或SWP3可瞬間地被開啟，而使得第二輸出端LS上的電壓很快地下降至VDD/2以下，同時，第一輸出端HS上的電壓則快速地上升至VDD/2以上。的后，再利用第一、第二偵測電路801、802的作用將第一次控制開關SWN3或SWP3關閉，并透過前述第一充放電電路11與第二充放電電路21的RC效應，如區(qū)域S4所示，控制高電壓輸出電平CANH與低電壓輸出電平CANL的下降與上升斜率。這樣一來，本發(fā)明不僅可以控制第四晶體管M4關閉的時間，亦可以大大地縮短此過程，使得整體電路由主動模式切換至被動模式的延遲時間Tl與被動模式切換回主動模式的延遲時間T2相等，有效控制延遲時間Tl = T2。
[0043]更進一步而言，考慮到控制器局域網(wǎng)絡總線的傳輸速率在高于5Mb/s的情況時，則本發(fā)明實施例應用于一高速總線傳輸時的示意圖，其系請參閱圖10及圖13所示。在此類高速傳輸?shù)那闆r下，則第一充放電電路11系同時連接有二組第一自回授控制電路31、31’，而第二充放電電路11則同時連接有二組第二自回授控制電路32、32’，其應用于高速總線傳輸?shù)牟ㄐ问疽鈭D請參閱圖15所示。如圖15所示，其中電路在主動模式與被動模式間切換的區(qū)域SI至S4系大致如前所述，故不再重述。惟值得說明的是，由于在高速傳輸應用下，電路處在主動模式的時間區(qū)間會相較地縮短，進而影響到RC效應中的時間延遲，則如區(qū)域S5所示，將使得第一輸出端HS與第二輸出端LS上的電壓無法足夠地下降與上升至原電壓電平(即Full Low與Full High)。這個問題將使得高電壓輸出電平CANH與低電壓輸出電平CANL的下降與上升斜率無法對稱，因此在此情況下，則必須利用第一偵測電路801與第二偵測電路802所產(chǎn)生的第一回授信號HS_AFB1、LS_AFB1來開啟第一次控制開關SWN3與第二次控制開關SWP4，則方可實現(xiàn)如區(qū)域S6所示的波形，使得第一輸出端HS與第二輸出端LS上的電壓可成功地下降與上升至原電壓電平(即Full Low與Full High)，并且控制延遲時間Tl = T2，以實施本發(fā)明的發(fā)明目的。
[0044]續(xù)請參閱第16A圖與第16B圖所示，其系分別為根據(jù)本發(fā)明圖式圖8與圖9所示的第一偵測電路801的電路細節(jié)。如圖所示，第一偵測電路801系可包括至少一偵測放大器16a、16b與串聯(lián)于該偵測放大器16a、16b的一交集邏輯閘18，以利用此交集邏輯閘18的輸出端產(chǎn)生所述的第一回授信號HS_AFB、HS_AFB1，并將該第一回授信號HS_AFB、HS_AFB1傳送并控制予圖8與圖9中的第一次控制開關SWP3、SWN3。更進一步而言，圖17與圖18系分別揭露兩種可用以實施第一偵測電路801的實施態(tài)樣，如圖17所示，則偵測放大器16a例如可由多個晶體管SI?S6與被動組件T1、T2所組成，同時，偵測放大器16b包括被動組件T3，然而，偵測電路中亦可選擇僅設置有單一偵測放大器，即偵測放大器16a，而并無偵測放大器16b (查圖18所示的實施態(tài)樣)。換言的，就目前實際應用的層面看來，大抵偵測電路中只要至少包含有一偵測放大器，則應可用以實施本發(fā)明，而隸屬于本發(fā)明的發(fā)明范圍。
[0045]同樣地，請參閱第19A圖與第19B圖所示，其系分別為根據(jù)本發(fā)明圖式圖11與圖12所示的第二偵測電路802的電路細節(jié)。如圖所示，第二偵測電路802同樣可包括至少一偵測放大器16c、16d與串聯(lián)于該偵測放大器16c、16d的一交集邏輯閘26，以利用此交集邏輯閘26的輸出端產(chǎn)生所述的第二回授信號LS_AFB、LS_AFB1，并將該第二回授信號LS_AFB、LS_AFB1傳送并控制予圖11與圖12中的第二次控制開關SWN4、SWP4。更進一步而言，圖20與第21圖系分別揭露兩種可用以實施第二偵測電路802的實施態(tài)樣，如圖20所示，則偵測放大器16c例如可由多個晶體管Ul?U6與被動組件Vl所組成，同時，偵測放大器16d包括被動