S5, S6, Ul, U2, U3, U4, U5, U6-晶體管；Zl, Z2- 二極管；D1, D2, Tl, T2, T3, VI，V2, V3, V4-被動(dòng)組件；R0, RLl, RL2, Rl, R2, R3, R4-電阻；C1, C2, C3, C4-電容；SWP1, SffNl, SWP2, SWN2-控制開關(guān)；SWP3, SWN3, SWP4, SWN4-控制開關(guān)。
【具體實(shí)施方式】
[0031]以上有關(guān)于本發(fā)明的內(nèi)容說明，與以下的實(shí)施方式用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的權(quán)利要求更進(jìn)一步的解釋。有關(guān)本發(fā)明的特征、實(shí)作與功效，茲配合圖式作較佳實(shí)施例詳細(xì)說明如下。
[0032]請(qǐng)參閱圖3所示，其為根據(jù)本發(fā)明實(shí)施例的斜率控制電路的架構(gòu)示意圖。如圖3所示，本發(fā)明所揭示的斜率控制電路I電性親接于一前端復(fù)制電路(Replica circuit) 2與一控制器局域網(wǎng)絡(luò)總線(Controller Area Network BUS, CAN BUS)3之間。其中，控制器局域網(wǎng)絡(luò)總線3系經(jīng)由一高電壓輸出電平CANH與一低電壓輸出電平CANL來傳送差動(dòng)(Differential)信號(hào)，并在高電壓輸出電平CANH與一中介輸出電平SPLIT、以及中介輸出電平SPLIT與低電壓輸出電平CANL之間各自串接有一輸出電阻RO (或稱終端電阻)。一般而言，此輸出電阻RO的阻值例如可選為60奧姆，惟熟習(xí)此項(xiàng)技術(shù)領(lǐng)域的人士自可根據(jù)實(shí)際電路需求而自行設(shè)計(jì)，并非用以限定本發(fā)明的發(fā)明范圍。
[0033]圖4揭露本發(fā)明一實(shí)施例的詳細(xì)內(nèi)部電路示意圖，請(qǐng)配合圖3 —并參閱，如圖所示，前端復(fù)制電路2具有一雙回路結(jié)構(gòu)，其包括一上回授電路22與一下回授電路24，其中，上回授電路22與下回授電路24共同連接于前端復(fù)制電路2中的一共態(tài)點(diǎn)VCM。舉例而言，上回授電路22中可包括有串聯(lián)的P型金氧半場(chǎng)效晶體管P1、P2、二極管Z1、以及一上串接電阻RLl ;下回授電路24中可包括有串聯(lián)的N型金氧半場(chǎng)效晶體管N1、N2、二極管Z2、以及一下串接電阻RL2。其中，上回授電路22與下回授電路24可自共態(tài)點(diǎn)VCM各自產(chǎn)生有一上回授信號(hào)VFBUP與一下回授信號(hào)VFBDN，并分別將此上回授信號(hào)VFBUP與下回授信號(hào)VFBDN輸出予斜率控制電路I中的第一晶體管Ml與第三晶體管M3，以藉此控制輸出級(jí)高電壓輸出電平CANH與低電壓輸出電平CANL的直流電壓電平(DC level control)，惟此部分的控制手段與技術(shù)特征實(shí)非本發(fā)明的重點(diǎn)，故在此本發(fā)明并不進(jìn)行贅述。本發(fā)明的技術(shù)重點(diǎn)乃在于所揭露的斜率控制電路1，其接收此上回授信號(hào)VFBUP與下回授信號(hào)VFBDN，并經(jīng)由該二信號(hào)的驅(qū)動(dòng)(上回授信號(hào)VFBUP與下回授信號(hào)VFBDN的驅(qū)動(dòng))，而達(dá)到控制輸出級(jí)的高電壓輸出電平CANH與低電壓輸出電平CANL的電壓斜率的目的。以下，本發(fā)明將首先針對(duì)斜率控制電路I的電路細(xì)節(jié)及其作動(dòng)進(jìn)行以下的說明。
[0034]詳細(xì)而言，根據(jù)圖4所示，斜率控制電路I包括有一上級(jí)驅(qū)動(dòng)電路102與一下級(jí)驅(qū)動(dòng)電路104，其中，上級(jí)驅(qū)動(dòng)電路102連接于前端復(fù)制電路2的上回授電路22與高電壓輸出電平CANH之間，并且，上級(jí)驅(qū)動(dòng)電路102包括有一第一晶體管Ml、至少一第二晶體管M2、一第一被動(dòng)組件D1、以及至少一第一充放電電路11。根據(jù)本發(fā)明的實(shí)施例，所述的第一晶體管M1、第二晶體管M2與第一被動(dòng)組件Dl依序串接于一輸入電源VDD與高電壓輸出電平CANH之間，并且，第二晶體管M2電性連接于第一充放電電路11，除此之外，值得注意的是，第二晶體管M2的設(shè)置數(shù)量應(yīng)充分對(duì)應(yīng)于第一充放電電路11的設(shè)置數(shù)量。換言的，根據(jù)本發(fā)明的實(shí)施例，若設(shè)計(jì)者欲提尚電路的耐壓承受力，則亦可選擇在電路中串接有一個(gè)以上的第二晶體管M2，惟在此情況下，第一充放電電路11的設(shè)置數(shù)量亦應(yīng)對(duì)應(yīng)地增加。以下，為便于理解本發(fā)明的技術(shù)，本發(fā)明僅以電路中設(shè)置有一組第二晶體管M2以及與其對(duì)應(yīng)的第一充放電電路11作為一示范例的說明云爾，然熟習(xí)本技術(shù)領(lǐng)域的人士自可根據(jù)實(shí)際電路的耐壓需求而作一數(shù)量上的調(diào)整，則亦應(yīng)隸屬于本發(fā)明的發(fā)明范疇。
[0035]同樣地，下級(jí)驅(qū)動(dòng)電路104連接于前端復(fù)制電路2的下回授電路24與低電壓輸出電平CANL之間，并且，下級(jí)驅(qū)動(dòng)電路104包括有一第三晶體管M3、至少一第四晶體管M4、一第二被動(dòng)組件D2、以及至少一第二充放電電路21。根據(jù)本發(fā)明的實(shí)施例，所述的第三晶體管M3、第四晶體管M4與第二被動(dòng)組件D2系依序串接于一接地端GND與低電壓輸出電平CANL之間，第四晶體管M4電性連接于第二充放電電路21，并且，第四晶體管M4的設(shè)置數(shù)量應(yīng)對(duì)應(yīng)于第二充放電電路21的設(shè)置數(shù)量。緣此，本發(fā)明可利用控制第一充放電電路11的充放電狀態(tài)來控制高電壓輸出電平CANH的下降斜率，同時(shí)利用控制第二充放電電路21的充放電狀態(tài)來控制低電壓輸出電平CANL的上升斜率，以期達(dá)到高電壓輸出電平CANH的下降斜率可成功對(duì)稱于低高電壓輸出電平CANL的上升斜率，以實(shí)現(xiàn)本發(fā)明的發(fā)明目的。
[0036]續(xù)請(qǐng)參閱圖5及圖6所示，其分別揭露本發(fā)明實(shí)施例第一充放電電路11與第二充放電電路21的內(nèi)部電路示意圖。如圖所示，第一充放電電路11包括有一第一電阻R1、一第一電容Cl、一第一上控制開關(guān)SWPl、一第一下控制開關(guān)SWNl、一第二電阻R2、以及一第二電容C2。其中，第一電阻Rl與第一電容Cl相互并聯(lián)，并共同連接至輸入電源VDD ;第一上控制開關(guān)SWPl串聯(lián)于該第一電阻Rl與第一電容Cl ;第一下控制開關(guān)SWNl串聯(lián)于第一上控制開關(guān)SWP1，且第一下控制開關(guān)SWNl與第一上控制開關(guān)SWPl系共同連接于一第一控制輸入源HS —IN與一第一輸出端HS(即圖4的第二晶體管M2)之間。的后，第二電阻R2連接第一下控制開關(guān)SWNl與接地端GND ；以及，第二電容C2連接接地端GND，且同時(shí)并聯(lián)于第二電阻R2。
[0037]同樣地，如圖6所示，則第二充放電電路21包括有一第三電阻R3、一第三電容C3、一第二上控制開關(guān)SWP2、一第二下控制開關(guān)SWN2、一第四電阻R4、以及一第四電容C4。其中，第三電阻R3與第三電容C3相互并聯(lián)，并共同連接至輸入電源VDD ;第二上控制開關(guān)SWP2串聯(lián)于該第三電阻R3與第三電容C3 ;第二下控制開關(guān)SWN2串聯(lián)于第二上控制開關(guān)SWP2，且第二下控制開關(guān)SWN2與第二上控制開關(guān)SWP2系共同連接于一第二控制輸入源LS— IN與一第二輸出端LS(即圖4的第四晶體管M4)之間。之后，第四電阻R4連接第二下控制開關(guān)SWN2與接地端GND ;以及，第四電容C4連接接地端GND，且同時(shí)并聯(lián)于第四電阻R4。詳細(xì)而言，根據(jù)本發(fā)明的一實(shí)施例，如本發(fā)明圖式第4、5、6圖所示，本發(fā)明采用上級(jí)驅(qū)動(dòng)電路102的第一晶體管Ml與第二晶體管M2為P型金氧半場(chǎng)效晶體管(P metal oxidesemiconductor, PMOS)，第一被動(dòng)組件Dl為二極管；下級(jí)驅(qū)動(dòng)電路104的第三晶體管M3與第四晶體管M4為N型金氧半場(chǎng)效晶體管(N metal oxide semiconductor, NM0S)，第二被動(dòng)組件D2為二極管；第一上控制開關(guān)SWPl為P型金氧半場(chǎng)效晶體管(PMOS)，第一下控制開關(guān)SWNl系為N型金氧半場(chǎng)效晶體管(NMOS);以及，第二上控制開關(guān)SWP2為P型金氧半場(chǎng)效晶體管(PMOS)，而第二下控制開關(guān)SWN2為N型金氧半場(chǎng)效晶體管(NMOS)，作為本發(fā)明一實(shí)施例的說明。
[0038]是以，本發(fā)明所設(shè)計(jì)的第一輸出端HS經(jīng)由第一上控制開關(guān)SWPl與第一下控制開關(guān)SWN1，同時(shí)搭配第一電阻R1、第一電容Cl、第二電阻R2與第二電容C2所產(chǎn)生的RC效應(yīng)來對(duì)其充到高電壓準(zhǔn)位或低電壓準(zhǔn)位的斜率進(jìn)行控制，同樣地，第二輸出端LS亦經(jīng)由第二上控制開關(guān)SWP2與第二下控制開關(guān)SWN2，同時(shí)搭配第三電阻R3、第三電容C3、第四電阻R4與第四電容C4所產(chǎn)生的RC效應(yīng)來對(duì)其充到高電壓準(zhǔn)位或低電壓準(zhǔn)位的斜率進(jìn)行控制。如此一來，透過對(duì)于第一輸出端HS與第二輸出端LS的斜率控制，則本發(fā)明可成功使得輸出級(jí)與的連接的第二晶體管M2與第四晶體管M4同時(shí)開啟或關(guān)閉，緣此，即可達(dá)成有效降低直流電平的輸出突波大小的目的。圖7揭露本發(fā)明一實(shí)施例的斜率控制電路應(yīng)用于一控制器局域網(wǎng)絡(luò)總線的波形示意圖，如圖7所示，則可以明顯看出，利用本發(fā)明所揭露的技術(shù)，其可將高電壓輸出電平CANH與低電壓輸出電平CANL的直流突波值P1、P2成功地控制在400毫伏特(mV)以下。除此的外，利用本發(fā)明所揭露的斜率控制電路搭配第5至6圖所示的第一、第二充放電電路的作用，則本發(fā)明更可控制整體電路在主動(dòng)模式(Dominant mode)與被