為在上升沿進行操作的系統(tǒng)產(chǎn)生時鐘的方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及產(chǎn)生在上升沿進行操作的時鐘的方法，更具體地，涉及在簡單的結(jié)構(gòu)中以高精確度產(chǎn)生時鐘信號的方法。
【背景技術(shù)】
[0002]時鐘信號是有規(guī)律地出現(xiàn)邏輯狀態(tài)‘I’和‘0’的方波信號。在一般的系統(tǒng)中，時鐘具有一定的占空比且系統(tǒng)用時鐘進行同步以處理各種信號。
[0003]時鐘產(chǎn)生裝置可以是產(chǎn)生待用于系統(tǒng)中的具有一定占空比的時鐘的裝置且可以包括PLL電路。然而，該PLL電路具有的限制在于，其邏輯復雜且其需要許多晶體管。
[0004]圖1示出如何給需要具有一定占空比的時鐘的系統(tǒng)提供時鐘。
[0005]參考圖1，PLL電路11調(diào)整輸入時鐘并產(chǎn)生適合于系統(tǒng)12的輸出時鐘。在這種情況下，可以在硬件和軟件中實現(xiàn)該PLL電路，且因為硬件PLL結(jié)構(gòu)具有高精確度但在邏輯結(jié)構(gòu)方面復雜，因此它需要很多的晶體管。相反，軟件型的PLL結(jié)構(gòu)具有的限制在于，其很難確保輸出時鐘的精確度。
[0006]另外，為了給系統(tǒng)提供具有一定占空比的時鐘，需要通過PLL電路的時鐘調(diào)整，但是僅僅在時鐘的上升沿或下降沿進行操作的系統(tǒng)不需要具有復雜結(jié)構(gòu)的PLL電路。因而，在需要不具有一定占空比的時鐘的系統(tǒng)中，需要精確地產(chǎn)生時鐘。

【發(fā)明內(nèi)容】

[0007]實施例提供了在系統(tǒng)在時鐘的上升沿進行操作的情況下，通過簡單的結(jié)構(gòu)以高精確度產(chǎn)生時鐘的方法。
[0008]在一個實施例中，一種轉(zhuǎn)換輸入時鐘以產(chǎn)生輸出時鐘并給某個系統(tǒng)提供所述輸出時鐘的方法包括:設(shè)置期望的輸出時鐘值和變量值并判定輸入時鐘是否為上升沿；當輸入時鐘是上升沿時，將輸出時鐘值加到變量值上以提供計算值；比較計算值和輸入時鐘值；以及作為比較的結(jié)果，當計算值等于或大于輸入時鐘值時，將輸出時鐘輸出為邏輯狀態(tài)‘I’并將通過從計算值減去輸入時鐘值所得到的值設(shè)定為變量值。
[0009]輸出時鐘值可以被設(shè)定為小于輸入時鐘的頻率。
[0010]輸入時鐘是否為上升沿的判定可以包括當輸入時鐘不是上升沿時，繼續(xù)檢查輸入時鐘是否為上升沿。
[0011]作為比較的結(jié)果，當計算值小于輸入時鐘值時，可以用計算值來設(shè)定變量值，然后可以檢查輸入時鐘是否為上升沿。
[0012]當計算值等于或大于輸入時鐘值時，輸出時鐘可以被輸出具有邏輯狀態(tài)‘1’，然后在輸入時鐘的上升沿時被輸出具有邏輯狀態(tài)‘O’。
[0013]變量值可以初始地被設(shè)定為O，且在這種情況下，輸出時鐘可以被設(shè)定為邏輯狀態(tài)‘O，。
[0014]該方法可以進一步包括:在將通過從計算值減去輸入時鐘值所得到的值設(shè)定為變量值之后，判定輸入時鐘是否為上升沿。
[0015]在以下的附圖和說明中闡述了一個以上實施例的細節(jié)。通過說明書和附圖，以及通過權(quán)利要求書，其他特征將是顯而易見的。
【附圖說明】
[0016]圖1示出如何給需要具有一定占空比的時鐘的系統(tǒng)提供時鐘。
[0017]圖2示出使用根據(jù)實施例的時鐘產(chǎn)生裝置的情況的示例。
[0018]圖3示出根據(jù)實施例的用于在上升沿進行操作的系統(tǒng)的時鐘產(chǎn)生裝置的配置。
[0019]圖4是根據(jù)實施例的用于在上升沿進行操作的系統(tǒng)的時鐘產(chǎn)生裝置的操作流程圖。
[0020]圖5是通過根據(jù)實施例的為在上升沿進行操作的系統(tǒng)產(chǎn)生時鐘的方法而產(chǎn)生的輸出時鐘的示例性波形圖。
【具體實施方式】
[0021 ] 現(xiàn)在將詳細地參考本公開的實施例，在附圖中示出了其示例。
[0022]圖2示出使用根據(jù)實施例的時鐘產(chǎn)生裝置的情況的示例，且圖3示出根據(jù)實施例的用于在上升沿進行操作的系統(tǒng)的時鐘產(chǎn)生裝置的配置。
[0023]參照圖2和圖3，根據(jù)實施例的時鐘產(chǎn)生裝置應(yīng)用于通過上升沿進行操作的系統(tǒng)。另外，時鐘產(chǎn)生裝置110改變輸入時鐘以適合于系統(tǒng)120并給系統(tǒng)120提供所產(chǎn)生的輸出時鐘。
[0024]另外，時鐘產(chǎn)生裝置110可以包括輸出時鐘設(shè)置單元111和輸出時鐘產(chǎn)生單元113。
[0025]輸出時鐘設(shè)置單元111用來設(shè)置將提供給系統(tǒng)120的輸出時鐘且可以是用戶界面，利用該界面，用戶設(shè)置輸出時鐘。例如，它可以包括顯示在顯示器上以能夠輸入輸出時鐘的輸入畫面，以及諸如鍵盤的輸入設(shè)備。
[0026]也就是，用戶可以通過使用鍵盤輸入期望的輸出時鐘至顯示在顯示器上的輸入畫面以設(shè)置輸出時鐘。
[0027]在這種情況下，由于在本實施例中輸出時鐘通過利用輸入時鐘的上升沿來產(chǎn)生，所以輸出時鐘可以被設(shè)定為小于輸入時鐘。另外，為輸出時鐘設(shè)置單元111所設(shè)置的數(shù)值的單位是頻率。
[0028]輸出時鐘產(chǎn)生單元113基于由輸出時鐘設(shè)置單元111所設(shè)定的設(shè)置值來改變輸入時鐘的頻率并產(chǎn)生輸出時鐘。參照圖4和圖5來描述輸出時鐘產(chǎn)生單元113的操作。
[0029]圖4是根據(jù)實施例的用于在上升沿進行操作的系統(tǒng)的時鐘產(chǎn)生裝置的操作流程圖。
[0030]參照圖4，首先在步驟SllO中設(shè)置期望的輸出時鐘值N和變量值N’。在這種情況下，輸出時鐘值N被設(shè)置為小于輸入時鐘值M。另外，通過輸出時鐘設(shè)置單元111來設(shè)置輸出時鐘值且變量值N’初始被設(shè)定為‘O’。
[0031]接下來，輸出時鐘產(chǎn)生單元113接收輸入時鐘和由輸出時鐘設(shè)置單元111所設(shè)置的輸出時鐘值，基于輸出時鐘值轉(zhuǎn)換輸入時鐘的頻率，然后產(chǎn)生并輸出輸出時鐘。
[0032]特別地，在步驟S120判定輸入時鐘是否為上升沿，且當為否定時，繼續(xù)地檢查輸入時鐘是否為上升沿。在這種情況下，以邏輯狀態(tài)‘0’來初始地設(shè)定輸出時鐘。
[0033]當判定輸入時鐘為上升沿時，在步驟S130中輸出時鐘產(chǎn)生單元113將變量值N’加到輸出時鐘值N上以產(chǎn)生計算值N”。
[0034]接下來，在步驟S140中比較輸入時鐘值M和計算值N”，且當后者小于前者(在步驟S140中為否)時，在步驟S150中用計算值N”來設(shè)定變量值N’。另外，在步驟S120中再次判定輸入時鐘是否為上升沿。
[0035]當計算值N”等于或大于輸入時鐘值M(在步驟S140中為是)時，在步驟S160中輸出時鐘產(chǎn)生單元113產(chǎn)生邏輯狀態(tài)‘I’的輸出時鐘達一定時間并將通過從計算值N”減去輸入時鐘值M所得到的值設(shè)定為變量值N’。
[0036]接下來，在步驟S120中判定輸入時鐘是否為上升沿，并通過重復地執(zhí)行這樣的操作，將被轉(zhuǎn)換成頻率的輸出時鐘設(shè)定為輸出設(shè)置值。
[0037]輸出時鐘的邏輯狀態(tài)‘I’所保持的時間期間與輸入時鐘的邏輯狀態(tài)‘I’的寬度相同。也就是，輸出時鐘的輸出狀態(tài)保持邏輯狀態(tài)‘I’然后在輸入時鐘的下降沿時改變?yōu)檫壿嫚顟B(tài)‘O’。
[0038]所以，輸出時鐘產(chǎn)生單元113保持輸出時鐘在邏輯狀態(tài)‘I’并在步驟S170中，在輸入時鐘的下降沿時輸出具有邏輯狀態(tài)‘0’的輸出時鐘。
[0039]圖5是通過根據(jù)實施例的為在上升沿進行操作的系統(tǒng)產(chǎn)生時鐘的方法而產(chǎn)生的輸出時鐘的示例性波形圖。
[0040]圖5示出了輸入時鐘值M是300MHz且輸出時鐘值N是10MHz。當輸入時鐘的第一個上升沿E_upl被輸入(在步驟S120中為是)，同時在步驟SllO中輸出時鐘值N初始被設(shè)定為100且變量值N’初始被設(shè)定為O時，在步驟S130中輸出時鐘值N ‘100’被加到變量值N’ ‘0’上以提供計算值N” ‘100’。
[0041]接下來，在步驟S140中比較計算值N” ‘100’與輸入時鐘值M ‘300’，且由于后者M大于前者N” (在步驟S140中為否)，在步驟S150中用計算值N”來設(shè)定變量值N’。因此，變量值N’變成100，然后在步驟S120中判定輸入時鐘是否為上升沿。
[0042]接下來，當輸入時鐘的第二個上升沿E_up2被輸入時，在步驟S130中輸出時鐘值N ‘100’被加到變量值N’ ‘100’上以提供計算值N” ‘200’。
[0043]接下來，在步驟S140中比較輸入時鐘值M ‘300’與計算值N” ‘200’，且由于前者M大于后者N”(在步驟S140中為否)，在步驟S150中用計算值N”來設(shè)定變量值N’，變量值N’變成200，然后在步驟S120中判定輸入時鐘是否為上升沿。
[0044]接下來，當輸入時鐘的第三個上升沿E_up3被輸入時，在步驟S130中輸出時鐘值N ‘100’被加到變量值N’ ‘200’上以提供計算值N” ‘300’。另外，在步驟S140中比較輸入時鐘值M ‘300’與計算值N” ‘300’，且由于前者M等于后者N”(在步驟S140中為是)，在步驟S160中輸出時鐘被輸出為邏輯狀態(tài)‘I’且通過從計算值N” ‘300’減去輸入時鐘值M ‘300’所得到的零被設(shè)定為變量值N’。
[0045]接下來，在步驟S120中再次判定輸入時鐘是否為上升沿，且隨著重復這樣的過程，產(chǎn)生了輸出時鐘。
[0046]輸出時鐘保持邏輯狀態(tài)‘I’，然后在步驟S170中在輸入時鐘的下降沿時輸出時鐘保持邏輯狀態(tài)‘O’。
[0047]因此，當應(yīng)用于為僅利用時鐘的上升沿而無需一定占空比的、在上升沿進行操作的系統(tǒng)產(chǎn)生時鐘時，能夠無需使用復雜的PLL就能產(chǎn)生時鐘。另外，能夠確保軟件型PLL結(jié)構(gòu)可能無法確保的輸出時鐘的精確度。
【主權(quán)項】
1.一種為在上升沿進行操作的系統(tǒng)產(chǎn)生時鐘的方法，所述方法轉(zhuǎn)換輸入時鐘以產(chǎn)生輸出時鐘并給某個系統(tǒng)提供所述輸出時鐘，所述方法包括: 設(shè)置期望的輸出時鐘值和變量值并判定輸入時鐘是否為上升沿； 當輸入時鐘是上升沿時，將所述輸出時鐘值加到所述變量值上以提供計算值； 比較所述計算值和所述輸入時鐘值；以及 作為比較的結(jié)果，當所述計算值等于或大于所述輸入時鐘值時，將輸出時鐘輸出為邏輯狀態(tài)‘I’并將通過從所述計算值減去所述輸入時鐘值所得到的值設(shè)定為所述變量值。
2.根據(jù)權(quán)利要求1所述的方法，其中所述輸出時鐘值被設(shè)定為小于輸入時鐘的頻率。
3.根據(jù)權(quán)利要求1所述的方法，其中所述輸入時鐘是否為上升沿的判定包括當輸入時鐘不是上升沿時，繼續(xù)檢查輸入時鐘是否為上升沿。
4.根據(jù)權(quán)利要求1所述的方法，其中作為比較的結(jié)果當所述計算值小于所述輸入時鐘值時，用所述計算值來設(shè)定所述變量值，然后檢查輸入時鐘是否為上升沿。
5.根據(jù)權(quán)利要求1所述的方法，其中當所述計算值等于或大于所述輸入時鐘值時，所述輸出時鐘被輸出具有邏輯狀態(tài)‘I’，然后在輸入時鐘的上升沿時被輸出具有邏輯狀態(tài)‘O，。
6.根據(jù)權(quán)利要求1所述的方法，其中所述變量值初始被設(shè)定為O，且在這種情況下，輸出時鐘被設(shè)定為邏輯狀態(tài)‘O’。
7.根據(jù)權(quán)利要求1所述的方法，進一步包括:在將通過從所述計算值減去所述輸入時鐘值所得到的值設(shè)定為所述變量值之后，判定輸入時鐘是否為上升沿。
【專利摘要】提供了一種為在上升沿進行操作的系統(tǒng)產(chǎn)生時鐘的方法。提供了一種轉(zhuǎn)換輸入時鐘以產(chǎn)生輸出時鐘并給某個系統(tǒng)提供所述輸出時鐘的方法。所述方法包括：設(shè)置期望的輸出時鐘值和變量值并判定輸入時鐘是否為上升沿；當輸入時鐘是上升沿時，將輸出時鐘值加到變量值上以提供計算值；比較計算值和輸入時鐘值；以及作為比較的結(jié)果，當計算值等于或大于輸入時鐘值時，將輸出時鐘輸出為邏輯狀態(tài)“1”并將通過從計算值減去輸入時鐘值所得到的值設(shè)定為變量值。
【IPC分類】H03L7-08
【公開號】CN104811187
【申請?zhí)枴緾N201510009541
【發(fā)明人】李志健
【申請人】Ls產(chǎn)電株式會社
【公開日】2015年7月29日
【申請日】2015年1月8日
【公告號】EP2899884A2, US20150214941