輸出驅(qū)動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種輸出驅(qū)動電路，且特別是有關(guān)于一種具有差分(differential)電路架構(gòu)的輸出驅(qū)動電路。
【背景技術(shù)】
[0002]近年來隨著科技的進(jìn)步，一般電子裝置都逐漸朝向高頻操作以獲取更高的數(shù)據(jù)傳輸速率。舉例而言，用于影音數(shù)據(jù)傳遞的電子裝置現(xiàn)今時常采用例如高清晰度多媒體界面標(biāo)準(zhǔn)(High-Definit1n Multimedia Interface,HDMI)作為主要的有線傳輸接口。隨著數(shù)據(jù)傳輸速率及工作頻率的提高，對于傳輸接口中的傳輸器(transmitter)設(shè)計而言,其所需的輸出驅(qū)動電路的規(guī)格特性也越加嚴(yán)格。
[0003]在一般的輸出驅(qū)動電路設(shè)計中，通常會使用反相器(inverter)的電路架構(gòu)來達(dá)到電路高速運(yùn)作的目的。然而，在反相器的基本特性中，由于在NMOS與PMOS切換導(dǎo)通的瞬間，會有一段期間NMOS與PMOS會同時導(dǎo)通,使得反相器產(chǎn)生流入電流(drain current)。此流入電流可能會增加電源/功率噪音(power noise),造成輸出信號的相位擾動(phasejitter)，使得輸出信號的功率噪音嚴(yán)重地上升。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種輸出驅(qū)動電路，其可利用差分的架構(gòu)來組成而不需使用反相器。
[0005]本發(fā)明的輸出驅(qū)動電路包括第一耦合電容與第二耦合電容、第一差分驅(qū)動級以及第二差分驅(qū)動級。第一差分驅(qū)動級的輸入端接收差分輸入信號，且第一差分驅(qū)動級的輸出端輸出差分輸出信號。第二差分驅(qū)動級的輸入端接收差分輸入信號，且第二差分驅(qū)動級的輸出端經(jīng)由第一耦合電容與第二耦合電容耦接第一差分驅(qū)動級的輸出端，以提供差分預(yù)放大信號來提高差分輸出信號的驅(qū)動能力。
[0006]在本發(fā)明一實施例中，第一差分驅(qū)動級與第二差分驅(qū)動級非由反相器所組成。
[0007]在本發(fā)明一實施例中，差分輸入信號包括正向輸入信號以及反向輸入信號，且差分輸出信號包括正向輸出信號以及反向輸出信號。第一差分驅(qū)動級包括第一負(fù)載、第二負(fù)載、第一晶體管、第二晶體管以及第一電流源。第一負(fù)載的第一端接收第一電源電壓，且第一負(fù)載的第二端稱第一稱合電容的第一端。第二負(fù)載的第一端接收第一電源電壓，且第二負(fù)載的第二端耦接第二耦合電容的第一端。第一晶體管的柵極接收正向輸入信號，且第一晶體管的漏極耦接第一負(fù)載的第二端并輸出反向輸出信號。第二晶體管的柵極接收反向輸入信號，且第二晶體管的漏極耦接第二負(fù)載的第二端并輸出正向輸出信號。第一電流源的第一端耦接第一晶體管與第二晶體管的源極，且第一電流源的第二端耦接參考電位。
[0008]在本發(fā)明一實施例中，差分預(yù)放大信號包括正向預(yù)放大信號以及反向預(yù)放大信號。第二差分驅(qū)動級包括第三晶體管、第四晶體管以及第二電流源。第三晶體管的柵極接收正向輸入信號，且第三晶體管的漏極耦接第一耦合電容的第二端并輸出反向預(yù)放大信號。第四晶體管的柵極接收反向輸入信號，且第四晶體管的漏極耦接第二耦合電容的第二端并輸出正向預(yù)放大信號。第二電流源的第一端耦接第三晶體管與第四晶體管的源極，且第二電流源的第二端耦接參考電位。
[0009]在本發(fā)明一實施例中，第二差分驅(qū)動級更包括第三負(fù)載以及第四負(fù)載。第三負(fù)載的第一端接收第二電源電壓，且第三負(fù)載的第二端耦接第一耦合電容的第二端與第三晶體管的漏極。第四負(fù)載的第一端接收第二電源電壓，且第四負(fù)載的第二端耦接第二耦合電容的第二端與第四晶體管的漏極，其中差分輸出信號的信號擺幅是根據(jù)第三負(fù)載與第四負(fù)載的阻抗和電流源的電流值所決定。
[0010]在本發(fā)明一實施例中，第二差分驅(qū)動級更包括第五晶體管以及第六晶體管。第五晶體管的源極耦接至第二電源電壓，且第五晶體管的漏極耦接第一耦合電容的第二端與第三晶體管的漏極。第六晶體管的源極耦接至第二電源電壓，且第六晶體管的漏極耦接第二耦合電容的第二端與第四晶體管的漏極。
[0011]在本發(fā)明一實施例中，第二差分驅(qū)動級更包括第五負(fù)載。第五負(fù)載耦接于第三晶體管的源極與第四晶體管的源極之間，其中差分輸出信號的信號擺幅是根據(jù)第五負(fù)載的阻抗和電流源的電流值所決定。
[0012]在本發(fā)明一實施例中，第三晶體管、第四晶體管以及第二電流源是以N型晶體管來實施，而第五與第六晶體管是以P型晶體管來實施。
[0013]在本發(fā)明一實施例中，第二差分驅(qū)動級包括第三晶體管、第四晶體管以及第二電流源。第三晶體管的柵極接收正向輸入信號，第三晶體管的漏極耦接第一耦合電容的第二端并輸出反向預(yù)放大信號，且第三晶體管的源極耦接第二電流源的第二端。第四晶體管的柵極接收反向輸入信號，第四晶體管的漏極耦接第二耦合電容的第二端并輸出正向預(yù)放大信號，且第四晶體管的源極耦接第二電流源的第二端。第二電流源的第一端接收第二電源電壓，且第二電流源的第二端耦接第三晶體管與第四晶體管的源極。
[0014]在本發(fā)明一實施例中，第二差分驅(qū)動級更包括第三負(fù)載以及第四負(fù)載。第三負(fù)載的第一端耦接第一耦合電容的第二端與第三晶體管的漏極，且第三負(fù)載的第二端耦接參考電位。第四負(fù)載的第一端耦接第二耦合電容的第二端與第四晶體管的漏極，且第四負(fù)載的第二端耦接參考電位，其中差分輸出信號的信號擺幅是根據(jù)第三負(fù)載與第四負(fù)載的阻抗和電流源的電流值所決定。
[0015]在本發(fā)明一實施例中，第二差分驅(qū)動級更包括第五晶體管以及第六晶體管。第五晶體管的漏極耦接第一耦合電容的第二端與第三晶體管的漏極，且第五晶體管的源極耦接參考電位。第六晶體管的漏極耦接第二耦合電容的第二端與第四晶體管的漏極，且第六晶體管的源極耦接參考電位。
[0016]在本發(fā)明一實施例中，第二差分驅(qū)動級更包括第五負(fù)載。第五負(fù)載耦接于第三晶體管的源極與第四晶體管的源極之間，其中差分輸出信號的信號擺幅是根據(jù)第五負(fù)載的阻抗和電流源的電流值所決定。
[0017]在本發(fā)明一實施例中，第三晶體管、第四晶體管以及第二電流源是以P型晶體管來實施，而第五與第六晶體管是以N型晶體管來實施。
[0018]基于上述，本發(fā)明實施例提出一種輸出驅(qū)動電路，所述輸出驅(qū)動電路是以兩級驅(qū)動級通過電容將輸出互相耦合的架構(gòu)來實現(xiàn)提高輸出信號的驅(qū)動能力的功能，其中所述兩級驅(qū)動級皆是以差分電路的架構(gòu)組成而不需使用反相器，因此可有效地抑制輸出信號的功率噪音與共模噪音，使得輸出驅(qū)動電路可在應(yīng)用于高速傳輸接口時具有良好的特性表現(xiàn)。
[0019]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細(xì)說明如下。
【附圖說明】
[0020]此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明的限定。在附圖中:
[0021]圖1為本發(fā)明一實施例的輸出驅(qū)動電路的示意圖。
[0022]圖2為本發(fā)明第一實施例的輸出驅(qū)動電路的電路架構(gòu)示意圖。
[0023]圖3為本發(fā)明第二實施例的輸出驅(qū)動電路的電路架構(gòu)示意圖。
[0024]圖4為本發(fā)明第三實施例的輸出驅(qū)動電路的電路架構(gòu)示意圖。
[0025]圖5為本發(fā)明第四實施例的輸出驅(qū)動電路的電路架構(gòu)示意圖。