本公開一般而言涉及電子設備，并且具體而言涉及包括電阻器的設備及其控制方法。

背景技術：

1、電阻器是一種電子或電氣元件，其主要特點是抵抗電流流動的較高或較低的電阻。在集成電路技術中，主要已知兩類電阻器：多晶硅電阻器和擴散或注入電阻器，即，在半導體基板(通常由硅制成)中使用不同類型(通常是p和n)的摻雜劑。本公開涉及第二類電阻器(即，擴散或注入型集成電路電阻器)。

2、本領域需要解決包括擴散電阻器的已知設備的全部或部分缺點。

技術實現(xiàn)思路

1、本實用新型的目的是提供一種技術上改進的電子設備、設備和傳感器，從而解決包括擴散電阻器的已知設備的全部或部分缺點。

2、實施例提供了一種電子設備，該電子設備包括彼此接觸以形成pn結(jié)的第一擴散電阻器和第二擴散電阻器，該設備被配置為使得第一電阻器與第二電阻器之間的電位差在pn結(jié)的任何點處都是恒定的，該設備被配置為使pn結(jié)反向偏置。

3、優(yōu)選地，第一擴散電阻器和第二擴散電阻器中的每一個都由摻雜的半導體材料制成，第一擴散電阻器和第二擴散電阻器用相反的導電類型摻雜。

4、優(yōu)選地，第一擴散電阻器包括埋在基板中的第一層及第一阱，第一阱從第一層的外圍延伸到基板的第一表面，第一層和第一阱由第一導電類型的摻雜的半導體材料制成；并且第二擴散電阻器包括擱置在第一層上的第二層，第二層由第二導電類型的摻雜的半導體材料制成。

5、優(yōu)選地，第二擴散電阻器包括第一導電類型的第三摻雜的半導體層，第三層與基板的上表面齊平；并且第一擴散電阻器包括由第二導電類型的摻雜的半導體材料制成的第二層，第三層擱置在第二層上。

6、優(yōu)選地，該設備還包括第三擴散電阻器，該第三擴散電阻器包括埋在基板中的第一層及第一阱，第一阱從第一層的外圍延伸到基板的第一表面，第一層和第一阱由第一導電類型的摻雜的半導體材料制成，第一層和第一阱界定第二層。

7、優(yōu)選地，作為第一和第三電阻器的pn結(jié)被配置為反向偏置。

8、優(yōu)選地，第一擴散電阻器包括位于基板中的半導體阱，該半導體阱以與基板的摻雜類型相反的類型摻雜；并且第二擴散電阻器包括與半導體阱的摻雜類型相反的類型的第三摻雜的半導體層，第三層與基板的上表面齊平。

9、優(yōu)選地，擴散電阻器中的每一個包括第一端和第二端，每個擴散電阻器在第一端和第二端的水平處包括比電阻器的其余部分更重摻雜的半導體區(qū)域，從而形成所述擴散電阻器的端子。

10、優(yōu)選地，每個第一擴散電阻器和第二擴散電阻器包括第一端子和第二端子，第一擴散電阻器和第二擴散電阻器的第二端子耦合到施加參考電壓的同一第一節(jié)點。

11、優(yōu)選地，該設備包括被配置為在第一和第二電阻器的端子上供給電位的控制電路。

12、優(yōu)選地，控制電路包括與第一電阻器串聯(lián)耦合在電源電壓的施加的第二節(jié)點與第一節(jié)點之間的第一晶體管以及與第二電阻器串聯(lián)耦合在第二節(jié)點與第一節(jié)點之間的第二晶體管，第一晶體管和第二晶體管是二極管安裝的。

13、優(yōu)選地，第一晶體管的溝道寬長比等于第二晶體管的溝道寬長比乘以第二電阻的值與第一電阻的值的商。

14、優(yōu)選地，該設備被配置為使得第一電阻器與第二電阻器之間的電位差在pn結(jié)的任何點處為零。

15、另一個實施例提供了一種包括諸如先前所描述的設備之類的傳感器，該傳感器被配置為使得傳感器的測量值取決于第二電阻器的電阻值。

16、另一個實施例提供了一種設備，包括具有第一導電類型的摻雜的半導體材料的第一區(qū)域；具有與第一導電類型相反的第二導電類型的摻雜的半導體材料的第二區(qū)域；第一電觸點，位于第一區(qū)域的第一端處；第二電觸點，位于第一區(qū)域的第二端處；其中第一區(qū)域在第一電觸點與第二電觸點之間形成第一擴散電阻器；第三電觸點，位于第二區(qū)域的第一端處；第四電觸點，位于第二區(qū)域的第二端處；其中第二區(qū)域在第三電觸點與第四電觸點之間形成第二擴散電阻器；其中第一區(qū)域與第二區(qū)域接觸以形成pn結(jié)；其中第一電壓差施加在第一端子與第二端子之間；其中第二電壓差施加在第三端子與第四端子之間；以及其中第一電壓差和第二電壓差被配置為使得pn結(jié)被反向偏置。

17、優(yōu)選地，設備還包括控制電路，該控制電路被配置為在第一端子與第二端子之間供給第一電壓差并且在第三端子與第四端子之間供給第二電壓差。

18、優(yōu)選地，設備還包括第一晶體管，與第一擴散電阻器串聯(lián)耦合在電源電壓與第一端子之間；以及第二晶體管，與第二擴散電阻器、電源節(jié)點和第三端子串聯(lián)耦合。

19、優(yōu)選地，其中第一晶體管和第二晶體管各自是二極管連接的晶體管。

20、優(yōu)選地，其中第一晶體管具有第一溝道寬長比，并且第二晶體管具有與第一溝道寬長比不同的第二溝道寬長比。

21、優(yōu)選地，其中第一溝道寬長比與第二溝道寬長比之間的差是第二擴散電阻器的電阻與第一擴散電阻器的電阻的商的函數(shù)。

22、另一個實施例提供了一種包括諸如先前所描述的設備的傳感器，該傳感器被配置為使得傳感器的測量值取決于第一擴散電阻器和第二擴散電阻器之一的電阻值。

23、另一個實施例提供了一種控制設備的方法，該設備包括彼此接觸以形成pn結(jié)的第一擴散電阻器和第二擴散電阻器，第一電阻器與第二電阻器之間的電位差在pn結(jié)的任何點處都是恒定的，該設備被配置為使pn結(jié)反向偏置。

技術特征：

1.一種電子設備，其特征在于，所述電子設備包括：

2.根據(jù)權(quán)利要求1所述的設備，其特征在于，第一擴散電阻器和第二擴散電阻器中的每一個都由摻雜的半導體材料制成，第一擴散電阻器和第二擴散電阻器用相反的導電類型摻雜。

3.根據(jù)權(quán)利要求1所述的設備，其特征在于，

4.根據(jù)權(quán)利要求1所述的設備，其特征在于，

5.根據(jù)權(quán)利要求4所述的設備，其特征在于，所述設備還包括第三擴散電阻器，該第三擴散電阻器包括埋在基板中的第一層及第一阱，第一阱從第一層的外圍延伸到基板的第一表面，第一層和第一阱由第一導電類型的摻雜的半導體材料制成，第一層和第一阱界定第二層。

6.根據(jù)權(quán)利要求5所述的設備，其特征在于，第一電阻器與第三電阻器之間的pn結(jié)被配置為反向偏置。

7.根據(jù)權(quán)利要求1所述的設備，其特征在于，第一擴散電阻器包括位于基板中的半導體阱，該半導體阱以與基板的摻雜類型相反的摻雜類型摻雜；以及

8.根據(jù)權(quán)利要求1所述的設備，其特征在于，所述擴散電阻器中的每個擴散電阻器包括第一端和第二端，每個擴散電阻器在第一端和第二端的水平處包括比摻雜電阻器的其余部分更重摻雜的半導體區(qū)域，該更重摻雜的半導體區(qū)域形成所述擴散電阻器的端子。

9.根據(jù)權(quán)利要求1所述的設備，其特征在于，每個第一擴散電阻器和第二擴散電阻器包括第一端子和第二端子，第一擴散電阻器和第二擴散電阻器的第二端子耦合到施加參考電壓的同一第一節(jié)點。

10.根據(jù)權(quán)利要求1所述的設備，其特征在于，所述設備還包括被配置為在第一擴散電阻器和第二擴散電阻器的端子上供給電位的控制電路。

11.根據(jù)權(quán)利要求10所述的設備，其特征在于，控制電路包括與第一擴散電阻器串聯(lián)耦合在施加電源電壓的第二節(jié)點與第一節(jié)點之間的第一晶體管以及與第二擴散電阻器串聯(lián)耦合在第二節(jié)點與第一節(jié)點之間的第二晶體管，第一晶體管和第二晶體管是二極管安裝的。

12.根據(jù)權(quán)利要求11所述的設備，其特征在于，第一晶體管的溝道寬長比等于第二晶體管的溝道寬長比乘以第二擴散電阻器的第二電阻的值與第一擴散電阻器的第一電阻的值的商。

13.根據(jù)權(quán)利要求1所述的設備，其特征在于，該設備被配置為使得第一電阻器與第二電阻器之間的電位差在pn結(jié)的任何點處為零。

14.一種傳感器，其特征在于，所述傳感器包括：

15.一種設備，其特征在于，所述設備包括：

16.根據(jù)權(quán)利要求15所述的設備，其特征在于，所述設備還包括控制電路，該控制電路被配置為在第一端子與第二端子之間供給第一電壓差并且在第三端子與第四端子之間供給第二電壓差。

17.根據(jù)權(quán)利要求15所述的設備，其特征在于，所述設備還包括：

18.根據(jù)權(quán)利要求17所述的設備，其中第一晶體管和第二晶體管各自是二極管連接的晶體管。

19.根據(jù)權(quán)利要求17所述的設備，其特征在于，第一晶體管具有第一溝道寬長比，并且第二晶體管具有與第一溝道寬長比不同的第二溝道寬長比。

20.根據(jù)權(quán)利要求19所述的設備，其特征在于，第一溝道寬長比與第二溝道寬長比之間的差是第二擴散電阻器的電阻與第一擴散電阻器的電阻的商的函數(shù)。

21.一種傳感器，其特征在于，所述傳感器包括：

技術總結(jié)
本技術涉及電子設備和傳感器。一種電子設備包括第一擴散電阻器；以及第二擴散電阻器；其中第一擴散電阻器和第二擴散電阻器彼此接觸以形成PN結(jié)；其中PN結(jié)被反向偏置；以及其中第一電阻器與第二電阻器之間的電位差在PN結(jié)的任何點處都是恒定的。該電子設備用于電子或電氣元件領域。本技術旨在解決包括擴散電阻器的已知設備的全部或部分缺點。

技術研發(fā)人員：F·泰利特,M·巴蒂斯塔
受保護的技術使用者：意法半導體國際公司
技術研發(fā)日：20240307
技術公布日：2024/12/19