本發(fā)明涉及半導體，尤其涉及一種基于cmos工藝的高密度自整流器件及其制備方法。

背景技術：

1、在后摩爾時代，集成電路的發(fā)展面臨馮·諾依曼瓶頸問題，這一瓶頸限制了處理器與內(nèi)存之間的數(shù)據(jù)傳輸速度，降低了計算效率。為了解決這一問題，研究人員開始關注憶阻器（memristor）作為新型非易失性存儲器件的潛力。憶阻器具有可調(diào)的電阻狀態(tài)，能夠用于信息存儲和計算，因其高密度和低功耗特性而被視為未來內(nèi)存和計算架構的重要組成部分。然而，在大規(guī)模被動陣列中集成憶阻器時，需要自整流器件以避免陣列間的電流串擾，現(xiàn)有自整流器件在實現(xiàn)高開關比和自整流比的同時，往往難以保持與cmos技術的兼容性，限制了其實際應用。此外，盡管已有研究開發(fā)出自整流憶阻器，但它們?nèi)悦媾R開關比和材料兼容性不足的挑戰(zhàn)，開關比的降低直接影響到在大規(guī)模陣列中測量的開關比，因此優(yōu)化這些參數(shù)至關重要。為了減輕陣列串擾問題，研究者們提出了多種集成架構，如1t1r（1晶體管1憶阻器）和1s1r（1選擇器1憶阻器），但這些架構的實現(xiàn)增加了制造過程的復雜性。

2、傳統(tǒng)的憶阻器集成架構，如1t1r和1s1r，雖然可以緩解陣列串擾問題，但其實現(xiàn)增加了制造過程的復雜性，降低了生產(chǎn)效率。現(xiàn)有自整流器件在實現(xiàn)高開關比和自整流比的同時往往難以保持與cmos技術的兼容性，開關比的降低直接影響到在大規(guī)模陣列中測量的開關比，導致讀取精度降低。

技術實現(xiàn)思路

1、要解決的技術問題

2、鑒于現(xiàn)有技術的上述缺點、不足，本發(fā)明提供一種基于cmos工藝的高密度自整流器件及其制備方法，其解決了現(xiàn)有自整流器件在實現(xiàn)高開關比和自整流比的同時往往難以保持與cmos技術的兼容性，開關比的降低直接影響到在大規(guī)模陣列中測量的開關比，導致讀取精度降低的技術問題。

3、技術方案

4、為了達到上述目的，本發(fā)明采用的主要技術方案包括：

5、第一方面，本發(fā)明提供一種基于cmos工藝的高密度自整流器件，包括：

6、底部電極采用高功函金屬，作為的電流輸入端；

7、中間活性層采用兩層氧空位含量不同的鎢氧化物；

8、頂部電極采用低功函數(shù)金屬，多層薄膜垂直堆疊。

9、可選地，所述高功函金屬包括pt和p型硅。

10、可選地，所述低功函金屬包括tin。

11、可選地，底部電極厚度為60?nm。

12、可選地，中間活性層包括wo3和wo3-x，其中wo3層具有規(guī)則的晶格結構，形成高肖特基勢壘，確保自整流特性；wo3-x層富含氧缺陷，能夠通過捕獲和釋放電子來改善開關特性。

13、第二方面，本發(fā)明提供一種基于cmos工藝的高密度自整流器件的制備方法，包括：

14、通過lift-off光刻技術制備具有器件圖案的光刻膠阻擋層；

15、沉積50nm-60?nm厚度的高功函金屬層作為自整流器件的底部電極；

16、使用lift-off工藝制備具有3?μm直徑開口圓孔的氮化硅隔離層；

17、采用標準功率和高功率磁控濺射工藝依次制備wo3和wo3-x功能層，其中wo3-x具有豐富的氧空位；

18、沉積低功函金屬薄膜作為頂部電極。

19、可選地，所述標準功率100w，所述高功率為200w。

20、有益效果

21、本發(fā)明的有益效果是：本發(fā)明的一種基于cmos工藝的高密度自整流器件，通過構建高功函金屬電極（pt、p型硅等）/wo3/wo3-x/低功函數(shù)金屬電極（tin等）的器件結構，高功函數(shù)金屬與wo3層之間形成高肖特基勢壘阻擋電子的反向躍遷，進而有效抑制了在被動陣列中讀取高阻態(tài)單元時可能出現(xiàn)的電流串擾問題。同時在wo3-x層中制備豐富的氧缺陷，通過氧空位帶來的不同深度的能級勢阱捕獲來自低功函數(shù)金屬的電子來改變器件阻值。相較于相關技術，本申請的高密度自整流器件能夠在高阻態(tài)和低阻態(tài)下實現(xiàn)正向?qū)ê头聪蚪刂共⑴c當下cmos工藝兼容。

技術特征：

1.一種基于cmos工藝的高密度自整流器件，其特征在于，包括：

2.根據(jù)權利要求1所述的一種基于cmos工藝的高密度自整流器件，其特征在于，所述高功函金屬包括pt和p型硅。

3.根據(jù)權利要求2所述的一種基于cmos工藝的高密度自整流器件，其特征在于，所述低功函金屬包括tin。

4.根據(jù)權利要求3所述的一種基于cmos工藝的高密度自整流器件，其特征在于，底部電極厚度為60?nm。

5.根據(jù)權利要求4所述的一種基于cmos工藝的高密度自整流器件，其特征在于，中間活性層包括wo3和wo3-x，其中wo3層具有規(guī)則的晶格結構，形成高肖特基勢壘，確保自整流特性；wo3-x層富含氧缺陷，能夠通過捕獲和釋放電子來改善開關特性。

6.一種基于cmos工藝的高密度自整流器件的制備方法，其特征在于，包括：

7.根據(jù)權利要求6所述的一種基于cmos工藝的高密度自整流器件的制備方法，其特征在于，所述標準功率100w，所述高功率為200w。

技術總結
本發(fā)明屬于半導體技術領域，涉及一種基于CMOS工藝的高密度自整流器件及其制備方法，該方法包括：底部電極采用高功函金屬，作為的電流輸入端；中間活性層采用兩層氧空位含量不同的鎢氧化物；頂部電極采用低功函數(shù)金屬，多層薄膜垂直堆疊。其有益效果是，本申請的高密度自整流器件能夠在高阻態(tài)和低阻態(tài)下實現(xiàn)正向?qū)ê头聪蚪刂共⑴c當下CMOS工藝兼容。

技術研發(fā)人員：張亦舒,王字健,張國濱,凡雪蒙
受保護的技術使用者：浙江大學
技術研發(fā)日：
技術公布日：2024/12/23