本技術(shù)屬于電子電路，涉及一種驅(qū)動(dòng)電路，特別是涉及一種輸出驅(qū)動(dòng)電路、時(shí)鐘芯片及電子設(shè)備。

背景技術(shù)：

1、高速電流模式邏輯(high-speed?current-mode?logic，hcsl)是一種高速差分信號(hào)傳輸標(biāo)準(zhǔn)。hcsl標(biāo)準(zhǔn)主要應(yīng)用于高速數(shù)據(jù)傳輸和通信領(lǐng)域，如高速總線、網(wǎng)絡(luò)交換機(jī)和路由器等設(shè)備中。相比于傳統(tǒng)的電壓傳輸標(biāo)準(zhǔn)，如低壓差分信號(hào)傳輸(low?voltagedifferential?signaling，lvds)和差分電流模式邏輯(current-mode?logic，cml)，hcsl具有更低的功耗和更小的噪聲，同時(shí)也具有更高的傳輸速率和更遠(yuǎn)的傳輸距離。

2、hcsl輸出驅(qū)動(dòng)電路是hcsl中的重要內(nèi)容，用于提供高速的電信號(hào)驅(qū)動(dòng)能力，能夠?qū)⑤斎胄盘?hào)轉(zhuǎn)換為電流信號(hào)輸出，從而實(shí)現(xiàn)高速數(shù)據(jù)傳輸。hcsl輸出驅(qū)動(dòng)電路通常用于數(shù)據(jù)傳輸、存儲(chǔ)器和處理器等高速數(shù)字電路的驅(qū)動(dòng)器和收發(fā)器中。然而，現(xiàn)有hcsl輸出驅(qū)動(dòng)電路普遍存在功耗過大的問題。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)實(shí)施例提供一種輸出驅(qū)動(dòng)電路、時(shí)鐘芯片及電子設(shè)備，用于解決hcsl輸出驅(qū)動(dòng)電路功耗過大的問題。

2、第一方面，本技術(shù)實(shí)施例提供一種輸出驅(qū)動(dòng)電路，所述輸出驅(qū)動(dòng)電路包括低壓推挽模塊和輸出隔離模塊，其中：所述低壓推挽模塊連接低壓偏置電壓，用于接收高速輸入信號(hào)并對(duì)所述高速輸入信號(hào)進(jìn)行處理，輸出具有目標(biāo)電平的中間信號(hào)，所述低壓推挽模塊包括由低壓晶體管對(duì)構(gòu)成的推挽單元；所述輸出隔離模塊連接在所述推挽單元的輸出端與所述輸出驅(qū)動(dòng)電路的輸出端之間，所述輸出隔離模塊用于在所述輸出驅(qū)動(dòng)電路正常工作時(shí)被導(dǎo)通，并輸出所述中間信號(hào)作為所述輸出驅(qū)動(dòng)電路的目標(biāo)輸出信號(hào)。

3、在所述第一方面的一種實(shí)現(xiàn)方式中，所述低壓推挽模塊包括兩個(gè)推挽單元，所述兩個(gè)推挽單元接收一對(duì)差分信號(hào)。

4、在所述第一方面的一種實(shí)現(xiàn)方式中，所述推挽單元包括極性相反的第一低壓晶體管和第二低壓晶體管，所述第一低壓晶體管與所述第二低壓晶體管串聯(lián)連接在所述低壓偏置電壓與地之間。

5、在所述第一方面的一種實(shí)現(xiàn)方式中，所述第一低壓晶體管為低壓pmos管，所述第二低壓晶體管為低壓nmos管。

6、在所述第一方面的一種實(shí)現(xiàn)方式中，所述第一低壓晶體管的源極連接所述低壓偏置電壓，所述第一低壓晶體管的漏極與所述第二低壓晶體管的漏極連接，所述第二低壓晶體管的源極接地，所述第一低壓晶體管的柵極與所述第二低壓晶體管的柵極連接，所述第一低壓晶體管的柵極與所述第二低壓晶體管的柵極之間的連接點(diǎn)作為所述推挽單元的輸入端，所述第一低壓晶體管的漏極與所述第二低壓晶體管的漏極之間的連接點(diǎn)作為所述推挽單元的輸出端。

7、在所述第一方面的一種實(shí)現(xiàn)方式中，所述輸出隔離模塊包括與所述推挽單元一一對(duì)應(yīng)的輸出隔離單元，所述輸出隔離單元包括第一高壓晶體管，其中：所述第一高壓晶體管的漏極連接至所述推挽單元的輸出端，用于接收所述中間信號(hào)；所述第一高壓晶體管的柵極接收控制電壓，其中所述第一高壓晶體管的導(dǎo)通與斷開由所述控制電壓控制；所述第一高壓晶體管的源極連接至所述輸出驅(qū)動(dòng)電路的輸出端，以在所述第一高壓晶體管導(dǎo)通時(shí)經(jīng)由所述輸出驅(qū)動(dòng)電路的輸出端輸出所述中間信號(hào)作為所述目標(biāo)輸出信號(hào)。

8、在所述第一方面的一種實(shí)現(xiàn)方式中，所述第一高壓晶體管為native?nmos管。

9、在所述第一方面的一種實(shí)現(xiàn)方式中，所述輸出驅(qū)動(dòng)電路還包括阻抗校準(zhǔn)模塊，所述阻抗校準(zhǔn)模塊用于對(duì)所述輸出驅(qū)動(dòng)電路的輸出阻抗進(jìn)行校準(zhǔn)，以使所述輸出驅(qū)動(dòng)電路具有恒定的輸出阻抗。

10、在所述第一方面的一種實(shí)現(xiàn)方式中，所述阻抗校準(zhǔn)模塊包括：參考電壓生成電路，用于生成參考電壓；校準(zhǔn)電壓生成電路，用于生成校準(zhǔn)電壓，所述校準(zhǔn)電壓與所述輸出驅(qū)動(dòng)電路的輸出阻抗負(fù)相關(guān)；阻抗校準(zhǔn)電路，用于根據(jù)所述參考電壓與所述校準(zhǔn)電壓調(diào)整所述控制電壓。

11、在所述第一方面的一種實(shí)現(xiàn)方式中，所述參考電壓生成電路包括第一電阻和第二電阻，所述第一電阻和所述第二電阻串聯(lián)連接在所述低壓偏置電壓與地之間，所述第一電阻和所述第二電阻之間的連接點(diǎn)作為所述參考電壓生成電路的輸出端，以輸出所述參考電壓。

12、在所述第一方面的一種實(shí)現(xiàn)方式中，所述第一電阻和所述第二電阻的阻值相等。

13、在所述第一方面的一種實(shí)現(xiàn)方式中，所述校準(zhǔn)電壓生成電路包括第三低壓晶體管、第二高壓晶體管和第三電阻；所述第三低壓晶體管、所述第二高壓晶體管和所述第三電阻串聯(lián)連接在所述低壓偏置電壓與地之間，所述第二高壓晶體管和所述第三電阻之間的連接點(diǎn)作為所述校準(zhǔn)電壓生成電路的輸出端，以輸出所述校準(zhǔn)電壓，所述第二高壓晶體管接收所述阻抗校準(zhǔn)電路輸出的所述控制電壓；其中，所述第三低壓晶體管與所述第一低壓晶體管的類型相同，所述第二高壓晶體管與所述第一高壓晶體管的類型相同，所述第三低壓晶體管與所述第二高壓晶體管的整體尺寸是所述第一低壓晶體管與所述第一高壓晶體管的整體尺寸的1/n，所述第三電阻的阻值與所述n的比值為所述輸出驅(qū)動(dòng)電路的目標(biāo)輸出阻抗。

14、在所述第一方面的一種實(shí)現(xiàn)方式中，所述第三低壓晶體管為低壓pmos管，所述第二高壓晶體管為高壓native?nmos管。

15、在所述第一方面的一種實(shí)現(xiàn)方式中，所述第三低壓晶體管的源極與所述低壓偏置電壓連接，所述第三低壓晶體管的漏極與所述第二高壓晶體管的漏極連接，所述第三低壓晶體管的柵極接地，所述第二高壓晶體管的源極與所述第三電阻的一端連接，所述第三電阻的另一端接地，所述第二高壓晶體管的柵極接收所述阻抗校準(zhǔn)電路輸出的所述控制電壓，所述第二高壓晶體管的源極與所述第三電阻的一端之間的連接點(diǎn)作為所述校準(zhǔn)電壓生成電路的輸出端，以輸出所述校準(zhǔn)電壓。

16、在所述第一方面的一種實(shí)現(xiàn)方式中，所述阻抗校準(zhǔn)電路包括運(yùn)算放大器，所述運(yùn)算放大器的正輸入端用于接收所述參考電壓，所述運(yùn)算放大器的負(fù)輸入端用于接收所述校準(zhǔn)電壓，所述運(yùn)算放大器基于所述參考電壓和所述校準(zhǔn)電壓輸出所述控制電壓。

17、在所述第一方面的一種實(shí)現(xiàn)方式中，所述輸出驅(qū)動(dòng)電路還包括穩(wěn)壓器，所述穩(wěn)壓器用于對(duì)電源電壓進(jìn)行降壓處理以輸出所述低壓偏置電壓。

18、在所述第一方面的一種實(shí)現(xiàn)方式中，所述輸出驅(qū)動(dòng)電路還包括預(yù)驅(qū)動(dòng)模塊，所述預(yù)驅(qū)動(dòng)模塊連接至所述推挽單元的輸入端，用于對(duì)所述高速輸入信號(hào)預(yù)驅(qū)動(dòng)，其中所述預(yù)驅(qū)動(dòng)模塊的工作電壓為所述低壓偏置電壓。

19、在所述第一方面的一種實(shí)現(xiàn)方式中，所述低壓偏置電壓為0.75v。

20、第二方面，本技術(shù)實(shí)施例提供一種時(shí)鐘芯片，所述時(shí)鐘芯片包括：時(shí)鐘信號(hào)生成電路，用于生成高速時(shí)鐘信號(hào)；輸出驅(qū)動(dòng)電路，包括低壓推挽模塊和輸出隔離模塊，用于輸入所述高速時(shí)鐘信號(hào)并輸出目標(biāo)高速時(shí)鐘信號(hào)；所述低壓推挽模塊連接低壓偏置電壓，用于接收所述高速時(shí)鐘信號(hào)并對(duì)所述高速時(shí)鐘信號(hào)進(jìn)行處理，輸出具有目標(biāo)電平的中間信號(hào)，所述低壓推挽模塊包括由低壓晶體管對(duì)構(gòu)成的推挽單元；所述輸出隔離模塊連接在所述推挽單元的輸出端與所述輸出驅(qū)動(dòng)電路的輸出端之間，所述輸出隔離模塊用于在所述輸出驅(qū)動(dòng)電路正常工作時(shí)被導(dǎo)通，并輸出所述中間信號(hào)作為所述目標(biāo)高速時(shí)鐘信號(hào)。

21、第三方面，本技術(shù)實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括：信號(hào)生成電路，用于生成高速信號(hào)；輸出驅(qū)動(dòng)電路，包括低壓推挽模塊和輸出隔離模塊，用于輸入所述高速信號(hào)并輸出目標(biāo)高速信號(hào)；所述低壓推挽模塊連接低壓偏置電壓，用于接收所述高速信號(hào)并對(duì)所述高速信號(hào)進(jìn)行處理，輸出具有目標(biāo)電平的中間信號(hào)，所述低壓推挽模塊包括由低壓晶體管對(duì)構(gòu)成的推挽單元；所述輸出隔離模塊連接在所述推挽單元的輸出端與所述輸出驅(qū)動(dòng)電路的輸出端之間，所述輸出隔離模塊用于在所述輸出驅(qū)動(dòng)電路正常工作時(shí)被導(dǎo)通，并輸出所述中間信號(hào)作為所述目標(biāo)高速信號(hào)。

22、本技術(shù)實(shí)施例提供的輸出驅(qū)動(dòng)電路采用推挽(push-pull)電壓模的輸出結(jié)構(gòu)，無需端接電阻即可為接收電路提供大的擺幅電平，能夠降低輸出動(dòng)態(tài)功耗。此外，輸出驅(qū)動(dòng)電路采用低壓晶體管組成推挽式電壓模輸出，具有更快的輸出信號(hào)擺率，適用于更高速的應(yīng)用場(chǎng)景。再者，低壓晶體管的尺寸和寄生電容更小。相較于采用高壓晶體管作為開關(guān)管的技術(shù)方案而言，本技術(shù)實(shí)施例提供的輸出驅(qū)動(dòng)電路具有更低的開關(guān)電容功耗和寄生功耗。

23、在本技術(shù)的一些實(shí)施例中，低壓晶體管的預(yù)驅(qū)動(dòng)電路可以采用工作在低壓的控制電路實(shí)現(xiàn)，有利于進(jìn)一步降低輸出驅(qū)動(dòng)電路整體的動(dòng)態(tài)功耗。

24、在本技術(shù)的一些實(shí)施例中，輸出驅(qū)動(dòng)電路還包括自適應(yīng)阻抗校準(zhǔn)模塊。阻抗校準(zhǔn)模塊采用高壓native?nmos(n-type?metal?oxide?semiconductor，n型金屬氧化物半導(dǎo)體)管作為輸出隔離器件，既能夠有效保護(hù)低壓晶體管，避免出現(xiàn)可靠性問題，又能夠使得輸出驅(qū)動(dòng)電路具有恒定的輸出阻抗，保證輸出信號(hào)在高速應(yīng)用中具有更好的信號(hào)完整性。