本實(shí)用新型涉及一種提高數(shù)模轉(zhuǎn)換器輸出數(shù)據(jù)率的電路，屬于數(shù)模轉(zhuǎn)換器技術(shù)領(lǐng)域。

背景技術(shù)：

高性能的D/A轉(zhuǎn)換器是各領(lǐng)域中非常關(guān)鍵的器件，在不斷追求速度和精準(zhǔn)度的寬帶通信、雷達(dá)、電子對(duì)抗等軍事領(lǐng)域，對(duì)超高采樣率D/A轉(zhuǎn)換器的需求日益迫切。

隨著寬帶無線通信技術(shù)的發(fā)展，高性能D/A轉(zhuǎn)換器接口電路逐漸成為無線通信芯片設(shè)計(jì)中最具挑戰(zhàn)性的模塊之一，且與通信系統(tǒng)的發(fā)展趨勢(shì)一直向著超高速、超寬帶方向發(fā)展。在寬帶通信應(yīng)用中，對(duì)發(fā)射和接收電路的要求是十分嚴(yán)格的，在這些通信系統(tǒng)中，D/A轉(zhuǎn)換器通常被要求具有10位以上的精度以及200MHz以上的轉(zhuǎn)換速率，而在超寬帶通信系統(tǒng)中，使用的頻譜范圍從3.1GHz帶10.6GHz，頻譜寬度高達(dá)7.5GHz，所以隨著寬帶通信的發(fā)展，對(duì)D/A轉(zhuǎn)換器的頻域特性和能夠處理的信號(hào)帶寬的要求越來越高。應(yīng)用于無線通信設(shè)備和雷達(dá)等軍用設(shè)備的數(shù)模轉(zhuǎn)換器的信號(hào)處理速度尤為重要。吉赫茲的數(shù)模轉(zhuǎn)換器的設(shè)計(jì)復(fù)雜度越來越高，傳統(tǒng)的數(shù)模轉(zhuǎn)換器結(jié)構(gòu)越來越難以滿足高速高精度的要求。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的技術(shù)解決問題是：克服現(xiàn)有技術(shù)的不足，提供一種提高數(shù)模轉(zhuǎn)換器輸出數(shù)據(jù)率的電路，該結(jié)構(gòu)顯著提高了數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率，大大簡(jiǎn)化了芯片的設(shè)計(jì)復(fù)雜度，降低了芯片的面積和功耗。

本實(shí)用新型的技術(shù)解決方案是：一種提高數(shù)模轉(zhuǎn)換器輸出數(shù)據(jù)率的電路，包括正通路選擇開關(guān)電路和負(fù)通路選擇開關(guān)電路，所述正通路選擇開關(guān)電路和負(fù)通路選擇開關(guān)電路結(jié)構(gòu)相同，均包括兩個(gè)控制端、兩個(gè)輸入端、一個(gè)輸出端和一個(gè)dummy輸出端；

正通路選擇開關(guān)電路的兩個(gè)輸入端與兩個(gè)通道的正輸出端一一對(duì)應(yīng)連接，負(fù)通路選擇開關(guān)電路的兩個(gè)輸入端與兩個(gè)通道的負(fù)輸出端一一對(duì)應(yīng)連接，每個(gè)通路選擇開關(guān)電路的兩個(gè)控制端與外部時(shí)鐘信號(hào)連接。

所述每個(gè)通路選擇開關(guān)電路兩個(gè)控制端連接的外部時(shí)鐘信號(hào)互為反相。

所述正通路選擇開關(guān)電路或負(fù)通路選擇開關(guān)電路均包括PMOS管M1n、PMOS管M2n、PMOS管M3n以及PMOS管M4n；

PMOS管M1n的柵極和PMOS管M4n的柵極同時(shí)與外部時(shí)鐘信號(hào)CLK_N連接，PMOS管M1n的源極和PMOS管M2n的源極連接作為一個(gè)輸入端，PMOS管M2n的柵極和PMOS管M3n的柵極同時(shí)與外部時(shí)鐘信號(hào)CLK連接，PMOS管M3n的源極和PMOS管M4n的源極連接作為另一個(gè)輸入端，PMOS管M1n的漏極和PMOS管M3n的漏極作為輸出端，PMOS管M2n的漏極和PMOS管M4n的漏極作為dummy輸出端；其中CLK_N與CLK反相。

本實(shí)用新型與現(xiàn)有技術(shù)相比的有益效果是：

(1)本實(shí)用新型采用兩個(gè)結(jié)構(gòu)相同的通路選擇開關(guān)電路大大降低了對(duì)轉(zhuǎn)換器內(nèi)核的設(shè)計(jì)要求，每個(gè)通路選擇開關(guān)電路僅僅包含4個(gè)PMOS管，結(jié)構(gòu)簡(jiǎn)單，將數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率提高了兩倍。

(2)本實(shí)用新型通過通路選擇開關(guān)電路將數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率提高了兩倍，大大降低了對(duì)數(shù)模轉(zhuǎn)換器的設(shè)計(jì)要求，有效的減小了芯片(數(shù)模轉(zhuǎn)換器)的面積，降低了設(shè)計(jì)復(fù)雜程度和芯片的功耗，減輕了寄生效應(yīng)的影響。

(3)本實(shí)用新型中兩個(gè)通路選擇開關(guān)電路的時(shí)鐘控制信號(hào)CLK和CLK_N為反相信號(hào)，信號(hào)相位關(guān)系簡(jiǎn)單且極容易實(shí)現(xiàn)，大大簡(jiǎn)化了時(shí)鐘接收、時(shí)序校準(zhǔn)電路的設(shè)計(jì)。

附圖說明

圖1為本實(shí)用新型數(shù)模轉(zhuǎn)換器的提高輸出數(shù)據(jù)率的電路框圖；

圖2為本實(shí)用新型數(shù)模轉(zhuǎn)換器的時(shí)間交織輸出電路圖；

圖3為本實(shí)用新型數(shù)模轉(zhuǎn)換器的時(shí)間交織輸出電路時(shí)序圖；

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的描述：

本實(shí)用新型一種提高數(shù)模轉(zhuǎn)換器輸出數(shù)據(jù)率的電路，其結(jié)構(gòu)框圖如圖1所示，包括正通路選擇開關(guān)電路和負(fù)通路選擇開關(guān)電路，正通路選擇開關(guān)電路和負(fù)通路選擇開關(guān)電路結(jié)構(gòu)相同，均包括兩個(gè)控制端、兩個(gè)輸入端、一個(gè)輸出端和一個(gè)dummy輸出端。其中正通路選擇開關(guān)電路的輸出端為Ip，dummy輸出端為dummy outp，負(fù)通路選擇開關(guān)電路的輸出端為In，dummy輸出端為dummy outn。正通路選擇開關(guān)電路的兩個(gè)輸入端與兩個(gè)通道的正輸出端Ip1、Ip2一一對(duì)應(yīng)連接，負(fù)通路選擇開關(guān)電路的兩個(gè)輸入端與兩個(gè)通道的負(fù)輸出端In1、In2一一對(duì)應(yīng)連接，每個(gè)通路選擇開關(guān)的一個(gè)控制端與外部時(shí)鐘信號(hào)CLK連接，另一個(gè)控制端與其反相時(shí)鐘信號(hào)CLK_N連接。通過CLK和CLK_N控制正通路選擇開關(guān)電路和負(fù)通路選擇開關(guān)電路的通斷，交替切換兩個(gè)數(shù)模轉(zhuǎn)換器通道的電流輸出端與芯片的輸出端和dummy輸出端的連接，使兩個(gè)數(shù)模轉(zhuǎn)換器通道交替輸出信號(hào)，實(shí)現(xiàn)兩通道的交替輸出，提高輸出數(shù)據(jù)率。即當(dāng)通道1連接到輸出端時(shí)，通道2連接到dummy輸出端；同理，當(dāng)通道2連接到輸出端時(shí)，通道1連接到dummy輸出端，以此實(shí)現(xiàn)兩通道信號(hào)的交替輸出。

圖2所示為本實(shí)用新型電路圖。每個(gè)通路選擇開關(guān)電路形成單向電流通路。以控制N輸出端的負(fù)通路選擇開關(guān)電路為例，包括PMOS管M1n、PMOS管M2n、PMOS管M3n、PMOS管M4n。其中，M1n的柵極和M4n的柵極同時(shí)與時(shí)鐘信號(hào)CLK_N連接，M1n的源極同時(shí)與M2n的源極和通道1的負(fù)輸出端(In1輸出端)連接，M1n的漏極和M3n的漏極同時(shí)與In輸出端連接；M2n的柵極和M3n的柵極同時(shí)與時(shí)鐘信號(hào)CLK連接，M2n的漏極和M4n的漏極同時(shí)與dummy outp連接；M3n的源極和M4n的源極同時(shí)與通道2的In2輸出端連接。當(dāng)時(shí)鐘CLK為高電平時(shí)，CLK_N為低電平，此時(shí)PMOS管M1n和PMOS管M4n導(dǎo)通，PMOS管M2n和PMOS管M3n關(guān)斷，輸出端In輸出通道1中的In1信號(hào)，通道2中的In2信號(hào)輸出至dummy outn端。當(dāng)時(shí)鐘CLK為低電平時(shí)，CLK_N為高電平，此時(shí)PMOS管M2n和PMOS管M3n導(dǎo)通，PMOS管M1n和PMOS管M4n關(guān)斷，輸出端In輸出通道2中的In2信號(hào)，通道1中的In1信號(hào)輸出至dummy outn端。以此實(shí)現(xiàn)時(shí)鐘信號(hào)CLK和其反相時(shí)鐘信號(hào)CLK_N控制兩通道輸出信號(hào)的交替輸出。

以N輸出端為例，如圖3所示，其中通道1的In1輸出端輸出的數(shù)據(jù)為data1、data3、data5、data7、data9、data11，輸出頻率為f_DAC；通道2的In2輸出端輸出的數(shù)據(jù)為data2、data4、data6、data8、data10,其輸出頻率為f_DAC，相位與In1輸出端相差180°。CLK與CLK_N時(shí)鐘如圖所示，當(dāng)CLK時(shí)鐘為高電平、CLK_N時(shí)鐘為低點(diǎn)平時(shí)，PMOS管M1n和PMOS管M4n導(dǎo)通，PMOS管M2n和PMOS管M3n關(guān)斷，In端輸出In1端的數(shù)據(jù)；當(dāng)CLK時(shí)鐘為低電平、CLK_N時(shí)鐘為高點(diǎn)平時(shí)，PMOS管M2n和PMOS管M3n導(dǎo)通，PMOS管M1n和PMOS管M4n關(guān)斷，In端輸出In2端的數(shù)據(jù)。因此，In端輸出正常時(shí)序的數(shù)據(jù)：data1、data2、data3、data4、data5、data6、data7、data8、data9、data10。

以上所述，僅為本實(shí)用新型最佳的具體實(shí)施方式，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。

本實(shí)用新型說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。