本實用新型涉及頻率合成領(lǐng)域，特別涉及一種低相位噪聲頻率合成器。

背景技術(shù)：

隨著電子設(shè)備的發(fā)展，電子系統(tǒng)對頻率源提出了愈來愈高的要求，特別是在相位噪聲、跳頻速度、雜散等關(guān)鍵指標(biāo)上更是如此。

現(xiàn)代頻率合成器主要采用直接數(shù)字合成和鎖相環(huán)技術(shù)。其中，絕大部分頻率合成器采用的是鎖相環(huán)技術(shù)。采用鎖相環(huán)（PLL）的頻率合成器組成框圖如圖1所示：包括鑒相器（PD）、環(huán)路濾波器（LF）、壓控振蕩器（VCO），鑒相器把參考輸入信號（XTAL）的相位與VCO信號的相位進(jìn)行比較，由PD將這兩個輸入信號的相位誤差轉(zhuǎn)換為誤差電壓，該電壓由環(huán)路濾波器濾波后作為VCO的控制電壓，控制電壓改變VCO的輸出頻率，當(dāng)閉環(huán)系統(tǒng)穩(wěn)定后，VCO的輸出頻率即達(dá)到所需要的頻率，完成輸出頻率與參考頻率的鎖定。當(dāng)輸出頻率高于參考頻率時，一般還需要在反饋支路增加分頻器（N），使得輸入到PD的兩路信號頻率大致相等。同樣，參考信號也可以使用一個分頻器（R），來獲得較小的鑒相頻率。

在實際應(yīng)用中，一般重點考慮輸出頻率的載波近端相位噪聲，通過對PLL架構(gòu)的數(shù)學(xué)推導(dǎo)，可以得到整個系統(tǒng)的輸出近端相位噪聲公式為：

PN_total=PN_REF+PN_1Hz+10*log(fcomp)+20*log(N)，

其中，PNref為參考頻率的相位噪聲，PN1Hz為鑒相器的等效噪聲基底，當(dāng)采用數(shù)字鑒相器時，該值是評估鑒相器相噪特性好壞的重要參數(shù)。fcomp為鑒相頻率，fcomp=fout/N。N為反饋分頻比。由于鎖相環(huán)本質(zhì)上是等同于倍頻器，因此輸出頻率相對于鑒相頻率或者參考頻率的相噪惡化為20*log（N）。

從上式中可以看出，為了獲得具有更低相位噪聲的輸出頻率，目前現(xiàn)有以下幾種方法：

1、采用更低相噪指標(biāo)的參考頻率，即降低PN_REF。但該指標(biāo)受系統(tǒng)底噪的影響而不能無限降低。

2、降低鑒相器的等效噪聲基底，即降低PN_1HZ。普遍的方法是采用取樣鑒相器代替數(shù)字鑒相器。如申請日為2003.11.14，申請?zhí)枮閁S71371703的美國實用新型與申請日為1993.5.12，申請?zhí)枮閁S6075593的美國實用新型公開的內(nèi)容即采用這種方式。

3、降低鑒相頻率或降低分頻比，即降低fcomp和N。但減小fcomp必然會增加N，反而會帶來相噪的惡化。因此常用的辦法是增大fcomp而使得N減小。但這樣的壞處是無法獲得比較小的頻率步進(jìn)。

4、架構(gòu)上改變，通常是采用環(huán)內(nèi)混頻的方法，先將輸出頻率與一個頻率f1相混頻，得到一個比較低的反饋頻率去同參考頻率鑒相。這樣，輸出頻率fout=f1+N2*fcomp=N1*fref+N2*fcomp。由于f1可以采用一個點源或者大步進(jìn)的頻綜，因此f1的輸出相噪式中可以采用前面3種方法相對容易的獲得較好的相位噪聲指標(biāo)。從而改善第3點中無法獲得小的頻率步進(jìn)的問題，即兼顧了相噪和小的頻率步進(jìn)。如申請日為2008.9.5，申請?zhí)枮閁S20563208的美國實用新型專利公開的方案。

5、采用相噪對消技術(shù)，比如前饋技術(shù)等，參看申請日為2007.5.15，申請?zhí)枮閁S80360207的美國實用新型專利公開的方案。

6、 利用不相關(guān)的相位噪聲疊加僅僅是線性功率疊加的原理，獲得10*log（N）的相噪改善。具體參看《Phase Noise Improvement for Array Systems》，Shilei Hao, Tongning Hu, Qun Jane Gu，P1~4,2016 IEEE MTT-S International Microwave Symposium (IMS)與《A High Frequency Low Phase-Noise Signal Source Generated Using a Self-Oscillating Mixer》，IET Microw. Antennas Propag., 2013, Vol. 7, Iss. 2, pp. 123–130，公開的方案。

根據(jù)對現(xiàn)有上述方案的分析可知，在前述的方法2-4中，并沒有改變20*log（N）的相關(guān)相位噪聲惡化因子，輸出頻率的相位噪聲是按照20*log（N）的系數(shù)惡化的。當(dāng)輸出頻率很高或者N很大時，輸出頻率的相位噪聲惡化比較多。方法5在實現(xiàn)技術(shù)上有較大的困難，特別是在頻率較高時，而且在輸出頻率不是點頻而是需要有一定帶寬時，更是非常難以實現(xiàn)，而且對消帶來的相噪提升也非常有限。方法6基于非相關(guān)相噪疊加理論是真正能夠較大的改善輸出相噪指標(biāo)。但是其使用的是相噪濾波器的方法獲得非相關(guān)的多路信號，由于相噪濾波器本身具有一定的帶寬，所以只能改善遠(yuǎn)端（如1M）的相噪，而近端相噪由于多路信號之間仍然具有相關(guān)性，所以不能對近端相噪進(jìn)行改善。同時，由于濾波器是頻率固定的器件，該方法也僅能適用于點頻信號，對于輸出信號需要一段頻率變化帶寬的頻率合成器信號也不適用。

綜上所述，現(xiàn)有方案對頻率合成器輸出信號的相位噪聲改善有限、且電路結(jié)構(gòu)復(fù)雜。

技術(shù)實現(xiàn)要素：

本實用新型在于克服現(xiàn)有技術(shù)的上述不足，提供一種能夠有效改善相位噪聲、電路結(jié)構(gòu)簡單的低相位噪聲頻率合成器。

為了實現(xiàn)上述實用新型目的，本實用新型采用的技術(shù)方案是：

一種低相位噪聲頻率合成器，包括參考晶振，用于產(chǎn)生參考信號，所述參考晶振連接功率分配器，所述功率分配器連接至少一個鎖相合成單元的信號輸入端，用于將所參考信號分配后發(fā)送到每個所述鎖相合成單元，其中，所述鎖相合成單元包括第一鎖相環(huán)，用于對第一晶振進(jìn)行鎖相，第二鎖相環(huán)，用于對第二晶振進(jìn)行鎖相，所述第一晶振輸出第一信號到第四鎖相環(huán)，所述第二晶振輸出第二信號到第三鎖相環(huán)，所述第三鎖相環(huán)用于對所述第二信號進(jìn)行鎖相；所述第三鎖相環(huán)、第四鎖相環(huán)將輸出的信號進(jìn)行混頻組合后輸出。

進(jìn)一步地，所述鎖相環(huán)包括依次連接的鑒相器、環(huán)路濾波器、壓控振蕩器、分頻器。

進(jìn)一步地，所述鑒相器為數(shù)字鑒相器或模擬鑒相器。

進(jìn)一步地，所述第一鎖相環(huán)、第二鎖相環(huán)均為窄帶鎖相環(huán)。

進(jìn)一步地，所述窄帶鎖相環(huán)環(huán)路帶寬小于10Hz。

與現(xiàn)有技術(shù)相比，本實用新型的有益效果

本實用新型的低相位噪聲頻率合成器利用非相關(guān)相噪疊加原理，采用窄帶鎖相技術(shù)來獲得多路的非相關(guān)頻率信號，并通過環(huán)內(nèi)混頻的架構(gòu)和方法將這些信號進(jìn)行頻率組合，以獲得需要的輸出頻率。由于采用了非相關(guān)相噪疊加，輸出相噪的惡化相對于參考信號是按照10*log（N）的倍數(shù)惡化，而不是現(xiàn)有技術(shù)的20*log（N）倍數(shù)惡化，這樣相對于現(xiàn)有技術(shù)可以得到10*log（N）的相噪提升，獲得極低的相位噪聲，同時，本實用新型電路結(jié)構(gòu)簡單、容易實現(xiàn)。

附圖說明

圖1所示為本實用新型的低相位噪聲頻率合成器模塊框圖。

圖2所示為一個實施例中的兩路低相位噪聲頻率合成器電路。

圖3所示為另一個實施例中的兩路低相位噪聲頻率合成器電路。

圖4所示為四路低相位噪聲頻率合成器電路。

圖5所示為多路低相位噪聲頻率合成器電路。

具體實施方式

下面結(jié)合具體實施方式對本實用新型作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本實用新型上述主題的范圍僅限于以下的實施例，凡基于本實用新型內(nèi)容所實現(xiàn)的技術(shù)均屬于本實用新型的范圍。

圖1所示為本實用新型的低相位噪聲頻率合成器模塊框圖，包括參考晶振，用于產(chǎn)生參考信號，所述參考晶振連接功率分配器，所述功率分配器連接至少一個鎖相合成單元的信號輸入端，用于將所參考信號分配后發(fā)送到每個所述鎖相合成單元，其中，所述鎖相合成單元包括第一鎖相環(huán)，用于對第一晶振進(jìn)行鎖相，第二鎖相環(huán)，用于對第二晶振進(jìn)行鎖相，所述第一晶振輸出第一信號到第四鎖相環(huán)，所述第二晶振輸出第二信號到第三鎖相環(huán)，所述第三鎖相環(huán)用于對所述第二信號進(jìn)行鎖相；所述第三鎖相環(huán)、第四鎖相環(huán)將輸出的信號進(jìn)行混頻后輸出。

所述鎖相環(huán)包括依次連接的鑒相器、環(huán)路濾波器、壓控振蕩器、分頻器。

所述鑒相器為數(shù)字鑒相器或模擬鑒相器。

所述第一鎖相環(huán)、第二鎖相環(huán)均為窄帶鎖相環(huán)。

所述窄帶鎖相環(huán)帶寬小于10Hz。

本實用新型利用多路非相關(guān)信號組合的相位噪聲呈線性疊加的原理。通過窄帶鎖相先獲得多路非相關(guān)的信號，并將這些信號通過環(huán)內(nèi)混頻的方式進(jìn)行頻率組合，能獲得較常規(guī)鎖相技術(shù)10*logN 的相噪提升，其中N為不相關(guān)的頻率路數(shù)。

實施例1：

圖2所示為僅包括一組鎖相合成單元的頻率合成器電路圖，其中，X0為參考晶振，X1和X2也是晶振。V1和V2為壓控振蕩器（VCO）。PD為鑒相器，可以是數(shù)字鑒相器也可以是模擬鑒相器。N為分頻器。PS為功分器。LPF為各環(huán)路的環(huán)路濾波器。

參考晶振通過功分器分成兩路后，分別對X1和X2進(jìn)行鎖定。其中PLL1和PLL2就是X1和X2的鎖定環(huán)路。這兩個環(huán)路采用窄帶鎖相技術(shù)，也就是將PLL1和PLL2的環(huán)路帶寬調(diào)到很窄，大約在10Hz以內(nèi)，本實施例以10Hz計算。這樣這兩個環(huán)路的輸出頻率f1和f2的相位噪聲僅在頻率偏離輸出頻率10Hz以內(nèi)是相關(guān)的，并相關(guān)于參考晶振X0。在偏離10Hz以外的相位噪聲是X1和X2的本身相位噪聲，他們之間是不相關(guān)的。因此，輸出頻率f1和f2還是具有本身晶振的相噪特性，同時他們的輸出頻率由于窄帶鎖相的結(jié)果是嚴(yán)格相同的，即f1=f2。

f2通過PLL3環(huán)路得到輸出頻率f3，f3=N3*f2

PLL4是主環(huán)路，輸出頻率f4與f3混頻后經(jīng)過分頻器與參考頻率f2鑒相，因此有f4=f3+N4*f1=N3*f2+N4*f1，N3=N4=N時，f1=f2，f4=N*f1+N*f2=2*N*f1。在相噪上，輸出頻率f4的相噪等于N*f1頻率相噪和N*f2頻率相噪的和。由于在窄帶鎖相環(huán)PLL1和PLL2中，已經(jīng)將f1和f2在偏離中心頻率10Hz以外的相位噪聲是不相關(guān)的。因此，按照不相關(guān)信號噪聲的線性疊加原理，在輸出頻率f4偏離中心頻率10Hz以外的相位噪聲為：

PN（f4）=PN（N*f1）+PN（N*f2）=PN（N*f1）+10*log2。

具體的，當(dāng)有多個鎖相環(huán)單元時，最終輸出頻率是由后續(xù)的多路鎖相環(huán)頻率逐步疊加上來的，由最后一個鎖相環(huán)的頻率得到倒數(shù)第二個鎖相環(huán)頻率，即，fn-1=2*fn。。。。。，以此類推，得到的第一路的頻率f0=2*f1=2*....*2*fn。

實施例2：

圖3為本實用新型另一實施方式，采用的是頻率相加的原理。這種框圖中仍然先采用窄帶鎖相的方法得到兩路不相關(guān)的參考頻率f1和f2，通過鎖相或者倍頻的方法得到不相關(guān)的兩路頻率f3和f4。因此有：f5=f3+f4=N3*f2+N4*f1，其原理與實施例1原理一樣，因此得到的相位噪聲改善也是一樣的。

而采用現(xiàn)有鎖相或者倍頻技術(shù)得到的PN（f4）= PN（N*f1）+20*log2，因此本實施例中兩路信號組合的相位噪聲改善為20*log2-10*log2=10*log2=3dB。

本實用新型還給出了現(xiàn)有技術(shù)與實施例1中方案的在輸出頻率為13GHz時的相位噪聲對比，現(xiàn)有技術(shù)方案的相位噪聲在1K、10K和100K處分別為：-112.5dBc/Hz，-117dBc/Hz，-118.86dBc/Hz。

而本實用新型為-115.1dBc/Hz，-119.4dBc/Hz，-120dBc/Hz。相比而言，本實用新型的方案在1K、10K和100K處的相位噪聲分別有2.6dB、2.4dB和1.14dB的提升。

此外，當(dāng)鎖相合成單元為多個時，如圖4、圖5所示，隨著路數(shù)的增加，相位噪聲的改善也隨之增加，如，在合路路數(shù)為4或者8時，理論上可以得到6dB和9dB的相噪改善。

上面結(jié)合附圖對本實用新型的具體實施方式進(jìn)行了詳細(xì)說明，但本實用新型并不限制于上述實施方式，在不脫離本申請的權(quán)利要求的精神和范圍情況下，本領(lǐng)域的技術(shù)人員可以作出各種修改或改型。