技術(shù)特征：

技術(shù)總結(jié)
一種通過逐次逼近方式校正運(yùn)放失調(diào)的電路，包括運(yùn)算放大器模塊、比較器模塊、控制邏輯單元、四位逐次逼近寄存器和四位DAC模塊；比較器模塊的同相端連接運(yùn)算放大器模塊的輸出電壓，比較器模塊的反相端連接VDD/2；比較器模塊的輸出端連接邏輯控制單元；邏輯控制單元的輸出端連接四位逐次逼近寄存器；四位逐次逼近寄存器的四個輸出端口和四位DAC模塊四個輸入端連接；四位DAC模塊的電壓輸出端連接運(yùn)算放大器模塊。校正失調(diào)按逐次逼近(SAR)的方式進(jìn)行校正，僅需要與校正位數(shù)相同數(shù)目的時鐘周期就可以完成校正的過程，提高了校正的速度。

技術(shù)研發(fā)人員：王紅義;吳凱;喬澤宇;周罡;曹燦
受保護(hù)的技術(shù)使用者：西安華泰半導(dǎo)體科技有限公司
技術(shù)研發(fā)日：2017.06.15
技術(shù)公布日：2017.11.10