本發(fā)明屬于cmos工藝集成電路領(lǐng)域，具體涉及一種通過逐次逼近方式校正運(yùn)放失調(diào)的電路。

背景技術(shù)：

在運(yùn)算放大器的制備過程中，由于制造工藝的不確定性，不可避免的會(huì)因隨機(jī)誤差而造成一定的失調(diào)。在基于運(yùn)算放大器構(gòu)成的放大電路中，運(yùn)放的失調(diào)會(huì)對(duì)放大電路的精確度造成很大的影響，尤其是在直流小信號(hào)放大系統(tǒng)中。目前有很多方法能降低或消除該失調(diào)電壓，如提高輸入晶體管和有源負(fù)載的尺寸、采用自校零技術(shù)和斬波技術(shù)等。但不論采取哪種方法，都或多或少的存在著一些問題，如會(huì)帶來(lái)很大的寄生電容或?qū)\(yùn)算放大器的工作頻率有要求。目前有解決上述方案所帶來(lái)的問題的方法，但若要提高校正失調(diào)的精度，不可避免的會(huì)增加校正時(shí)間，帶來(lái)了運(yùn)放啟動(dòng)時(shí)間過長(zhǎng)的問題

正因?yàn)槿绱耍景l(fā)明鑒于已知技術(shù)的缺點(diǎn)，經(jīng)過試驗(yàn)與研究，開發(fā)了一種通過逐次逼近方式校正運(yùn)放失調(diào)的電路。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種通過逐次逼近方式校正運(yùn)放失調(diào)的電路。以解決上述問題。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種通過逐次逼近方式校正運(yùn)放失調(diào)的電路，包括運(yùn)算放大器模塊、比較器模塊、控制邏輯單元、四位逐次逼近寄存器和四位dac模塊；比較器模塊的同相端連接運(yùn)算放大器模塊的輸出電壓，比較器模塊的反相端連接vdd/2；比較器模塊的輸出端連接邏輯控制單元；邏輯控制單元的輸出端連接四位逐次逼近寄存器；四位逐次逼近寄存器的四個(gè)輸出端口和四位dac模塊四個(gè)輸入端連接；四位比較寄存器有時(shí)鐘信號(hào)clk，為其內(nèi)部同步電路的時(shí)鐘；四位dac模塊的電壓輸出端連接運(yùn)算放大器模塊。

進(jìn)一步的，運(yùn)算放大器模塊包括增益級(jí)、檢測(cè)級(jí)和輸出級(jí)；

增益級(jí)包括第一pmos晶體管、第二pmos晶體管、第三pmos晶體管、第四pmos晶體管、第一nmos晶體管、第二nmos晶體管、第一電流源、第一開關(guān)、第二開關(guān)、第四開關(guān)；同相輸入端經(jīng)第四開關(guān)接第二pmos晶體管的柵極，反相輸入端經(jīng)第一開關(guān)接第一pmos晶體管的柵極，第二開關(guān)一端接同相輸入端，另一端接第一pmos晶體管的柵極；第一pmos晶體管與第二pmos晶體管為運(yùn)放的輸入管，其源極相連，接第一電流源的一端，第一電流源的另一端接電源vdd；第一nmos晶體管與第二nmos晶體管構(gòu)成電流鏡負(fù)載；第一nmos晶體管為電流鏡的源頭，其漏極與第一pmos晶體管的漏極相連；第二nmos晶體管的漏極與第二pmos晶體管的漏極相連，同時(shí)第二nmos晶體管的漏極同時(shí)也為增益級(jí)的輸出端；第一nmos晶體管的源極接第三pmos晶體管mp103的源極，第三pmos晶體管mp103為二極管連接器件，其漏極與柵極相連，接地；第二nmos晶體管的源極接第四pmos晶體管的源極，第四pmos晶體管的漏極接地，柵極接外部電壓vb；

檢測(cè)級(jí)包括第三nmos晶體管和第二電流源；增益級(jí)的輸出端接第三nmos晶體管的柵極，即第二nmos晶體管的漏極與第三nmos晶體管柵極相連；第三nmos晶體管的漏極接第二電流源的一端，其源極接地；第二電流源的另一端接電源vdd；第三nmos晶體管的漏極輸出電壓信號(hào)vdec；

輸出級(jí)包括第四nmos晶體管mn104、第三電流源、第三開關(guān)、第五開關(guān)和電容；第四nmos晶體管的柵極經(jīng)第五開關(guān)接增益級(jí)的輸出端，即第二nmos晶體管的漏極接第五開關(guān)的一端，第五開關(guān)的另一端與第四nmos晶體管的柵極相連；第四nmos晶體管漏極為輸出端vout，其源極接地；第三電流源的一端接第四nmos晶體管的漏極，另一端接電源vdd；電容一端接第四nmos晶體管的漏極，另一端接第四nmos晶體管mn104的柵極；第三開關(guān)一端接第四nmos晶體管的柵極，另一端接地。

進(jìn)一步的，增益級(jí)還能夠?yàn)榘ㄔ鲆婕?jí)包括：第一pmos晶體管、第二pmos晶體管、第三pmos晶體管、第四pmos晶體管、第五pmos晶體管、第六pmos晶體管、第一nmos晶體管、第二nmos晶體管、第三nmos晶體管、第四nmos晶體管、第一電流源、第一開關(guān)、第二開關(guān)、第四開關(guān)；同相輸入端經(jīng)第四開關(guān)接第二pmos晶體管的柵極，反相輸入端經(jīng)第一開關(guān)接pmos晶體管mp201的柵極，第二開關(guān)一端接同相輸入端，另一端接第一pmos晶體管的柵極；第一pmos晶體管與第二pmos晶體管為運(yùn)算放大器的輸入管，其源極相連，接第一電流源的一端，第一電流源的另一端接電源vdd；第一pmos晶體管的漏極與第三pmos晶體管的源極相連，第二pmos晶體管的漏極與第四pmos晶體管的源極相連，第三pmos晶體管的柵極與第四pmos晶體管的柵極相連；第三pmos晶體管的漏極接第一nmos晶體管的漏極，第四pmos晶體管的漏極接第二nmos晶體管的漏極；第一nmos晶體管、第二nmos晶體管、第三nmos晶體管和第四nmos晶體管組成了共源共柵電流鏡，第一nmos晶體管與第二nmos晶體管的柵極相連由外部電壓vb1提供偏置；第一nmos晶體管的源極與第三nmos晶體管的漏極相連，第二nmos晶體管的源極與第四nmos晶體管的漏極相連；第三nmos晶體管與第四nmos晶體管的柵極相連，接第一nmos晶體管的漏極；第三nmos晶體管的源極接第五pmos晶體管的漏極，第四nmos晶體管的源極接第六pmos晶體管的漏極；第五pmos晶體管為二極管連接器件，柵極與其漏極相連，接地；第六pmos晶體管的漏極接地。

進(jìn)一步的，邏輯控制單元還輸出k1、k2、k3、k4，用于控制運(yùn)算放大器內(nèi)部開關(guān)狀態(tài)。

進(jìn)一步的，四位dac模塊的電壓輸出端輸出的電壓用于改變運(yùn)算放大器模塊內(nèi)部的鏡像電流。

與現(xiàn)有技術(shù)相比，本發(fā)明有以下技術(shù)效果：

1、校正失調(diào)按逐次逼近(sar)的方式進(jìn)行校正，僅需要與校正位數(shù)相同數(shù)目的時(shí)鐘周期就可以完成校正的過程，提高了校正的速度。

2、通過調(diào)整運(yùn)算放大器內(nèi)部鏡像電流的方式來(lái)校正失調(diào)，能夠有效的解決運(yùn)算放大器的失調(diào)問題。而且結(jié)構(gòu)簡(jiǎn)單，不會(huì)帶來(lái)額外的寄生電容，保證了運(yùn)算放大器的工作速度。

3、運(yùn)放的設(shè)計(jì)增加了檢測(cè)級(jí)，避免在校正失調(diào)時(shí)輸出端電平不確定的跳變的問題，不會(huì)影響用戶正常使用。

附圖說(shuō)明

圖1是本發(fā)明的結(jié)構(gòu)框圖；

圖2是本發(fā)明實(shí)施例1中的電路原理圖；

圖3是本發(fā)明實(shí)施例2中的電路原理圖；

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。

請(qǐng)參閱圖1，一種通過逐次逼近方式校正運(yùn)放失調(diào)的電路，包括運(yùn)算放大器模塊、比較器模塊、控制邏輯單元、四位逐次逼近寄存器和四位dac模塊；比較器模塊的同相端連接運(yùn)算放大器模塊的輸出電壓，比較器模塊的反相端連接vdd/2；比較器模塊的輸出端連接邏輯控制單元；邏輯控制單元的輸出端連接四位逐次逼近寄存器；四位逐次逼近寄存器的四個(gè)輸出端口和四位dac模塊四個(gè)輸入端連接；四位dac模塊的電壓輸出端連接運(yùn)算放大器模塊。

實(shí)施例1：

參見圖2，為本發(fā)明運(yùn)算放大器主體模塊的電路圖，包括pmos晶體管mp101、pmos晶體管mp102、pmos晶體管mp103、pmos晶體管mp104、nmos晶體管mn101、nmos晶體管mn102、nmos晶體管mn103、nmos晶體管mn104、電流源ib101、電流源ib102、電流源ib103、開關(guān)k101、開關(guān)k102、開關(guān)k103、開關(guān)k104、開關(guān)k105、電容c101。

運(yùn)算放大器分為三個(gè)部分：增益級(jí)、檢測(cè)級(jí)、輸出級(jí)。

增益級(jí)包括：pmos晶體管mp101、pmos晶體管mp102、pmos晶體管mp103、pmos晶體管mp104、nmos晶體管mn101、nmos晶體管mn102、電流源ib101、開關(guān)k101、開關(guān)k102、開關(guān)k104。同相輸入端經(jīng)k104接pmos晶體管mp102的柵極，反相輸入端經(jīng)k101接pmos晶體管mp101的柵極，開關(guān)k102一端接同相輸入端，另一端接pmos晶體管mp101的柵極。pmos晶體管mp101與pmos晶體管mp102為運(yùn)放的輸入管，其源極相連，接偏置電流源ib101的一端，偏置電流源ib101的另一端接電源vdd。nmos晶體管mn101與nmos晶體管mn102構(gòu)成電流鏡負(fù)載。nmos晶體管mn101為電流鏡的源頭，其漏極與pmos晶體管mp101的漏極相連。nmos晶體管mn102的漏極與pmos晶體管mp102的漏極相連，同時(shí)nmos晶體管mn102的漏極同時(shí)也為增益級(jí)的輸出端。nmos晶體管mn101的源極接pmos晶體管mp103的源極，pmos晶體管mp103為二極管連接器件，其漏極與柵極相連，接地。nmos晶體管mn102的源極接pmos晶體管mp104的源極，pmos晶體管mp104的漏極接地，柵極接外部電壓vb，由4位dac(u5)所控制。

檢測(cè)級(jí)由nmos晶體管mn103、電流源ib102構(gòu)成。增益級(jí)的輸出端接nmos晶體管mn103的柵極，即nmos晶體管mn102的漏極與nmos晶體管mn103柵極相連。nmos晶體管mn103由電流源ib102偏置，其漏極接電流鏡ib202的一端，其源極接地。電流源ib102的另一端接電源vdd。nmos晶體管mn103的漏極輸出電壓信號(hào)vdec，接圖1比較器(u2)的同相輸入端，通過該端口的狀態(tài)來(lái)決定何時(shí)完成校正。

輸出級(jí)包括：nmos晶體管mn104、電流源ib103、開關(guān)k103、開關(guān)k105、電容c101。nmos晶體管mn104的柵極經(jīng)開關(guān)k105接增益級(jí)放大器的輸出端，即nmos晶體管mn102的漏極接開關(guān)k105的一端，開關(guān)k105的另一端與nmos晶體管mn104的柵極相連。nmos晶體管mn104漏極為輸出端vout，其源極接地。電流源ib103用來(lái)偏置nmos晶體管mn104，一端接nmos晶體管mn104的漏極，另一端接電源vdd。電容c101為彌勒補(bǔ)償電容，一端接nmos晶體管mn104的漏極，另一端接nmos晶體管mn104的柵極。開關(guān)k103一端接nmos晶體管mn104的柵極，另一端接地，閉合時(shí)將nmos晶體管mn104柵極拉低。

運(yùn)算放大器開始校正失調(diào)時(shí)，增益級(jí)的開關(guān)k101斷開、開關(guān)k102閉合，運(yùn)算放大器的同相端外接共模電平，確定放大器的直流工作點(diǎn)。開關(guān)k104為一常閉合的開關(guān)，用于平衡輸入端負(fù)載。此時(shí)輸出級(jí)的開關(guān)k105斷開，開關(guān)k103閉合，使vout輸出恒定的高電平。

在設(shè)計(jì)時(shí)，運(yùn)算放大器nmos晶體管mn101的尺寸比mn102的尺寸略小，使檢測(cè)級(jí)的輸出vdec為高電平。在校正時(shí)，通過調(diào)整增益級(jí)vb的電壓，改變?cè)撝返碾娏?，進(jìn)而校正運(yùn)算放大器的失調(diào)。

vb的電壓由dac的輸出確定。4位逐次逼近寄存器的輸出初始值為0000，即輸入dac的值為0000，dac的輸出電壓為0v。校正過程分為四步，首先，將寄存器最高位a3置一，其它位清零，送入dac中。若此時(shí)若vdec的電平跳變?yōu)榈碗娖?，說(shuō)明校正過度，則a3清零保留。若vdec的電平仍為低電平，則說(shuō)明校正不足，則將a3置一保留。第二步，將寄存器的a2的值置一，a1與a0清零，送入dac中。若此時(shí)vdec的電平跳變?yōu)榈碗娖?，說(shuō)明校正過度，則a2清零保留。若vdec的電平仍為低電平，則說(shuō)明校正不足，則將a2置一保留。第三步，寄存器的值將a1置一，a0清零，送入dac中。若此時(shí)vdec的電平跳變?yōu)榈碗娖剑f(shuō)明校正過度，則a1清零保留。若vdec的電平仍為低電平，則說(shuō)明校正不足，則將a1保留。第四步，將a0置一，vdec的電平跳變?yōu)榈碗娖?，則清零保留。否則a0置一保留。過程如表一所示。

表1

校正結(jié)束后，開關(guān)k101閉合、開關(guān)k102斷開、開關(guān)k103斷開、開關(guān)k105閉合，運(yùn)算放大器正常工作。

實(shí)施例2：

本實(shí)施例的運(yùn)算放大器結(jié)構(gòu)與實(shí)施例1中的相同，將運(yùn)放主體模塊中的增益級(jí)換為套筒式運(yùn)算放大器結(jié)構(gòu)。

參見圖3，為本發(fā)明運(yùn)算放大器主體模塊的電路圖，包括pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206、nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、nmos晶體管mn205、nmos晶體管mn206、電流源ib201、電流源ib202、電流源ib203、開關(guān)k201、開關(guān)k202、開關(guān)k203、開關(guān)k204、開關(guān)k205、電容c201。

運(yùn)算放大器分為三個(gè)部分：增益級(jí)、檢測(cè)級(jí)、輸出級(jí)。

增益級(jí)包括：pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206、nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、電流源ib201、開關(guān)k201、開關(guān)k202、開關(guān)k204。同相輸入端經(jīng)k204接pmos晶體管mp202的柵極，反相輸入端經(jīng)k201接pmos晶體管mp201的柵極，開關(guān)k202一端接同相輸入端，另一端接pmos晶體管mp201的柵極。pmos晶體管mp201與pmos晶體管mp202為運(yùn)算放大器的輸入管，其源極相連，接偏置電流源ib201的一端，偏置電流源ib201的另一端接電源vdd。pmos晶體管mp201的漏極與pmos晶體管mp203的源極相連，pmos晶體管mp202的漏極與pmos晶體管mp204的源極相連，pmos晶體管mp203的柵極與pmos晶體管mp204的柵極相連，由外部電壓vb2提供偏置。pmos晶體管mp203的漏極接nmos晶體管mn201的漏極，pmos晶體管mp204的漏極接nmos晶體管mn202的漏極。

nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mp204組成了共源共柵電流鏡，nmos晶體管mn201與nmos晶體管mn202的柵極相連由外部電壓vb1提供偏置，nmos晶體管mn201的源極與nmos晶體管mn203的漏極相連，nmos晶體管mn202的源極與nmos晶體管mn204的漏極相連。nmos晶體管mn203與nmos晶體管mn204的柵極相連，接nmos晶體管mn201的漏極。nmos晶體管mn203的源極接pmos晶體管mp205的漏極，nmos晶體管mn204的源極接pmos晶體管mp206的漏極。pmos晶體管mp205為二極管連接器件，柵極與其漏極相連，接地。pmos晶體管mp206的漏極接地。pmos晶體管mp206的柵極由外部電壓vb控制。

檢測(cè)級(jí)由nmos晶體管mn205、電流源ib202構(gòu)成。增益級(jí)的輸出端接nmos晶體管mn205的柵極，即nmos晶體管mn202的漏極與nmos晶體管mn205柵極相連。nmos晶體管mn205由電流源ib202偏置，其漏極接電流源的一端，且源極接地。電流源ib202的另一端接電源vdd。nmos晶體管mn205的漏極輸出電壓信號(hào)vdec，通過該端口的狀態(tài)來(lái)決定何時(shí)完成校正，接圖1比較器的u2的同相輸入端。

輸出級(jí)包括：nmos晶體管mn206、電流源ib203、開關(guān)k203、開關(guān)k205、電容c201。nmos晶體管mn206的柵極經(jīng)開關(guān)k205接增益級(jí)的輸出端，即nmos晶體管mn202的漏極與開關(guān)的k205的一端相連，開關(guān)k205的另一端與nmos晶體管mn206的柵極相連。nmos晶體管mn206漏極為輸出端vout，其源極接地。電流源ib203用來(lái)偏置nmos晶體管mn206，一端接nmos晶體管mn206的漏極，另一端接電源vdd。電容c201為彌勒補(bǔ)償電容，一端接nmos晶體管mn206的漏極，另一端接nmos晶體管mn206的柵極。開關(guān)k203一端接nmos晶體管mn206的柵極，另一端接地，閉合時(shí)將nmos晶體管mn206柵極拉低。

運(yùn)算放大器開始校正失調(diào)時(shí)，增益級(jí)的開關(guān)k201斷開、開關(guān)k202閉合，運(yùn)算放大器的同相端外接共模電平，確定放大器的直流工作點(diǎn)。開關(guān)k204為一常閉合的開關(guān)，用于平衡輸入端負(fù)載。此時(shí)輸出級(jí)的開關(guān)k205斷開，開關(guān)k203閉合，使vout輸出恒定的高電平。

在設(shè)計(jì)時(shí)，運(yùn)算放大器nmos晶體管mn203的尺寸比mn204的尺寸略小，使檢測(cè)級(jí)的輸出vdec為高電平。在校正時(shí)，通過調(diào)整增益級(jí)vb的電壓，改變?cè)撝返碾娏?，進(jìn)而校正運(yùn)算放大器的失調(diào)。

vb的電壓由dac的輸出確定。4位逐次逼近寄存器的輸出初始值為0000，即輸入dac的值為0000，dac的輸出電壓為0v。校正過程分為四步，首先，將寄存器最高位a3置一，其它位清零，送入dac中。若此時(shí)若vdec的電平跳變?yōu)榈碗娖?，說(shuō)明校正過度，則a3清零保留。若vdec的電平仍為低電平，則說(shuō)明校正不足，則將a3置一保留。第二步，將寄存器的a2的值置一，a1與a0清零，送入dac中。若此時(shí)vdec的電平跳變?yōu)榈碗娖?，說(shuō)明校正過度，則a2清零保留。若vdec的電平仍為低電平，則說(shuō)明校正不足，則將a2置一保留。第三步，寄存器的值將a1置一，a0清零，送入dac中。若此時(shí)vdec的電平跳變?yōu)榈碗娖剑f(shuō)明校正過度，則a1清零保留。若vdec的電平仍為低電平，則說(shuō)明校正不足，則將a1保留。第四步，將a0置一，vdec的電平跳變?yōu)榈碗娖?，則清零保留。否則a0置一保留。過程如表一所示。

校正結(jié)束后，開關(guān)k201閉合、開關(guān)k202斷開、開關(guān)k203斷開、開關(guān)k205閉合，運(yùn)算放大器正常工作。

以上實(shí)例和圖示并非限定本發(fā)明的產(chǎn)品形態(tài)和式樣，不構(gòu)成對(duì)本發(fā)明的任何限制，顯然在本發(fā)明的構(gòu)思下可以對(duì)其電路進(jìn)行不同的變更與改進(jìn)，但這些均在本發(fā)明的保護(hù)之列。