本發(fā)明涉及無線通信系統(tǒng)，具體涉及一種支持wcdma、lte和衛(wèi)星移動通信等系統(tǒng)的快速可配置的turbo編碼器。

背景技術：

隨著編碼長度的增加，turbo碼能夠在加性高斯白噪聲(awgn)信道條件下，無限地接近香農限。因為良好的誤比特性能，turbo碼被廣泛地應用到無線通信系統(tǒng)。

常規(guī)turbo編碼器由一個交織器和兩個rsc分量編碼器構成，交織器會生成編碼長度的交織表，或者由外部配置編碼長度的交織表，對編碼比特進行并串變換后進行交織，然后將編碼比特和交織比特分別經過兩個分量編碼器，rsc分量編碼器輸出全部的校驗序列，之后經過刪余處理得到編碼結果，這個過程需要數(shù)據(jù)的多次存取，既耗費存儲資源也耗費處理時間。

因此，為了方便對各個通信系統(tǒng)下的turbo碼進行研究，需要設計一種快速可配置的turbo編碼器，該編碼結構能夠兼容各個通信系統(tǒng)。而且turbo編碼器中的各個模塊的設計與選擇對turbo碼的ber性能存在較大的影響，例如交織器的設計、分量編碼器的設計和刪余矩陣的設計等，尤其是我國的衛(wèi)星移動通信系統(tǒng)還處在探索階段，所以設計一種快速、編碼參數(shù)靈活可配、結構簡單且易于實現(xiàn)的編碼器結構是十分必要的。

技術實現(xiàn)要素：

本發(fā)明的目的是提供了一種快速可配置的turbo編碼器。

本發(fā)明采用的技術方案為：

一種快速可配置的turbo編碼器，包括以下模塊:

交織生成單元，用于根據(jù)編碼比特的長度生成行內變換序列l(wèi)1和行間變換序列l(wèi)2，或接收外部配置的行內變換序列l(wèi)1和行間變換序列l(wèi)2；

數(shù)據(jù)重組單元，用于調用數(shù)據(jù)存儲單元中的編碼數(shù)據(jù)，將編碼數(shù)據(jù)進行比特重組，重組成位寬是c，地址長度是r的第一重組序列c1，存入數(shù)據(jù)存儲單元；還用于調用交織生成單元中的行內變換序列l(wèi)1和行間變換序列l(wèi)2對第一重組序列c1進行數(shù)據(jù)重組，重組成位寬是c，地址長度是r的第二重組序列c2，存入數(shù)據(jù)存儲單元；其中，c為行內變換序列l(wèi)1的長度，r為行間變換序列l(wèi)2的長度；

數(shù)據(jù)存儲單元，用于接收外部輸入的編碼數(shù)據(jù)，并輸出編碼結果；還用于對編碼數(shù)據(jù)、重組序列和編碼結果進行存儲；

刪余生成單元，用于根據(jù)刪余規(guī)則生成第一校驗序列的刪余序列d1，生成第二校驗序列的刪余序列d2，或接收外部配置的刪余序列d1和刪余序列d2；

編碼單元，用于調用數(shù)據(jù)存儲單元中的第一重組序列c1和第二重組序列c2，并同時進行編碼，在編碼過程中，分別調用刪余生成單元中的刪余序列d1和d2一一對應控制第一校驗序列和第二校驗序列的生成，并將編碼結果按照比特排列規(guī)則存儲在數(shù)據(jù)存儲單元。

其中，行內變換序列l(wèi)1由r組c長度的子序列構成，子序列的地址代表變換之前行內比特順序，子序列的數(shù)據(jù)代表行內變換之后的比特順序，由0到c-1間的數(shù)據(jù)構成；行間變換序列l(wèi)2的地址代表變換之前的行間順序，行間變換序列l(wèi)2的數(shù)據(jù)代表行間變換之后的行間順序，由0到r-1間的數(shù)據(jù)構成；其中行內變換序列l(wèi)1子序列的長度c和行間變換序列l(wèi)2的長度r是由編碼長度和編碼采用的交織規(guī)則設定。

其中，第一重組序列c1的輸出存儲地址按照0到r-1的順序；第二重組序列c2按照行內變換序列l(wèi)1子序列分別對相應的行內進行比特順序調整，輸出存儲地址按照行間變換序列l(wèi)2的順序。

其中，刪余序列d1和d2的地址分別一一對應表示第一校驗序列和第二校驗序列中刪余的順序，刪余序列d1和d2的數(shù)據(jù)分別一一對應表示第一校驗序列和第二校驗序列中刪余的位置，刪余序列d1和d2的長度由編碼長度和刪余規(guī)則設定。

其中，編碼單元包含一個rsc編碼器，rsc編碼器的編碼過程由一套狀態(tài)機進行控制，rsc編碼生成多項式由編碼器外部配置或設定。

一種編碼方法，包括以下步驟：

(1)配置交織生成單元、刪余生成單元和編碼單元的參數(shù)，并將編碼數(shù)據(jù)存入數(shù)據(jù)存儲單元；

(2)啟動交織生成單元和刪余生成單元，分別對應生成行內變換序列l(wèi)1和行間變換序列l(wèi)2以及刪余序列d1和刪余序列d2；

(3)啟動數(shù)據(jù)重組單元，調用數(shù)據(jù)存儲單元中的編碼數(shù)據(jù)和交織生成單元中的行內變換序列l(wèi)1和行間變換序列l(wèi)2，根據(jù)行內變換序列l(wèi)1和行間變換序列l(wèi)2，生成第一重組序列c1和第二重組序列c2，存入數(shù)據(jù)存儲單元；

(4)啟動編碼單元，調用數(shù)據(jù)存儲單元中的第一重組序列c1和第二重組序列c2，對第一重組序列c1和第二重組序列c2進行編碼，在編碼過程中，分別調用刪余生成單元中的刪余序列d1和d2一一對應控制第一校驗序列和第二校驗序列的生成，得到編碼結果存入數(shù)據(jù)存儲單元；

(5)數(shù)據(jù)存儲單元將編碼結果進行輸出。

其中，步驟(2)中行內變換序列l(wèi)1由r組c長度的子序列構成，子序列的地址代表變換之前行內比特順序，子序列的數(shù)據(jù)代表行內變換之后的比特順序，由0到c-1間的數(shù)據(jù)構成；行間變換序列l(wèi)2的地址代表變換之前的行間順序，l2的數(shù)據(jù)代表行間變換之后的行間順序，由0到r-1間的數(shù)據(jù)構成；其中l(wèi)1子序列的長度c和l2的長度r是由編碼長度和編碼采用的交織規(guī)則而定。

其中，步驟(3)中具體為：

啟動數(shù)據(jù)重組單元，調用數(shù)據(jù)存儲單元中的編碼數(shù)據(jù)，將編碼數(shù)據(jù)進行比特重組，重組成位寬是c，地址長度是r的第一重組序列c1，按照0到r-1的順序存入數(shù)據(jù)存儲單元；并調用交織生成單元中的行內變換序列l(wèi)1和行間變換序列l(wèi)2，對第一重組序列c1首先按照行內變換序列l(wèi)1子序列分別對相應的行內進行比特順序調整，重組成位寬是c，地址長度是r的第二重組序列c2，按照行間變換序列l(wèi)2的順序存入數(shù)據(jù)存儲單元；其中，c為行內變換序列l(wèi)1的長度，r為行間變換序列l(wèi)2的長度。

其中，步驟(2)中刪余序列d1和d2的地址分別一一對應表示第一校驗序列和第二校驗序列中刪余的順序，刪余序列d1和d2的數(shù)據(jù)分別一一對應表示第一校驗序列和第二校驗序列中刪余的位置，刪余序列d1和d2的長度由編碼長度和刪余規(guī)則而定。

其中，步驟(4)中對第一重組序列c1和第二重組序列c2進行編碼采用rsc編碼器，rsc編碼生成多項式由編碼器外部配置或設定。

本發(fā)明與背景技術相比具有以下優(yōu)點：

1、本發(fā)明可實現(xiàn)快速編碼，交織過程在數(shù)據(jù)重組中完成，刪余處理在編碼單元中完成，節(jié)省了數(shù)據(jù)處理時間和存儲資源，易于fpga和asic實現(xiàn)。

2、本發(fā)明靈活可配置，行內變換序列、行間變換序列、刪余序列、分量編碼器都可由編碼器外部配置；

3、本發(fā)明資源開銷小，交織序列無需進行并串變換，兩路編碼由一套狀態(tài)機控制，編碼結果無需存儲被刪余的校驗序列等。該設計有利于系統(tǒng)的長期演進和發(fā)展。

附圖說明

圖1是本發(fā)明的整體原理框圖。

圖2是本發(fā)明中編碼單元的詳細示意圖。

具體實施方式

參照圖1至圖2，下面對本發(fā)明的實現(xiàn)方法作進一步的說明。

本發(fā)明整體原理圖如圖1所示，包括以下模塊:

交織生成單元，用于根據(jù)編碼比特的長度生成行內變換序列l(wèi)1和行間變換序列l(wèi)2，或接收外部配置的行內變換序列l(wèi)1和行間變換序列l(wèi)2；其中，行內變換序列l(wèi)1由r組c長度的子序列構成，子序列的地址代表變換之前行內比特順序，子序列的數(shù)據(jù)代表行內變換之后的比特順序，由0到c-1間的數(shù)據(jù)構成；行間變換序列l(wèi)2的地址代表變換之前的行間順序，行間變換序列l(wèi)2的數(shù)據(jù)代表行間變換之后的行間順序，由0到r-1間的數(shù)據(jù)構成；其中行內變換序列l(wèi)1子序列的長度c和行間變換序列l(wèi)2的長度r是由編碼長度和編碼采用的交織規(guī)則設定。

數(shù)據(jù)重組單元，用于調用數(shù)據(jù)存儲單元中的編碼數(shù)據(jù)，將編碼數(shù)據(jù)進行比特重組，重組成位寬是c，地址長度是r的第一重組序列c1，按照0到r-1的順序存入數(shù)據(jù)存儲單元；并調用交織生成單元中的行內變換序列l(wèi)1和行間變換序列l(wèi)2，對第一重組序列c1首先按照行內變換序列l(wèi)1子序列分別對相應的行內進行比特順序調整，重組成位寬是c，地址長度是r的第二重組序列c2，按照行間變換序列l(wèi)2的順序存入數(shù)據(jù)存儲單元；其中，c為行內變換序列l(wèi)1的長度，r為行間變換序列l(wèi)2的長度。

數(shù)據(jù)存儲單元，用于接收外部輸入的編碼數(shù)據(jù)，編碼輸入數(shù)據(jù)支持1到32比特的任意位寬，并輸出編碼結果；還用于對編碼數(shù)據(jù)、重組序列和編碼結果進行存儲；

刪余生成單元，用于根據(jù)刪余規(guī)則生成第一校驗序列的刪余序列d1，生成第二校驗序列的刪余序列d2，或接收外部配置的刪余序列d1和刪余序列d2；其中，刪余序列d1和d2的地址分別一一對應表示第一校驗序列和第二校驗序列中刪余的順序，刪余序列d1和d2的數(shù)據(jù)分別一一對應表示第一校驗序列和第二校驗序列中刪余的位置，刪余序列d1和d2的長度由編碼長度和刪余規(guī)則設定。

編碼單元結構圖如圖2，編碼單元包含一個rsc編碼器，編碼過程由一套狀態(tài)機進行控制，rsc編碼器的rsc編碼生成多項式由編碼器外部配置或設定。

工作原理為調用數(shù)據(jù)存儲單元中的第一重組序列c1和第二重組序列c2，并同時進行編碼，在編碼過程中，分別調用刪余生成單元中的刪余序列d1和d2一一對應控制第一校驗序列和第二校驗序列的生成，并將編碼結果按照比特排列規(guī)則存儲在數(shù)據(jù)存儲單元。

一種編碼方法，包括以下步驟：

第一步，配置交織生成單元、刪余生成單元和編碼單元的參數(shù)，并將編碼數(shù)據(jù)輸入到數(shù)據(jù)存儲單元中的編碼數(shù)據(jù)區(qū)，例如編碼長度是100，位寬是8，則占用地址長度是13；

第二步，啟動交織生成單元和刪余生成單元，分別對應生成行內變換序列l(wèi)1和行間變換序列l(wèi)2以及刪余序列d1和刪余序列d2；

根據(jù)需求生成行間變換序列l(wèi)1和行內變換序列l(wèi)2，這兩個序列的生成由交織規(guī)則決定，具體過程不作贅述。例如wcdma系統(tǒng)中，交織器采用質數(shù)交織算法，需要配置交織長度即編碼比特長度。假設長度是100，根據(jù)交織規(guī)則生成的行間變換序列l(wèi)2長度是5，l2＝[4,3,2,1,0]，行內變換序列l(wèi)1由5組長度是20的子序列構成,l1[0]＝[1,10,5,12,6,3,11,15,17,18,9,14,7,13,16,8,4,2,0,19]；l1[1]＝[1,3,9,8,5,15,7,2,6,18,16,10,11,14,4,12,17,13,0,19]；l1[2]＝[1,15,16,12,9,2,11,13,5,18,4,3,7,10,17,8,6,14,0,19]；l1[3]＝[1,14,6,8,17,10,7,3,4,18,5,13,11,2,9,12,16,15,0,19]；l1[4]＝[19,2,4,8,16,13,7,14,9,18,17,15,11,3,6,12,5,10,0,1]；即r＝5，c＝20。l1和l2也可由編碼器外部直接配置。

根據(jù)刪余規(guī)則生成刪余序列d1和d2。例如在編碼比特長度是100，校驗序列1刪余后剩余90比特，校驗序列2刪余后剩余91比特，根據(jù)刪余規(guī)則生成的刪余序列d1＝[9,19,29,39,49,59,69,79,89,99],d2＝[11,21,31,41,51,61,71,81,91]。d1和d2也可由編碼器外部直接配置。

第三步，啟動數(shù)據(jù)重組單元，調用數(shù)據(jù)存儲單元中的編碼數(shù)據(jù)，將編碼數(shù)據(jù)進行比特重組，重組成位寬是c，地址長度是r的第一重組序列c1，按照0到r-1的順序存入數(shù)據(jù)存儲單元；并調用交織生成單元中的行內變換序列l(wèi)1和行間變換序列l(wèi)2，對第一重組序列c1首先按照行內變換序列l(wèi)1子序列分別對相應的行內進行比特順序調整，重組成位寬是c，地址長度是r的第二重組序列c2，按照行間變換序列l(wèi)2的順序存入數(shù)據(jù)存儲單元；其中，c為行內變換序列l(wèi)1的長度，r為行間變換序列l(wèi)2的長度。

根據(jù)r和c值對編碼比特進行數(shù)據(jù)重組，將編碼比特順序讀入數(shù)據(jù)重組單元，例如編碼比特長度是100，位寬是8，地址長度是13，按照比特順序重組成位寬是20，地址長度是5的數(shù)據(jù)數(shù)列c1，并將c1按照[0,1,2,3,4]的順序輸出存儲；同時，對c1每行比特按照行內變換序列l(wèi)1的相應子序列進行比特順序變換，變換之后的結果按照行間變換序列l(wèi)2的順序輸出存儲。例如c1[0]＝[11111111110000000000],將它按照l1[0]的順序進行行內變換，并按照l2[0]的地址輸出存儲，即c2[4]＝[10101100001010011110],以此類推。重組后的數(shù)據(jù)存儲在數(shù)據(jù)存儲單元中的重組數(shù)據(jù)區(qū)。

第四步，啟動編碼單元，調用數(shù)據(jù)存儲單元中的第一重組序列c1和第二重組序列c2，對第一重組序列c1和第二重組序列c2進行編碼，在編碼過程中，分別調用刪余生成單元中的刪余序列d1和d2一一對應控制第一校驗序列和第二校驗序列的生成，得到編碼結果存入數(shù)據(jù)存儲單元；

在編碼單元進行rsc編碼，該rsc分量編碼器是可以配置的，即8狀態(tài)子碼生成多項式靈活可配。例如，在wcdma系統(tǒng)中，分量編碼8狀態(tài)子編碼器的編碼矩陣函數(shù)是

其中，g0(d)＝1+d²+d³是反饋多項式。

g1(d)＝1+d+d³是前饋多項式。

參照圖2，可配置[g0,g1,g2,g3]為[1,1,0,1]實現(xiàn)前饋多項式g1(d)＝1+d+d³；配置[g4,g5,g6,g7]為[1,0,1,1]實現(xiàn)反饋多項式g0(d)＝1+d²+d³。

在編碼過程中順序讀入重組數(shù)據(jù)c1和c2，例如c1[0]和c2[0]同時進入編碼單元，在同一個狀態(tài)機的控制下進行比特移位加，在校驗序列生成的時候要結合刪余序列d1和d2決定校驗比特位是否輸出。該編碼器的比特輸出順序是可以配置的，支持兩種比特輸出順序s1和s2。假設信息序列比特表示為[x1,x2,x3,…,xk]，校驗序列1比特表示為[z1,z2,z3,…,zk]，校驗序列2比特表示為[z′1,z′2,z′3,…,z′k]。例如在wcdma系統(tǒng)中，比特輸出順序需要配置為s1[x1,z1,z′1,x2,z2,z′2,…,xk,zk,z′k]。在我國衛(wèi)星移動通信系統(tǒng)中，比特輸出順序需要配置為s2[x1,x2,…,xk,z1,z2,…,zk,z′1,z′2,…,z′k]。

第五步，數(shù)據(jù)存儲單元將編碼結果進行輸出。

相比于常規(guī)的turbo編碼器，本發(fā)明在編碼速度和靈活性上具有較大優(yōu)勢，有利于通信系統(tǒng)的長期演進。