本發(fā)明涉及數(shù)模轉(zhuǎn)換領域，具體為提高adc轉(zhuǎn)換精度的裝置及方法。

背景技術：

隨著信息和微電子科技的發(fā)展，系統(tǒng)級芯片的使用已成為當前半導體技術的一個主流發(fā)展趨勢，數(shù)字信號處理技術已經(jīng)廣泛應用于軍事、民用等領域，數(shù)字化也在各個技術領域不斷進化加深，因此需要將我們身邊的模擬信號處理成數(shù)字信號進行處理分析。模數(shù)轉(zhuǎn)換器adc就是連接模擬和數(shù)字信號的接口，有多少數(shù)字應用就有多少相應的adc模塊為其進行轉(zhuǎn)換。對于現(xiàn)有的adc來講被廣泛應用的主要有逐次逼近型adc、閃電式adc、流水線adc等。多種模式的adc滿足著不同性能需要的應用環(huán)境，其需要采集轉(zhuǎn)換的模擬量也是分布在不同的電壓段。對于adc高效應用的需求，是希望所接觸的一切模擬量都能都精確更廣泛的轉(zhuǎn)換應用。作為信號處理轉(zhuǎn)換關鍵部分的adc也被要求快速的轉(zhuǎn)換速率、高的轉(zhuǎn)換精度。但在實際產(chǎn)品中adc的轉(zhuǎn)換精度都難以做到實際的標稱值，較好的產(chǎn)品在標稱值上存在±1lsb都是正常的，但這樣需要大面積的電路設計和高精度的設計支持，大多數(shù)產(chǎn)品都與設計的標稱值相差較遠，這是因為轉(zhuǎn)換精度的不足。

常用adc均采用如下所示的轉(zhuǎn)換電壓計算規(guī)則，vin＝vref[b02^-1+b12^-2+…+bn-12^-n]，其精度為lsb，即vref*2^-n。為了能夠適應更多的使用環(huán)境，現(xiàn)有技術多采用盡量高的vref值去應對各種使用方案。但高的vref值在面對采樣值較小的情況下必然會加劇轉(zhuǎn)換精度值不足的現(xiàn)象，即當需要轉(zhuǎn)換低的模擬量時，adc的轉(zhuǎn)換精度就會顯的不足，因為adc的轉(zhuǎn)換精度為最小lsb,因此存在應用范圍和精度的沖突。

因此，該技術有必要進行改進。

技術實現(xiàn)要素：

為了解決上述技術問題，本發(fā)明的目的是提供一種提高adc轉(zhuǎn)換精度的裝置及方法，使adc可以既滿足應用范圍又具備更高的轉(zhuǎn)換精度。

本發(fā)明所采用的技術方案是：

本發(fā)明提供一種提高adc轉(zhuǎn)換精度的裝置，包括采樣電壓放大模塊；所述采樣電壓放大模塊用于將采樣電壓進行比例放大，并將所述放大后的采樣電壓輸出至adc轉(zhuǎn)換電路。

作為該技術方案的改進，所述采樣電壓放大模塊包括一個運算放大器、選擇電壓模塊和第一電容、第二電容、第三電容、第四電容以及第一輸入端、第二輸入端；

所述采樣電壓放大模塊還包括第一傳輸門、第二傳輸門、第三傳輸門、第四傳輸門、第五傳輸門、第六傳輸門、第七傳輸門、第八傳輸門、第九傳輸門及第十傳輸門；

所述運算放大器的正極輸入端與第一電容的正極連接，所述第一電容的負極分別與第一傳輸門的第四管腳及第二傳輸門的第四管腳連接；

第五傳輸門的第三管腳與所述運算放大器的正極輸入端連接，同時與所述第一電容的正極連接；

所述運算放大器還包括第一輸出端和第二輸出端；

所述運算放大器的正極輸入端還與第二電容的負極連接；所述第二電容的正極分別與第八傳輸門的第三管腳以及第九傳輸門的第四管腳連接；所述第九傳輸門的第三管腳與所述運算放大器的第一輸出端連接；

所述運算放大器的負極輸入端與第三電容的正極連接；所述第三電容的負極分別與第四傳輸門的第四管腳及第三傳輸門的第四管腳連接；第六傳輸門的第四管腳與所述運算放大器的負極輸入端連接，同時與所述第三電容的負極連接；

所述運算放大器的負極輸入端還與第四電容的負極連接；所述第四電容的正極還分別與第十傳輸門的第三管腳以及第七傳輸門的第四管腳連接；所述第十傳輸門的第四管腳與第二輸出端連接；

其中，所述第一傳輸門的第三管腳及第四傳輸門的第三管腳分別與中間電平連接；

所述第二傳輸門的第三管腳及第三傳輸門的第三管腳分別與第一輸入端、第二輸入端連接；

所述第五傳輸門的第四管腳與所述第六傳輸門的第三管腳均分別與中間電平連接；

所述第八傳輸門的第四管腳和所述第七傳輸門的第三管腳分別與選擇電壓模塊連接。

作為該技術方案的改進，所述選擇電壓模塊包括若干傳輸門，其中各傳輸門的輸入端分別接不同電壓。

另一方面，本發(fā)明還提供一種提高adc轉(zhuǎn)換精度的方法，用于所述的提高adc轉(zhuǎn)換精度的裝置，包括設置采樣電壓放大模塊，所述采樣電壓放大模塊用于將采樣電壓進行比例放大，并將所述放大后的采樣電壓輸出至adc轉(zhuǎn)換電路。

進一步地，分別打開第一傳輸門、第四傳輸門、第九傳輸門、第十傳輸門，將中間電平分別接入第一電容、第二電容、第三電容和第四電容，待各電容均充滿后關閉所述各傳輸門；

分別打開第五傳輸門、第六傳輸門，以及第二傳輸門、第三傳輸門、第七傳輸門、第八傳輸門，將第一輸入端電壓和第二輸入端電壓分別接入至第一電容的負極及第三電容的負極；將選擇電壓模塊分別接入第二電容的正極和第四電容的正極；

所述各電容充滿電后先關閉第五傳輸門和第六傳輸門，然后分別關閉所述第二傳輸門、第三傳輸門、第七傳輸門、第八傳輸門；

延時并開啟所述第一傳輸門、第四傳輸門、第九傳輸門、第十傳輸門，將儲存在所述各電容的電壓傳輸至第一輸出端、第二輸出端。

進一步地，所述采樣電壓的放大倍數(shù)其中c1、c2、c3、c4分別為第一電容、第二電容、第三電容和第四電容的值。

進一步地，所述選擇電壓模塊包括若干傳輸門，所述各傳輸門的輸入端分別與不同電壓連接，用于進行電壓選擇。

本發(fā)明的有益效果是：本方案提供的提高adc轉(zhuǎn)換精度的裝置及方法，將adc采樣到的電壓進行放大處理，這樣在初級就可以得到更大的采用值，為后面的電壓轉(zhuǎn)換做準備，可以輔助adc提高轉(zhuǎn)換精度，達到轉(zhuǎn)換精度和范圍同時兼具的效果，且所使用的電路設計也不會太復雜。通過在采樣初期對采到的數(shù)據(jù)進行比例放大或者縮小，并在超出范圍量程時減去一定的值，即可一直采用較大值的vref進行轉(zhuǎn)化，只需要將結果同比例縮小就可以得到一直精確的轉(zhuǎn)換值；且在一些需要滿量程轉(zhuǎn)換模擬量變化值的情況下，也可以采用此方案，可以在模擬量最大值時得到滿量程，更大程度的提高轉(zhuǎn)換精度。

附圖說明

下面結合附圖對本發(fā)明的具體實施方式作進一步說明：

圖1是現(xiàn)有技術流水線型adc的示意圖；

圖2是現(xiàn)有技術mbitadc的示意圖；

圖3是本發(fā)明第一實施例的示意圖；

圖4是本發(fā)明第一實施例的時序示意圖；

圖5是本發(fā)明第一實施例的選擇電壓模塊示意圖；

圖6是本發(fā)明第二實施例的結果示意圖；

圖7是本發(fā)明第二實施例的時序控制示意圖。

具體實施方式

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

參照圖1-2，均為現(xiàn)有技術的adc轉(zhuǎn)換電路示意圖。其中流水線型adc采用多個低精度的閃速型adc(mbitadc)對采樣數(shù)據(jù)進行分級量化，然后將各級的結果組合起來，構成一個高精度的量化輸出。每一級由采樣保持電路s/h，低精度模數(shù)轉(zhuǎn)換adc和數(shù)模轉(zhuǎn)換器dac、求和電路及級間放大器x2n-1構成。然而由于mbitadc一般精度比較低，所以整體的轉(zhuǎn)換精度不高。當需要轉(zhuǎn)換的模擬信號值比較小時，仍采用較大的vref必然加劇轉(zhuǎn)換不準確的情況。如需要轉(zhuǎn)換的模擬量最小變化為2mv時，如果采用vref電壓為4.096v，則一個10位adc的最小分辨電壓為4mv，就不能分辨此時模擬量的變化，因此就需要采用額外的vref電壓，這就增加了電路的復雜性和版圖面積，且采用更小的vref電壓也對adc的比較器精度有很大的要求，高精度的比較器需要更多的反應時間來進行比較，而且可以轉(zhuǎn)換的范圍也變小了。

參照圖3、圖4、圖5，是本發(fā)明第一實施例的示意圖。本實施例以流水型adc為例進行說明。本發(fā)明提供一種提高adc轉(zhuǎn)換精度的裝置，包括采樣電壓放大模塊；所述采樣電壓放大模塊用于將采樣電壓進行比例放大，并將所述放大后的采樣電壓輸出至adc轉(zhuǎn)換電路。

作為該技術方案的改進，所述采樣電壓放大模塊包括一個運算放大器、選擇電壓模塊和第一電容、第二電容、第三電容、第四電容以及第一輸入端、第二輸入端；

所述采樣電壓放大模塊還包括第一傳輸門、第二傳輸門、第三傳輸門、第四傳輸門、第五傳輸門、第六傳輸門、第七傳輸門、第八傳輸門、第九傳輸門及第十傳輸門；

所述運算放大器的正極輸入端與第一電容的正極連接，所述第一電容的負極分別與第一傳輸門的第四管腳及第二傳輸門的第四管腳連接；

第五傳輸門的第三管腳與所述運算放大器的正極輸入端連接，同時與所述第一電容的正極連接；

所述運算放大器還包括第一輸出端和第二輸出端；當然，本方案的兩個輸出端根據(jù)不同adc轉(zhuǎn)換電路的需要可為一個輸出端等。

所述運算放大器的正極輸入端還與第二電容的負極連接；所述第二電容的正極分別與第八傳輸門的第三管腳以及第九傳輸門的第四管腳連接；所述第九傳輸門的第三管腳與所述運算放大器的第一輸出端連接；

所述運算放大器的負極輸入端與第三電容的正極連接；所述第三電容的負極分別與第四傳輸門的第四管腳及第三傳輸門的第四管腳連接；第六傳輸門的第四管腳與所述運算放大器的負極輸入端連接，同時與所述第三電容的負極連接；

所述運算放大器的負極輸入端還與第四電容的負極連接；所述第四電容的正極還分別與第十傳輸門的第三管腳以及第七傳輸門的第四管腳連接；所述第十傳輸門的第四管腳與第二輸出端連接；

其中，所述第一傳輸門的第三管腳及第四傳輸門的第三管腳分別與中間電平連接；

所述第二傳輸門的第三管腳及第三傳輸門的第三管腳分別與第一輸入端、第二輸入端連接；

所述第五傳輸門的第四管腳與所述第六傳輸門的第三管腳均分別與中間電平連接；

所述第八傳輸門的第四管腳和所述第七傳輸門的第三管腳分別與選擇電壓模塊連接。

作為該技術方案的改進，所述選擇電壓模塊包括若干傳輸門，其中各傳輸門的輸入端分別接不同電壓。

分別打開第一傳輸門、第四傳輸門、第九傳輸門、第十傳輸門，將中間電平分別接入第一電容、第二電容、第三電容和第四電容，待各電容均充滿后關閉所述各傳輸門；

分別打開第五傳輸門、第六傳輸門，以及第二傳輸門、第三傳輸門、第七傳輸門、第八傳輸門，將第一輸入端電壓和第二輸入端電壓分別接入至第一電容的負極及第三電容的負極；將選擇電壓模塊分別接入第二電容的正極和第四電容的正極；

所述各電容充滿電后先關閉第五傳輸門和第六傳輸門，然后分別關閉所述第二傳輸門、第三傳輸門、第八傳輸門、第七傳輸門；

延時并開啟所述第一傳輸門、第四傳輸門、第九傳輸門、第十傳輸門，將儲存在所述各電容的電壓傳輸至第一輸出端、第二輸出端。

本方案所述的傳輸門也可以用同功能的開關、mos管等等替換，其均在該方案的保護范圍內(nèi)。

作為該技術方案的改進，所述采樣電壓的放大倍數(shù)其中c1、c2、c3、c4分別為第一電容、第二電容、第三電容和第四電容的值。

進一步地，所述選擇電壓模塊包括若干傳輸門，所述各傳輸門的輸入端分別與不同電壓連接，用于進行電壓選擇。

本方案利用了電容的電荷存儲特性，利用電容的比例來達到對采樣電壓的放大或縮小。在該實現(xiàn)方式中，最關鍵的條件是對于整個電路的時序控制。其中輸入端vin1和vin2是要采集的模擬信號，vcom是中間電平，一般設置為1/2的電源電壓，選擇電壓模塊的voption作為減小一個固定值的選項。

首先打開傳輸門i1、i4、i9、i10，將中間電平接入電容，作為采樣的基礎電平，電荷充滿后關閉；打開i5、i6，將vcom電壓送入電容；然后打開i2、i3、i8、i11，將vin1和vin2電壓采入到c1和c3的負極，將需要減去的固定值接入c2、c4正極；足夠的充電時間后先關閉i5和i6，再關閉i2、i3、i8、i11，延時后開啟i1、i4、i9、i10，將儲存在電容中的電壓傳遞到vout1和vout2中去。只要調(diào)節(jié)好電容c1/c2和c3/c4的比例就可以控制放大采樣電壓的倍數(shù)，例如：即可以將采入的電壓放大兩倍，放大的倍數(shù)就是電容的比值。而voption中可以選擇需要減去采樣后經(jīng)過放大2倍處理后的電壓值。這樣就完成了將采樣到的電壓放大的過程，下面則可以進行正常的adc轉(zhuǎn)換，且得到的轉(zhuǎn)換值更加精確。

以10位adc為例，當基準vref為2v，最小lsb為1.95mv，也就是adc能夠分辨的最小電壓值為1.95mv。如果可以將采樣到的最小分辨電壓放大兩倍，就只需要分辨3.9mv，大大降低了后面比較器的設計難度。此時若有需要轉(zhuǎn)化的模擬量vin，范圍從0到1.5v，則選擇將采集到的變化量放大2倍并減小1v，這是因為若采樣到的vin電壓為1.5v，那么放大2倍后為3v，超出最大轉(zhuǎn)換電壓vref，需要減去1v，這樣就可以正常轉(zhuǎn)換了。

作為第二實施例，參照圖3、圖6所示，將vin2接地，vin1接采樣到的vin電壓，假設采樣到的vin電壓為vx，vcom為任一電源電壓范圍內(nèi)的中間電壓值，只作為一個運放輸出的一個中間電位，可以使采樣到的電壓在這一vcom電壓上下變化，其電壓差值和采樣到的vin是一樣的，vy(兩輸入端電壓差值)和vy1(兩輸出電壓的差值)的比例為電容c1和c2比例。

首先將vcom電壓采集到電容負極上，開啟傳輸門i1、i4、i9、i10，將vcom接入電容c1和c3，此時c1和c3電容負極電壓為vcom，電荷充滿后關閉i1、i4、i9、i10；打開i5、i6將vcom電壓送入電容c2和c4，此時c2和c4電容負極電壓為vcom，并作為vout1和vout2的基礎電平，并在下個翻轉(zhuǎn)周期之前一直導通。

其次為采集vin電壓，并將其儲存在電容中，打開i2、i3、i8、i11，將vin1和vin2電壓采入到c1和c3的負極，當超出量程范圍時，將需要減去的固定值接入c2、c4正極，完成電容對vin1和vin2的采樣電壓的電荷積累。

最后為將電容中儲存的電容釋放出來，采樣結束后先關閉i5和i6，將連接在c2和c4電容負極的電壓vcom去掉；再關閉i2、i3、i8、i11，將采樣通道關閉，并關閉減去的固定電壓值的通道；延時后開啟i1、i4、i9、i10，將儲存在電容中的電電荷傳遞到vout1和vout2中去，將采樣到的電荷反應到vout1和vout2中，參照圖7。

其中延時操作，是為了用于電容儲存電荷，方便其儲存滿電荷。

本方案主要利用了電容公式，q＝c*u，只要調(diào)節(jié)好電容c1/c2和c3/c4的比例就可以控制住放大采樣電壓的倍數(shù)，例即可

以將采入的電壓放大兩倍，因為采集到的q的總量是不變的，電容變大了2倍，由電容公式，得：

qc1＝2*c2*vin

qc2＝c2*vout

qc1＝qc2

得到vout＝2*vin，這就實現(xiàn)了對vin電壓放大兩倍的作用。

當需要減小固定值時，將voption中通過選擇其中任意條通道，如圖4voption原理圖中所示，選中其中任意需要的電壓值，此時電容c2中存儲的電荷由于正極板接入了特定電壓，使c2中電荷有了泄放的通路，其存儲電荷qc2的電量就會減少，而根據(jù)電容公式q＝c*u，電荷減少而電容不變，那么電容上電壓必然減少，也就實現(xiàn)了對電壓vout的減法。

本發(fā)明的設計原理是：將adc采樣到的電壓進行放大或者電平加減處理，這樣在初級就可以得到更大的采用值，為后面的電壓轉(zhuǎn)換做準備，這樣可以有效提高轉(zhuǎn)換精度，也同時滿足了轉(zhuǎn)換電壓范圍的需求，所使用的電路設計也并不復雜。

以上是對本發(fā)明的較佳實施進行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實施例，熟悉本領域的技術人員在不違背本發(fā)明精神的前提下還可做出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權利要求所限定的范圍內(nèi)。