本發(fā)明涉及積分器技術(shù)領(lǐng)域，具體地說是涉及一種適用于長(zhǎng)時(shí)間工作過程中的分段線性實(shí)時(shí)積分誤差補(bǔ)償方法及其積分電路。

背景技術(shù)：

積分器是用于對(duì)輸入信號(hào)進(jìn)行積分運(yùn)算的電子設(shè)備，廣泛應(yīng)用于測(cè)量變化的磁場(chǎng)。在托卡馬克放電實(shí)驗(yàn)過程中，許多電磁測(cè)量診斷信號(hào)的輸出有效量均需要利用積分器還原，例如等離子體電流和位移的測(cè)量等。隨著托卡馬克核聚變裝置放電穩(wěn)定性不斷提高、放電時(shí)間越來越長(zhǎng)，短期目標(biāo)為1000s，因此積分時(shí)間要求也越來越長(zhǎng)，需要研制長(zhǎng)時(shí)間低零漂的積分器。

構(gòu)成積分電路的運(yùn)算放大器以及分立元件電容、電阻等，由于這些器件的非理想性，造成了積分誤差。在實(shí)際應(yīng)用中，隨著積分時(shí)間的增加漂移量逐漸增大。同時(shí)，也會(huì)引起積分器的非線性輸出。

目前，國(guó)內(nèi)外普遍采用固定漂移補(bǔ)償來進(jìn)行誤差補(bǔ)償。雖然實(shí)際模擬積分器的積分誤差具有一定的單調(diào)性，但是其在整體上還是非線性誤差，在1000s長(zhǎng)時(shí)間內(nèi)采用固定漂移補(bǔ)償就會(huì)出現(xiàn)過補(bǔ)償或補(bǔ)償不足等情況，積分誤差仍然存在而且可能更大。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種應(yīng)用于長(zhǎng)時(shí)間工作過程中的分段線性實(shí)時(shí)積分誤差補(bǔ)償方法及其積分電路，所要解決的技術(shù)問題是如何進(jìn)行分段線性誤差補(bǔ)償，消除模擬積分器誤差，使積分電路長(zhǎng)時(shí)間穩(wěn)定工作。

本發(fā)明解決技術(shù)問題，所采用的技術(shù)方案如下：

本發(fā)明首先公開了一種分段線性實(shí)時(shí)積分誤差補(bǔ)償方法，其特征在于：

本發(fā)明分段線性實(shí)時(shí)積分誤差補(bǔ)償方法，其特點(diǎn)在于：設(shè)積分器工作時(shí)間為t，將積分器工作時(shí)間劃分為n個(gè)區(qū)間，n為大于1的整數(shù)；確定每個(gè)區(qū)間對(duì)地積分的線性函數(shù)，然后利用每個(gè)區(qū)間的線性函數(shù)對(duì)相應(yīng)區(qū)間進(jìn)行積分誤差補(bǔ)償。具體包括如下步驟：

(1)首先將積分器輸入端接地，使積分器對(duì)地積分，積分時(shí)間為t；然后以△t為采樣間隔，采集積分時(shí)間t內(nèi)積分器輸出的模擬電壓并轉(zhuǎn)換為數(shù)字量(ti,vi)，其中ti為采樣時(shí)刻，vi為采樣時(shí)刻ti處對(duì)應(yīng)的積分器輸出電壓，i＝0、1、2、3、……、n，n為采樣點(diǎn)個(gè)數(shù)；

從t1開始，依次計(jì)算相鄰兩個(gè)采樣時(shí)刻ti和ti+1之間的積分器輸出電壓差值△vi：△vi＝vi+1-vi；(即t0與t1之間的輸出電壓差值為△v0、t1與t2之間的輸出電壓差值為△v1、……)

設(shè)置閾值δ，依次比較△vi與閾值δ的大小，并篩選出△vi≥δ所對(duì)應(yīng)的所有采樣時(shí)刻ti，然后以篩選出的采樣時(shí)刻為區(qū)間分界限，將積分器工作時(shí)間t劃分為n個(gè)區(qū)間；若所有的△vi皆小于δ，則重新調(diào)整閾值δ，直至使n>1；存儲(chǔ)各個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)；

(2)用v＝at+b(a為斜率，b為截距)作為線性函數(shù)模型，采用兩點(diǎn)法計(jì)算各區(qū)間對(duì)地積分的的線性函數(shù)：

假設(shè)第m個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)分別為(tp,vp)、(tq,vq)，則該區(qū)間的斜率截距線性函數(shù)為m＝1、2、……、n；

(3)將積分器輸入端連接輸入信號(hào)，對(duì)輸入信號(hào)進(jìn)行積分，同時(shí)利用步驟(2)中求出的各區(qū)間對(duì)地積分的線性函數(shù)來補(bǔ)償積分器對(duì)輸入信號(hào)積分的誤差：

假設(shè)在第m個(gè)區(qū)間的任意采樣時(shí)刻tj積分器的輸出電壓為voj，則補(bǔ)償后的輸出電壓vo為vo＝voj-amtj-bm。(其中amtj+bm即為第m個(gè)區(qū)間采樣時(shí)刻tj處的積分誤差)

本發(fā)明還公開了用于上述分段線性實(shí)時(shí)積分誤差補(bǔ)償方法的積分電路，其包括模擬積分電路模塊、模數(shù)轉(zhuǎn)換器(adc)模塊、fpga模塊和數(shù)模轉(zhuǎn)換(dac)模塊四個(gè)模塊；

所述模擬積分電路模塊包括運(yùn)算放大器、電容、電阻以及雙擲電子開關(guān)，用于實(shí)現(xiàn)積分、切換輸入信號(hào)以及對(duì)電容放電的功能；

所述adc模塊用于將所述模擬積分電路模塊輸出的模擬電壓轉(zhuǎn)換為數(shù)字量并送入fpga模塊內(nèi)；

所述fpga模塊包括9個(gè)功能子模塊：邏輯控制單元、adc控制器、△v計(jì)算單元、△v判斷單元、存儲(chǔ)單元、線性函數(shù)求解存儲(chǔ)單元、計(jì)時(shí)單元、誤差補(bǔ)償單元、dac控制器；所述fpga模塊用于對(duì)接收到的數(shù)字量進(jìn)行誤差求解或誤差補(bǔ)償后輸出至dac模塊；

所述dac模塊將補(bǔ)償后的數(shù)字量轉(zhuǎn)換為補(bǔ)償后的模擬電壓并輸出。

所述邏輯控制單元用于產(chǎn)生邏輯控制信號(hào)，協(xié)調(diào)各個(gè)模塊的工作時(shí)序；所述adc控制器用于產(chǎn)生adc控制信號(hào)，控制adc模塊的工作；所述△v計(jì)算單元用于在積分器對(duì)地積分時(shí)，計(jì)算相鄰兩個(gè)采樣時(shí)刻之間的積分器輸出電壓差值△vi；所述△v判斷單元用于比較△vi與設(shè)定閾值δ的大小，并篩選出△vi≥δ所對(duì)應(yīng)的所有采樣時(shí)刻ti；所述存儲(chǔ)單元用于存儲(chǔ)所述△v判斷單元篩選出的采樣時(shí)刻以及各個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)；所述線性函數(shù)求解存儲(chǔ)單元用于求解并存儲(chǔ)積分器對(duì)地積分時(shí)各個(gè)區(qū)間的線性函數(shù)；所述計(jì)時(shí)單元用于在積分器對(duì)輸入信號(hào)積分時(shí)，判斷各采樣時(shí)刻所處的區(qū)間；所述誤差補(bǔ)償單元用于根據(jù)各采樣時(shí)刻所處的區(qū)間，調(diào)用該區(qū)間的線性函數(shù)，對(duì)積分器的輸出電壓進(jìn)行補(bǔ)償并輸出給dac模塊；所述dac控制器用于產(chǎn)生dac控制信號(hào)，控制dac模塊的工作。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果體現(xiàn)在：

本發(fā)明方法簡(jiǎn)單，解決了采用固定漂移補(bǔ)償所存在的過補(bǔ)償或補(bǔ)償不足的問題，減小了模擬積分器長(zhǎng)時(shí)間工作存在的積分誤差，保證積分器能夠長(zhǎng)時(shí)間穩(wěn)定工作。

附圖說明

下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明：

圖1為本發(fā)明分段線性實(shí)時(shí)積分誤差補(bǔ)償方法的示意圖(以輸入直流電壓信號(hào)為例)；

圖2為實(shí)現(xiàn)本發(fā)明分段線性實(shí)時(shí)積分誤差補(bǔ)償方法的積分電路示意圖；

圖3為本發(fā)明分段線性實(shí)時(shí)積分誤差補(bǔ)償方法的流程圖。

具體實(shí)施方式

下面對(duì)本發(fā)明的實(shí)施例作詳細(xì)說明，本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。

本實(shí)施例以直流電壓作為輸入信號(hào)。為使對(duì)本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效有更進(jìn)一步的了解與認(rèn)識(shí)，用附圖配合詳細(xì)的說明，說明如下：

本發(fā)明提出的采用隨時(shí)間變化的分段線性實(shí)時(shí)積分誤差補(bǔ)償方法如下：

(1)首先將積分器輸入端接地，使積分器對(duì)地積分，積分時(shí)間為t；然后以△t為采樣間隔，采集積分時(shí)間t內(nèi)積分器輸出的模擬電壓并轉(zhuǎn)換為數(shù)字量(ti,vi)，其中ti為采樣時(shí)刻，vi為采樣時(shí)刻ti處對(duì)應(yīng)的積分器輸出電壓，i＝0、1、2、3、……、n，n為采樣點(diǎn)個(gè)數(shù)；

從t1開始，依次計(jì)算相鄰兩個(gè)采樣時(shí)刻ti和ti+1之間的積分器輸出電壓差值△vi：△vi＝vi+1-vi；

設(shè)置閾值δ，依次比較△vi與閾值δ的大小，并篩選出△vi≥δ所對(duì)應(yīng)的所有采樣時(shí)刻ti，然后以篩選出的采樣時(shí)刻為區(qū)間分界限，將積分器工作時(shí)間t劃分為n個(gè)區(qū)間；若所有的△vi皆小于δ，則重新調(diào)整閾值δ，直至使n>1；存儲(chǔ)各個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)；閾值δ的設(shè)定會(huì)影響n的大小，可根據(jù)需要調(diào)整閾值。

(2)用v＝at+b作為線性函數(shù)模型，采用兩點(diǎn)法計(jì)算各區(qū)間對(duì)地積分的的線性函數(shù)：

假設(shè)第m個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)分別為(tp,vp)、(tq,vq)，則該區(qū)間的斜率截距線性函數(shù)為m＝1、2、……、n；

(3)將積分器輸入端連接輸入信號(hào)，對(duì)輸入信號(hào)進(jìn)行積分，同時(shí)利用步驟(2)中求出的各區(qū)間對(duì)地積分的線性函數(shù)來補(bǔ)償積分器對(duì)輸入信號(hào)積分的誤差：

假設(shè)在第m個(gè)區(qū)間的任意采樣時(shí)刻tj積分器的輸出電壓為voj，則補(bǔ)償后的輸出電壓vo為vo＝voj-amtj-bm。

本實(shí)施例中輸入信號(hào)為直流電壓信號(hào)，則對(duì)信號(hào)積分以及積分誤差補(bǔ)償后的輸出如圖1所示。

基于上述的分段線性積分誤差補(bǔ)償方法，下面將詳細(xì)介紹本發(fā)明的具體實(shí)現(xiàn)電路，見圖2：

由圖2所示，本發(fā)明的積分電路包括模擬積分電路模塊、adc模塊、fpga模塊和dac模塊；

模擬積分電路模塊包括運(yùn)算放大器、電容、電阻以及雙擲電子開關(guān)，用于實(shí)現(xiàn)積分、切換輸入信號(hào)以及對(duì)電容放電的功能；運(yùn)算放大器的負(fù)、正輸入端分別連接電阻r1和r2，r1的另一端連接雙擲電子開關(guān)k1，r2的另一端接地；雙擲電子開關(guān)k1的兩個(gè)端子分別連接輸入信號(hào)和地；r1和運(yùn)算放大器負(fù)輸入端的連接處分別與積分電容器c、泄放電阻r3相連，積分電容器c的另一端連接雙擲電子開關(guān)k2，k2的端子1連接運(yùn)算放大器的輸出端、端子2連接泄放電阻r3的另一端。

運(yùn)算放大器的輸出端連接adc模塊的輸入。adc模塊用于將模擬積分電路模塊輸出的模擬電壓轉(zhuǎn)換為數(shù)字量并送入fpga模塊內(nèi)；

fpga模塊包括9個(gè)功能單元：邏輯控制單元、adc控制器、△v計(jì)算單元、△v判斷單元、存儲(chǔ)單元、線性函數(shù)求解存儲(chǔ)單元、計(jì)時(shí)單元、誤差補(bǔ)償單元、dac控制器；fpga模塊用于對(duì)接收到的數(shù)字量進(jìn)行誤差求解或誤差補(bǔ)償后輸出至dac模塊。邏輯控制單元用于產(chǎn)生邏輯控制信號(hào)，協(xié)調(diào)各個(gè)模塊的工作時(shí)序；adc控制器用于產(chǎn)生adc模塊控制信號(hào)，控制adc模塊的工作；△v計(jì)算單元用于在積分器對(duì)地積分時(shí)，計(jì)算相鄰兩個(gè)采樣時(shí)刻之間的積分器輸出電壓差值△vi；△v判斷單元用于比較△vi與設(shè)定閾值δ的大小，并篩選出△vi≥δ所對(duì)應(yīng)的所有采樣時(shí)刻ti；存儲(chǔ)單元用于存儲(chǔ)所述△v判斷單元篩選出的采樣時(shí)刻以及各個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)；線性函數(shù)求解存儲(chǔ)單元用于求解并存儲(chǔ)積分器對(duì)地積分時(shí)各個(gè)區(qū)間的線性函數(shù)；計(jì)時(shí)單元用于在積分器對(duì)輸入信號(hào)積分時(shí)，判斷各采樣時(shí)刻所處的區(qū)間；誤差補(bǔ)償單元用于根據(jù)各采樣時(shí)刻所處的區(qū)間，調(diào)用該區(qū)間的線性函數(shù)，對(duì)積分器的輸出電壓進(jìn)行補(bǔ)償并輸出。

dac模塊將補(bǔ)償后的數(shù)字量轉(zhuǎn)換為模擬電壓并輸出。

工作時(shí)，首先fpga模塊的邏輯控制單元發(fā)出邏輯控制信號(hào)，使雙擲電子開關(guān)k1接地、k2接端子1，使模擬積分電路模塊對(duì)地積分時(shí)間t，并將模擬電壓輸出至adc模塊；fpga模塊的adc控制器產(chǎn)生adc模塊控制信號(hào)，使adc模塊將模擬積分電路模塊輸出的模擬電壓轉(zhuǎn)換為數(shù)字量并送入fpga模塊內(nèi)；△v計(jì)算單元計(jì)算相鄰兩個(gè)采樣時(shí)刻之間的積分器輸出電壓差值△vi并傳輸給△v判斷單元；△v判斷單元比較△vi與設(shè)定閾值δ的大小，并篩選出△vi≥δ所對(duì)應(yīng)的所有采樣時(shí)刻ti；存儲(chǔ)單元存儲(chǔ)△v判斷單元篩選出的采樣時(shí)刻以及各個(gè)區(qū)間的起始數(shù)據(jù)和末端數(shù)據(jù)；線性函數(shù)求解存儲(chǔ)單元求解并存儲(chǔ)積分器對(duì)地積分時(shí)各個(gè)區(qū)間的線性函數(shù)。fpga模塊的邏輯控制單元發(fā)出邏輯控制信號(hào)使雙擲電子開關(guān)k2接端子2，積分電容c泄放。

然后，fpga模塊的邏輯控制單元再次發(fā)出邏輯控制信號(hào)，使雙擲電子開關(guān)k1接輸入信號(hào)v(t)、k2接端子1，使模擬積分電路模塊對(duì)信號(hào)積分時(shí)間t；同時(shí)，啟動(dòng)計(jì)時(shí)模塊，判斷各采樣時(shí)刻所處的區(qū)間。誤差補(bǔ)償單元根據(jù)各采樣時(shí)刻所處的區(qū)間，調(diào)用該區(qū)間的線性函數(shù)，對(duì)積分器的輸出電壓進(jìn)行補(bǔ)償并輸出給dac模塊。最后，dac控制器產(chǎn)生dac模塊控制信號(hào)給dac模塊，將補(bǔ)償后的數(shù)字量轉(zhuǎn)換為模擬量輸出。積分結(jié)束后，電子開關(guān)k2接端子2，使積分電容泄放。具體工作流程如圖3所示。

具體的，模數(shù)轉(zhuǎn)換器模塊和數(shù)模轉(zhuǎn)換器模塊均采用adi公司的16位并行adc/dac；fpga模塊采用altera公司的cycloneⅱ系列器件。

以上所述僅為本發(fā)明的示例性實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。