【技術(shù)領(lǐng)域】

本發(fā)明涉及半導體電路系統(tǒng)領(lǐng)域，尤其涉及一種在數(shù)字域和模擬域之間進行轉(zhuǎn)換的系統(tǒng)。

背景技術(shù)：

對于當前的電子產(chǎn)品，例如，移動電話、筆記本/平板電腦、數(shù)字照相機/攝像機，定位系統(tǒng)等，要求半導體電路系統(tǒng)具備在數(shù)字域和模擬域之間進行轉(zhuǎn)換的功能。

為將數(shù)字輸入轉(zhuǎn)換為模擬輸出，數(shù)字-模擬轉(zhuǎn)換器(digital-to-analogconverter，dac)根據(jù)所述數(shù)字輸入的值選擇性地激活多個轉(zhuǎn)換元件(例如，電阻器、電容器或電流源等)的子集，以便合成所述模擬輸出。但是，所述多個轉(zhuǎn)換元件與它們的期望值存在偏差(deviation)(例如，變化)，因此在轉(zhuǎn)換過程中引入失配誤差(mismatcherror)。一些種類的模擬-數(shù)字轉(zhuǎn)換器(analog-to-digitalconverters，adc)也采用轉(zhuǎn)換元件和/或使用內(nèi)部的dac執(zhí)行模擬-數(shù)字轉(zhuǎn)換。因此，對dac和adc而言，抑制(suppress)失配誤差很重要。

請參考圖1，其描述了現(xiàn)有技術(shù)的dac系統(tǒng)100，該dac系統(tǒng)100將(ma+mb)比特的數(shù)字輸入di轉(zhuǎn)換為模擬輸出vop。所述dac系統(tǒng)100包括數(shù)字第一階調(diào)制器102(例如，三角積分(sigma-delta)調(diào)制器)、動態(tài)元件匹配(dynamicelementmatching，dem)電路104a和104b，以及dac106a和106b。數(shù)字第一階調(diào)制器102將數(shù)字輸入di調(diào)制為ma比特的數(shù)字信號da，數(shù)字信號da包括數(shù)字輸入di和數(shù)字調(diào)制器102的量化誤差。dac106a包括多個等權(quán)轉(zhuǎn)換元件(equalweightedconversionelements)(未圖示)用于將數(shù)字信號da轉(zhuǎn)換為模擬信號va。在數(shù)字信號da的轉(zhuǎn)換過程中，數(shù)字信號da從二進制碼編碼為溫度計碼，動態(tài)元件匹配電路104a從dac106a的多個轉(zhuǎn)換元件中選擇一定數(shù)量的轉(zhuǎn)換元件，其中，所述一定數(shù)量根據(jù)數(shù)字值da確定，以便dac106a通過選擇的轉(zhuǎn)換元件產(chǎn)生模擬信號va。

另一方面，從數(shù)字輸入di中減去數(shù)字信號da以形成另一個數(shù)字信號db，數(shù)字信號db表示數(shù)字調(diào)制器102的量化誤差。dac106b包括多個等權(quán)轉(zhuǎn)換元件(未圖示)用于將數(shù)字信號db轉(zhuǎn)換為模擬信號vb。在數(shù)字信號db的轉(zhuǎn)換過程中，數(shù)字信號db從二進制碼編碼為溫度計碼，動態(tài)元件匹配電路104b從dac106b的多個轉(zhuǎn)換元件中選擇一定數(shù)量的轉(zhuǎn)換元件，所述一定數(shù)量根據(jù)數(shù)字值db確定，因此，dac106b通過選擇的轉(zhuǎn)換元件產(chǎn)生模擬信號vb。將模擬信號vb從模擬信號va中減掉以形成模擬輸出vop。

dac系統(tǒng)100具有一些缺點。為了轉(zhuǎn)換數(shù)字輸入di，dac系統(tǒng)100需要同時接收數(shù)字輸入di的所有比特。因此，dac系統(tǒng)100不適用于連續(xù)逐位數(shù)字-模擬轉(zhuǎn)換，例如，用于逐次逼近寄存器(successiveapproximationregister，sar)adc中的dac。此外，dac系統(tǒng)100存在數(shù)字第一階調(diào)制器102產(chǎn)生的延遲。因此，dac系統(tǒng)100不適用于快速轉(zhuǎn)換，例如，連續(xù)時間三角積分調(diào)制器(continuoustimedeltasigmamodulator，ct-dsm)。

技術(shù)實現(xiàn)要素：

本發(fā)明提供在數(shù)字域(digitaldomain)和模擬域(analogdomain)之間進行轉(zhuǎn)換的系統(tǒng)，可將轉(zhuǎn)換的失配誤差塑造為遠離期望信號(desiredsignal)的頻帶(band)分布。

本發(fā)明提供的一種在模擬域和數(shù)字域之間轉(zhuǎn)換的系統(tǒng)，包括：

第一數(shù)字-模擬轉(zhuǎn)換器，用于根據(jù)第一數(shù)字值產(chǎn)生第一模擬值，并根據(jù)第二數(shù)字值產(chǎn)生第二模擬值；

第一注入電路，耦接于該第一數(shù)字-模擬轉(zhuǎn)換器，用于當該第一數(shù)字-模擬轉(zhuǎn)換器產(chǎn)生該第二模擬值時，使模擬注入值注入至該第二模擬值，其中，該模擬注入值由該第一數(shù)字值的比特子集形成的數(shù)字注入值轉(zhuǎn)換形成；

第二注入電路，耦接于該第一數(shù)字-模擬轉(zhuǎn)換器，用于將該數(shù)字注入值和該第二數(shù)字值或根據(jù)該第二模擬值獲得的相關(guān)值中的任一個進行合并。

采用上述的結(jié)構(gòu)，本發(fā)明實施例可將轉(zhuǎn)換的失配誤差塑造為遠離期望信號(desiredsignal)的頻帶(band)分布。

【附圖說明】

本發(fā)明可通過閱讀隨后的細節(jié)描述和參考附圖所舉的實施例被更全面地理解，其中：

圖1描述先前技術(shù)的dac系統(tǒng)100。

圖2描述系統(tǒng)200，該系統(tǒng)為saradc用于將模擬值vi轉(zhuǎn)換為數(shù)字值do。

圖3描述系統(tǒng)200的操作。

圖4根據(jù)本發(fā)明的一個實施例并以第2圖的系統(tǒng)200作為示例描述處理失配誤差的理念。

圖5根據(jù)本發(fā)明的一個實施例描述了失配誤差的塑造過程。

圖6a描述帶有失配誤差的dac606。

圖6b描述依照本發(fā)明實施的系統(tǒng)600，系統(tǒng)600用于塑造dac606的失配誤差。

圖7a根據(jù)本發(fā)明的一個實施例描述系統(tǒng)700a。

圖7b根據(jù)本發(fā)明的一個實施例描述系統(tǒng)700b。

圖8根據(jù)本發(fā)明的一個實施例描述系統(tǒng)800。

圖9根據(jù)本發(fā)明的一個實施例描述了系統(tǒng)900。

圖10描述了系統(tǒng)900的操作。

圖11描述了系統(tǒng)200輸出的一串數(shù)字值do的光譜(標記為“沒有mes”)，系統(tǒng)900輸出的數(shù)字值d的光譜(標記為“具有本發(fā)明的mes”)，以及第一階高通濾波器的頻域。

圖12根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1200。

圖13a和圖13b描述系統(tǒng)1200的操作。

圖14a描述了計數(shù)與不同用于轉(zhuǎn)換12比特的數(shù)字值的技術(shù)獲得的無雜散動態(tài)范圍(spur-freedynamicrange，sfdr)的對照。

圖14b描述sfdr和由兩種不同技術(shù)獲得的輸入電平的對照。

圖15根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1500。

圖16根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1600。

圖17a和圖17b描述第一注入電路1602在不同周期的操作。

圖18根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1800。

圖19根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1900。

圖20比較帶有本發(fā)明的mes和不帶有本發(fā)明的mes的不同情形下的輸出光譜。

【具體實施方式】

在說明書及后續(xù)的權(quán)利要求當中使用了某些術(shù)語來指稱特定的組件。本領(lǐng)域技術(shù)人員應可理解，硬件制造商可能會用不同的名稱來稱呼同一個組件。本文件并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準則。在接下來的說明書及權(quán)利要求中，術(shù)語“包含”及“包括”為一開放式的用語，故應解釋成“包含但不限制于”。此外，“耦接”一詞在此包含直接及間接的電性連接手段。因此，如果一個裝置耦接于另一個裝置，則代表該一個裝置可直接電性連接于該另一個裝置，或通過其它裝置或連接手段間接地電性連接至該另一個裝置。

請參考圖2-圖3，圖2描述系統(tǒng)200，該系統(tǒng)為saradc用于將模擬值vi轉(zhuǎn)換為數(shù)字值do，圖3描述系統(tǒng)200的操作。系統(tǒng)200可包括比較器202、寄存器204、外圍電路206和電容器c[n],c[n-1],…,c[1]和c[0]組成的陣列。外圍電路206包括開關(guān)si0，多個開關(guān)s[n],s[n-1],…,s[1]和s[0]，以及多個偏置電路dr[n],dr[n-1],…,dr[1]和dr[0]。開關(guān)si0耦接于模擬值vi和節(jié)點nz0之間。比較器202耦接于節(jié)點nz0，用于比較節(jié)點nz0處的電壓vz0是否大于電壓vc。每一個電容器c[n](n＝n，n-1，...,至0)包括耦接于節(jié)點nz0的上端，耦接于開關(guān)s[n](n＝n，n-1，...,至0)的下端以選擇性地導通至恒定復位電壓v0(例如，接地電平)或偏置電路dr[n]。寄存器204寄存比特b[n]，b[n-1]，…，b[1]和b[0]，每一個比特b[n]可等于1或其相反值(-1)。每一個偏置電路dr[n]根據(jù)比特b[n]提供電壓-b[n]*vr。

如圖3所示，系統(tǒng)200使用周期(cycle)300將模擬值vi轉(zhuǎn)換為數(shù)字值do。周期300包括采樣階段302、比較階段304以及空閑階段(sparephase)306(在一些設(shè)計中，可能不包括空閑階段)。在采樣階段302，開關(guān)si0將模擬值導通至節(jié)點nz0，每一個開關(guān)s[n]將每一個電容器c[n]的下端導通至電壓v0。在比較階段304，開關(guān)si0停止將模擬值vi導通至節(jié)點nz0。比較階段304包括多個比特確定階段pr[n],pr[n-1]，…，pr[1]和pr[0]。階段302之后階段pr[n]開始之前，比較器202比較電壓vz是否大于電壓vc以確定比特b[n]是1或者相反的值。在階段pr[n]，開關(guān)s[n]切換至提供設(shè)置電壓-b[n]*vr的偏置電路dr[n]，與此同時，其他剩余的開關(guān)s[n-1]-s[0]仍導通至電壓v0，如此以致節(jié)點nz0處的電壓vz0表示(reflect)值vi-b[n]*vr*c[n]/ct，其中，ct表示電容器c[n]-c[0]的總電容值。比較器202比較電壓vz0是否大于電壓vc以確定比特b[n-1]是1或者相反的值。

一旦b[n-1]被確定，系統(tǒng)200進入下一階段pr[n-1]。在階段pr[n-1]，開關(guān)s[n-1]切換至提供電壓-b[n-1]*vr的偏置電路dr[n-1]，與此同時，其他剩余的開關(guān)s[n-2]-s[0]仍導通至電壓v0，如此以致電壓vz0表示值vi-vr*(b[n]*c[n]+b[n-1]*c[n-1])/ct。比較器202比較電壓vz0是否大于電壓vc以確定比特b[n-2]是1或者相反的值。

如圖3所示，當比特b[n-1]，b[n-2]-b[n]分別在階段pr[n]，pr[n-1]-pr[n+1]之后被成功確定，在階段pr[n]，開關(guān)s[n]-s[n]分別切換至分別提供電壓-b[n]*vr,…,-b[n+1]*vr和-b[n]*vr的偏置電路dr[n]-dr[n]，與此同時剩余的開關(guān)s[n-1]-s[0]仍導通至電壓v0，如此以致節(jié)點nz0處的電壓vz0表示值vi-vr*(b[n]*c[n]+b[n-1]*c[n-1]+…+b[n+1]*c[n+1]+b[n]*c[n])/ct。比較器202比較電壓vz0是否大于電壓vc以確定比特b[n-1]是否為1。在階段pr[n]-pr[0]之后，在空閑階段306，所有比特b[n]-b[0]被確定并作為數(shù)字值do的比特輸出。

在理想狀況下，電容器c[n]-c[0]的電容值被二進制加權(quán)(binaryweighted)，也即，電容器c[n]，c[n-1]，…，c[n]，…，c[1]和c[0]的電容值比值為2^n:2^(n-1):…:2^n:…:2^1:2^0。例如，假設(shè)n＝9，理想的電容值比值為512:256:128:…:2:1。通過所述理想的電容值比值，分別在階段pr[n]-pr[0]確定的比特b[n]-b[0]將模擬值vi擴展為總和b[n]*2^n+b[n-1]*2^(n-1)+…+b[n]*2^n+…+b[1]*2^1+b[0]*2^0。因此，模擬值vi被轉(zhuǎn)換為數(shù)字值do＝{b[n],b[n-1],…,b[0]}，其中，比特b[n]-b[0]為數(shù)字值do從最高有效位至最低有效位的比特。

由于在階段pr[n]，所確定的比特b[n]-b[n+1]被轉(zhuǎn)換為電壓vz0，在比較階段304，外圍電路206和電容器c[n]-c[0]共同工作為dac210。因此，在階段pr[n]-pr[0]之后，數(shù)字值do可表示為總和b[n]*w[n]+b[n-1]*w[n-1]+…+b[n]*w[n]+…+b[1]*w[1]+b[0]*w[0]，其中，w[n]，w[n-1]，…，w[n]，…w[1]和w[0]分別為電容器c[n]，c[n-1]，…，c[n]，…c[1]和c[0]的電容值的權(quán)重。換言之，每一個模擬值b[n]*vr*c[n]/ct對應一個數(shù)字值b[n]*w[n]。對于一個理想的二進制數(shù)字化過程，權(quán)重w[n]，…，w[n]，…，w[0]應等于2^n，…，2^n，…，2^0。

電容器c[n]-c[0]的實際的電容值會偏離理想的電容值比值，因此引起失配誤差。請參考圖4，其根據(jù)本發(fā)明的一個實施例并以圖2的系統(tǒng)200作為示例描述處理失配誤差的理念。圖4的左半邊描述了連續(xù)將模擬信號dac[n]，dac[n-1]，dac[n-2]，…從模擬值vi中減去來逐次逼近輸入模擬值vi，其中，dac[n]為dac210從比特b[n]產(chǎn)生而來的模擬值。例如，在圖2的系統(tǒng)200中，dac[n]，dac[n-1]以及dac[n-2]可能分別等于vr*b[n]*c[n]/ct,vr*b[n-1]*c[n]/ct以及vr*b[n-2]*c[n-2]/ct。另一方面，圖4的右半邊描述了連續(xù)加上數(shù)字值(例如，d[n-2]，d[n-1]以及d[n])以逐次構(gòu)造輸出數(shù)字值do，在圖2所示的系統(tǒng)中，d[n-2]，d[n-1]以及d[n]分別等于b[n-2]*w[n-2],b[n-1]*w[n-1]andb[n]*w[n]。

現(xiàn)有技術(shù)企圖單獨在數(shù)字域或模擬域處理失配問題，而本發(fā)明在模擬域和數(shù)字域?qū)ΨQ地處理失配問題。例如，電容器c[n-2]的實際電容值與其理想電容值之間存在偏差，如果數(shù)字權(quán)重w[n-2]與理想的權(quán)重值2^(n-2)之間存在對稱的偏差，則模擬值vi仍可在沒有誤差的情況下完整地轉(zhuǎn)換至正確的數(shù)字值do。換言之，本發(fā)明通過在模擬和數(shù)字域?qū)ΨQ地補償來解決失配問題。

根據(jù)本發(fā)明的實施例，時域濾波(temporalfiltering)可被用于塑造(shaping)失配誤差，以便塑造的失配誤差遠離期望信號(desiredsignal)的頻帶(band)分布。請參考圖5，其根據(jù)本發(fā)明的一個實施例描述了失配誤差的塑造過程。如圖5所示，轉(zhuǎn)換一串值的失配誤差可形成誤差序列e(k)，其中，k表示時間索引，且在靠近期望信號的頻帶處的頻率處e(k)會緩慢變化，因此將污染期望信號(未圖示)。但是，通過從序列e(k)中減去延遲序列e(k-1)，所形成的結(jié)果序列e(k)-e(k-1)將在遠離期望信號的頻帶的頻率處迅速變化。因此，失配誤差被塑造為高通帶(high-passband)。依照z變換(z-transform)，延遲序列也可表示為z^(-1)*e(k)。因此，序列e(k)-e(k-1)可表示為(1-z^(-1))*e(k)，表示誤差e(k)通過第一階高通濾波器(1-z^(-1))被過濾掉。

請參考圖6a和6b，圖6a描述帶有失配誤差的dac606，圖6b描述依照本發(fā)明實施的系統(tǒng)600，系統(tǒng)600用于塑造dac606的失配誤差。在圖6a中，dac606將數(shù)字值di＝{di[n],…,di[0]}轉(zhuǎn)換為模擬值vo1，其中，模擬值vo1可表示為di[n]*dac[n]+…+di[n]*dac[n]+…+di[0]*dac[0]，其中，dac[n]為dac606為數(shù)字值di的比特di[n]所產(chǎn)生的模擬值vo的一部分。假設(shè)dac606用于轉(zhuǎn)換比特d[n]的一個轉(zhuǎn)換元件(未圖示)偏離其理想值，模擬值dac[n]將以誤差err偏離其理想值ideal_dac[n]。最終，模擬值vo1將從它的理想值ideal_dac[n]偏離誤差di[n]*err。

如圖6b所示，通過實施第一注入電路602(標記為“+”模塊)和第二注入電路604來形成包括dac606的dac系統(tǒng)600，失配問題可被處理。注入電路602和604耦接于dac606。使用dac系統(tǒng)600，與數(shù)字值di相關(guān)的數(shù)字值d被轉(zhuǎn)換為模擬值vo。當dac606產(chǎn)生模擬值vo，第一注入電路602使模擬注入值-z^(-1)*d[n]*dac[n]注入至模擬值vo。模擬注入值-z^(-1)*d[n]*dac[n]為模擬值dac[n]和在先的數(shù)字值d’＝{d’[n],…,d’[0]}的比特d’[n]的乘積(product)。換言之，模擬注入值z^(-1)*d[n]*dac[n]＝d’[n]*dac[n]由dac606轉(zhuǎn)換自數(shù)字值d’的數(shù)字值d’[n]，其中，數(shù)字值d’[n]由數(shù)字值d’的比特d’[n]貢獻。例如，當數(shù)字值d’等于d’[n]*2^n+…+d’[n]*2^n+…+d’[0]*2^0，數(shù)字值d’[n]可能等于d’[n]*2^n。

如圖4所示，對稱于通過第一注入電路602在模擬域注入，第二注入電路604在數(shù)字域合并(例如，求和)數(shù)字值z^(-1)*d[n](作為數(shù)字注入值)和數(shù)字值di以形成數(shù)字值d。

通過注入電路602、604以及dac606的協(xié)作(cooperation)，模擬值vo將以誤差(1-z^(-1))*d[n]*err，也即，(d[n]-d’[n])*err，偏離其理想值v_ideal。如圖5所示，與圖6a中不具有失配誤差塑造(mismatcherrorshaping，mes)的dac606產(chǎn)生的初始誤差d[n]*err相比，具有mes的系統(tǒng)600產(chǎn)生的誤差(1-z^(-1))*d[n]*err被塑造為高通帶，該高通帶遠離期望信號的頻帶。

請參考圖7a，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)700a。系統(tǒng)700a可為分級(sub-ranging)adc系統(tǒng)，用于接收模擬值vi并輸出由所述模擬值vi轉(zhuǎn)換形成的數(shù)字值do。系統(tǒng)700a包括第一adc710作為粗(coarse)adc，第二adc720作為細(fine)adc，兩個求和模塊730和740，以及dac706。adc710將模擬值vi轉(zhuǎn)換為具有粗糙量化步長(分辨率)的數(shù)字值d。dac706耦接于adc710和求和模塊730之間，用于將數(shù)字值d轉(zhuǎn)換為模擬值vo。求和模塊730耦接于dac706和adc720之間，用于將模擬值vo從模擬值vi中減去以形成模擬值vfn。adc720耦接于求和模塊730和740之間，用于將模擬值vfn轉(zhuǎn)換為具有細量化步長(與adc710的粗糙量化步長相比)的數(shù)字值dfn。求和模塊740耦接于adc720和adc730，用于合并數(shù)字值d和dfn以形成數(shù)字值do。

與圖6類似，由于dac706可能給數(shù)字值d的每一個比特d[n]帶來失配誤差，系統(tǒng)700a還包括第一注入電路702(標記為“+”模塊)和第二注入電路704(標記為“+”模塊)用于失配誤差塑造。當dac706根據(jù)數(shù)字值d產(chǎn)生模擬值vo，第一注入電路702使模擬注入值-z^(-1)*d[n]*dac[n]＝d’[n]*dac[n]注入至模擬值vo。模擬注入值-z^(-1)*d[n]*dac[n]＝d’[n]*dac[n]由706從數(shù)字注入值z^(-1)*d[n]＝d’[n]轉(zhuǎn)換而來，其中，d’[n]為dac706轉(zhuǎn)換的一個在先的數(shù)字值d’＝{d’[n],…,d’[0]}的一個比特，數(shù)字注入值d’[n]為數(shù)字d’[n]貢獻的數(shù)字值d’的一部分。例如，當數(shù)字值d’等于d’[n]*2^n+…+d’[n]*2^n+…+d’[0]*2^0，數(shù)字注入值d’[n]可等于d’[n]*2^n。第二注入電路704耦接于adc710和dac706之間，用于合并數(shù)字注入值z^(-1)*d[n]和數(shù)字值d。如圖6所示，通過注入電路702和704的協(xié)作，最終的數(shù)字值do中的失配誤差將塑造為遠離期望信號的頻帶。例如，假設(shè)在沒有注入電路702和704的協(xié)助的情形下，dac706轉(zhuǎn)換數(shù)字值d的比特d[n]的所形成的失配誤差使數(shù)字do以誤差d[n]*err[n]偏離理想值do_ideal，隨后，注入電路702和704的協(xié)作將該誤差d[n]*err[n]塑造為(1-z^(-1))*d[n]*err[n]。

請參考圖7b，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)700b。系統(tǒng)700b接收模擬值vi并輸出由所述模擬值vi轉(zhuǎn)換形成的數(shù)字值do。與圖7a的系統(tǒng)700a類似，系統(tǒng)700b也包括第一adc710、第二adc720、求和模塊730、dac706以及第一注入電路702，圖7a的系統(tǒng)700a中的第二注入電路704和求和模塊740在圖7b的系統(tǒng)700b合并實施為求和模塊740b。求和模塊740b將數(shù)字注入值z^(-1)*d[n]與數(shù)字值d和dfn的和進行合并(被從所述和中減去)以形成最終的數(shù)字值do。因此，系統(tǒng)700b也實施失配誤差塑造功能。換言之，如圖7a所示，數(shù)字注入值z^(-1)*d[n]可注入至dac706的輸入端，或者如圖7b所示，可注入至根據(jù)dac706的輸出模擬值vo獲取的數(shù)字信號(例如，數(shù)字值dfn)。

在系統(tǒng)700a中，數(shù)字注入值z^(-1)*d[n]以相加的方式被注入至注入電路704，但被求和模塊730以減法的方式與模擬值vi合并以形成數(shù)字值dfn。因此，在系統(tǒng)700b中，相同的數(shù)字注入值z^(-1)*d[n]以被減的方式注入求和模塊740b。

請參考圖8，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)800。系統(tǒng)800可為接收模擬值vi并輸出由所述模擬值vi轉(zhuǎn)換形成的數(shù)字值do的adc系統(tǒng)。系統(tǒng)800包括求和模塊804和adc模塊810，其中，adc模塊810包括第一處理模塊tf1、dac806、第二處理模塊tf2以及求和模塊802。處理模塊tf1處理模擬信號vi并產(chǎn)生模擬值vtf1。例如，處理模塊tf1可包括濾波器、放大器和/或求和模塊等(未圖示)。求和模塊802耦接于處理模塊tf1和tf2之間。dac806耦接于求和模塊802用于將內(nèi)部的數(shù)字值d＝{d[n],…,d[n],…d[0]}轉(zhuǎn)換為模擬值vo，其中，求和模塊802不僅合并模擬值vtf1和vo，還作為第一注入電路用于將模擬注入值z^(-1)*d[n]*dac[n]注入至模擬值vo。數(shù)字值d由adc模塊810依據(jù)模擬值vi產(chǎn)生，模擬注入值z^(-1)*d[n]*dac[n]由dac806從數(shù)字注入值z^(-1)*d[n]＝d’[n]轉(zhuǎn)換而來，數(shù)字注入值d’[n]為比特d’[n]貢獻的在先的數(shù)字值d’＝{d’[n],…,d’[n],…,d’[0]}的一部分。

adc模塊810也根據(jù)模擬值vo產(chǎn)生值sx。處理模塊tf2處理值sx以形成結(jié)果值sx2，且adc810根據(jù)值sx2產(chǎn)生數(shù)字值dtf2。例如，處理模塊tf2可包括數(shù)字濾波器、放大器和/或求和模塊等(未圖示)。求和模塊804耦接于adc810，作為第二注入電路用于將數(shù)字值dtf2和數(shù)字注入值z^(-1)*d[n]tf2合并以形成數(shù)字值do。數(shù)字注入值z^(-1)*d[n]tf2為處理模塊tf2(或其他未圖示的與處理模塊tf2具有相同轉(zhuǎn)換功能的處理模塊)對數(shù)字注入值z*(-1)*d[n]的處理結(jié)果。對模擬注入值z^(-1)*d[n]*dac[n]和數(shù)字注入值z^(-1)*d[n]tf2的注入實施dac806的失配誤差塑造，以便塑造轉(zhuǎn)換比特d[n]所引起的失配誤差。例如，假設(shè)在沒有失配誤差塑造時，數(shù)字值do以誤差d[n]*err[n]tf2偏離其理想值do_ideal，則數(shù)字值do將以高通塑造后的誤差(1-z^(-1))*d[n]*err[n]tf2偏離其理想值do_ideal。在感興趣的頻帶內(nèi)(例如，期限信號的頻帶)，數(shù)字注入值也可約為z^(-1)*d[n]tf2。

請參考圖9，其根據(jù)本發(fā)明的一個實施例描述了系統(tǒng)900。系統(tǒng)900可為saradc，用于將模擬值vi轉(zhuǎn)換為帶有失配誤差塑造的數(shù)字值d。系統(tǒng)900包括比較器910、寄存器940、外圍電路930、額外的控制電路950以及電容器陣列920，所述電容器陣列920包括電容器c[n]，c[n-1]，…，c[1]和c[0]。外圍電路930可包括開關(guān)si1、多個開關(guān)sw[n]，sw[n-1]，…，sw[1]和sw[0]和多個偏置電路da[n]，da[n-1]，…，da[1]和da[0]。開關(guān)si1耦接于模擬值vi和公共節(jié)點nz1之間。比較器910耦接于節(jié)點nz1，用于比較節(jié)點nz1處的電壓vz1是否大于電壓vc。每一個電容器c[n](n＝n，n-1，…至0)可包括耦接于節(jié)點nz1的上端，耦接于開關(guān)sw[n]的下端以被選擇性地導通至恒定復位電壓v0(例如，接地)或偏置電路da[n]。寄存器940可寄存比特b[n]，b[n-1]，…，b[1]和b[0]。每一個偏置電路da[n]可根據(jù)比特b[n]提供電壓-b[n]*vr。圖9中的系統(tǒng)900為單端實施例，但其可延伸至不同的設(shè)計。

請一并參考圖9和圖10，圖10描述了系統(tǒng)900的操作。如圖10所示，系統(tǒng)900使用周期1000將模擬值vi轉(zhuǎn)換為數(shù)字值d。在周期1000之前，系統(tǒng)900在在先的周期1000’已經(jīng)將在先的模擬值vi’轉(zhuǎn)換為在先的數(shù)字值d’＝{d’[n],…,d’[n],…,d’[0]}。

周期1000包括采樣及注入階段1002a、復位階段1002b、轉(zhuǎn)換階段1004以及空閑階段1006(可選的)。在采樣及注入階段1002a，開關(guān)si1將模擬值vi導通至節(jié)點nz1，額外的控制電路950控制寄存器940保持寄存比特d’[n]-d’[0]作為比特b[n]-b[0]，并控制開關(guān)sw[n]-sw[0]的第一子集(例如，sw[n])將電壓v0導通至電容器c[n]-c[0]的第一子集(例如，c[n])的下端，并控制開關(guān)sw[n]-sw[0]的第二子集(例如，sw[n-1]-sw[0])分別將偏置電路da[n]-da[0]的第二子集(例如，da[n-1]-da[0])導通至電容器c[n]-c[0]的第二子集(例如，c[n-1]-c[0])的下端，以便屬于偏置電路的所述第二子集的每一個偏置電路da[n]提供電壓-d’[n]*vr給電容器c[n]的下端。

在采樣及注入階段1002a之后，在復位階段1002b，開關(guān)si1停止將模擬值vi導通至節(jié)點nz1，額外的控制電路950控制外圍電路930將電容器c[n]-c[0]的下端導通至電壓v0，寄存器940的比特b[n]-b[0]復位為待定。因此，在比較階段1004，模擬注入值vinj(未圖示)表示總和d[n-1]*c[n-1]*+d[n-2]*c[n-2]+…+d[1]*c[1]+…+d[0]*c[0]與模擬值vi合并以形成合并后的模擬值vcb(未圖示)，且合并后的模擬值vcb將轉(zhuǎn)換為數(shù)字值。換言之，由于在比較階段1004電容器陣列920和外圍電路930通過將數(shù)字比特b[n]-b[0]表示為模擬電壓vz來共同作用為dac906，在采樣及注入階段1002a和復位階段1002b額外的控制電路950和寄存器940已經(jīng)共同操作為第一注入電路902來將模擬注入值vinj注入至電壓vz1。模擬注入值vinj由dac906從在先的數(shù)字值d’的數(shù)字注入值dinj轉(zhuǎn)換而來，其中，數(shù)字注入值dinj由在先的數(shù)字值d’的第二子集(例如，d’[n-1]-d’[0])形成，例如，dinj＝{d[n-1],…,d’[0]}。

在比較階段1004，開關(guān)si1停止將模擬值vi導通至節(jié)點nz1。比較階段1004包括多個比特確定階段p[n],p[n-1],…,p[1]和p[0]。在階段1002a結(jié)束階段pr[n]開始前，比較器910比較電壓vz是否大于電壓vc以確定比特b[n]為1或相反的值。在階段p[n]，開關(guān)sw[n]切換至提供設(shè)定的電壓-b[n]*vr的偏置電路da[n]，但其他剩余的開關(guān)sw[n-1]-sw[0]仍導通至電壓v0，以便節(jié)點nz1處的電壓vz1表示值vcb-b[n]*vr*c[n]/ct，其中，ct表示電容器c[n]-c[0]的總電容值。比較器910比較電壓vz1是否大于電壓vc以確定比特b[n-1]為1或相反的值。

一旦比特b[n-1]被確定，系統(tǒng)900進入下一階段p[n-1]。在階段p[n-1]，開關(guān)sw[n-1]切換至提供電壓-b[n-1]*vr的偏置電路da[n-1]，與此同時，其他剩余的開關(guān)sw[n-2]-sw[0]仍導通至電壓v0，如此以致電壓vz1表示值vcb-vr*(b[n]*c[n]+b[n-1]*c[n-1])/ct。比較器910比較電壓vz1是否大于電壓vo以確定比特b[n-2]是否為1。

當比特b[n-1]，…,b[n]分別在階段pr[n]，pr[n-1]-pr[n+1]后被成功確定，在階段p[n]，開關(guān)sw[n]-sw[n]分別切換至分別提供電壓-b[n]*vr-b[n+1]*vr-b[n]*vrda[n]-da[n]的偏置電路da[n]-da[n]，與此同時剩余的開關(guān)sw[n-1]-sw[0]仍導通至電壓v0，如此以致電壓vz1表示值vcb-vr*(b[n]*c[n]+b[n-1]*c[n-1]+…+b[n+1]*c[n+1]+b[n]*c[n])/ct。比較器910比較電壓vz1是否大于電壓vc以確定比特b[n-1]是否為1。在階段pr[n]-pr[0]之后，所有比特b[n]-b[0]均被確定以形成數(shù)字值d＝{b[n],…,b[n],…,b[0]}。

電容器c[n]-c[0]的實際電容值偏離理想的電容值。但是，在階段1002a和1002b寄存器940和額外的控制電路950合并操作為第一注入902以使模擬注入值vinj注入至模擬值vcb。在數(shù)字域，對稱地，例如，系統(tǒng)900可包括第二注入電路904(標記為“+”模塊)用于將數(shù)字值d與數(shù)字注入值dinj合并以形成數(shù)字值do。因此，電容器陣列920的失配被塑造為遠離期望信號的頻帶。

根據(jù)本發(fā)明，由于本發(fā)明的mes對稱地在數(shù)字域和模擬域執(zhí)行塑造，每一個獨立的電容器c[n]的絕對電容值的偏差本質(zhì)上小于電容器c[n]-c[0]的相關(guān)電容值比值的偏差。例如，假設(shè)電容器陣列包括電容器c[3]-c[0]，具有理想的電容值比值8:4:2:1和實際的7.6、4.3、1.8和0.9個基本電容值單位的電容值。根據(jù)本發(fā)明，通過在模擬域和數(shù)字域注入相應的偏差來塑造每一個電容器的電容值偏差，而注入值和剩余的需要被塑造的電容器的偏差可用于去掉選擇的電容器(例如，c[3])所定義的偏差。因此，所選擇的電容器c[3]可認為具有標準的1單位的電容值，而其他電容器c[2]-c[0]可認為具有相應的4.3/7.6,1.8/7.6和0.9/7.6單位的電容值。因此，在圖9和圖10的實施例中，注入至數(shù)字域的數(shù)字值dinj由在先的數(shù)字值d’的第二子集的比特(例如，d’[n-1]-d’[0])形成，而不是由全部的比特d’[n]-d’[0]形成。例如，數(shù)字值dinj可能等于d’[n-1]*2^(n-1)+…+d’[0]*2^0，而數(shù)字值d’等于d’[n]*2^n+d’[n-1]*2^(n-1)+…+d’[0]*2^0。

參考圖9-圖10時，請參考圖11，其比較現(xiàn)有技術(shù)的系統(tǒng)200(圖2)和本發(fā)明的系統(tǒng)900(圖9)的性能。圖11描述了系統(tǒng)200輸出的一串數(shù)字值do的光譜(標記為“沒有mes”)，系統(tǒng)900輸出的數(shù)字值d的光譜(標記為“具有本發(fā)明的mes”)，以及第一階高通濾波器的頻域。如圖11所示，沒有mes的光譜在靠近期望信號的頻帶處具有明顯的雜散(spur)；相反，具有本發(fā)明的mes的光譜在靠近期望信號的頻帶處成功抑制了雜散。具有本發(fā)明的mes的光譜還顯示出比第一階高通濾波的期望改善更大的改善。例如，在頻率f0，與平坦的響應(沒有任何濾波處理)相比第一階高通濾波的響應顯示出改善ed0。在頻率f0，相較于不具有mes的光譜，具有本發(fā)明的mes的光譜顯示出改善ed1，改善ed1大于第一階高頻濾波處理所期望的改善ed0。在將模擬值vi轉(zhuǎn)換為數(shù)字值d時，由于第一注入電路902(圖9)通過連續(xù)地裝載數(shù)字注入值dinj(圖10中階段1002a和1002b)和數(shù)字值d(在階段p[n]-p[0])的方式注入模擬注入值vinj，dac906的輸入存在抖動。因此，dac906的失配誤差不僅通過第一階高頻濾波塑造，還通過抖動dac906的輸入被隨機化。因此，系統(tǒng)900取得比第一階高頻濾波更好的性能。

請參考圖12、圖13a-圖13b。其中，圖12根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1200，圖13a和圖13b描述系統(tǒng)1200的操作。系統(tǒng)1200可為saradc，用于將模擬值vi轉(zhuǎn)換為數(shù)字值dop，也即，數(shù)字值dop由數(shù)字值h、d以及dinj形成(在圖12所示的實施例中，dop＝h+d-dinj)，其中，數(shù)字值h等于{h[m],…,h[m],…,h[0]}，數(shù)字值d等于{d[n],…,d[n],…,d[0]}。系統(tǒng)1200包括開關(guān)si2、比較器1210、寄存器1240和1290、外圍電路1230和1270、額外的控制電路1250、動態(tài)元件匹配電路1280和電容器陣列1220和1260。開關(guān)si2耦接于模擬值vi和公共節(jié)點nz2之間。比較器1210耦接于節(jié)點nz2，用于比較節(jié)點nz2處的電壓vz2是否大于電壓vc。

電容器陣列1220包括電容器c[n],…,c[n],…,c[0]，每一個電容器c[n](n＝n,n-1,…至0)具有耦接于節(jié)點nz2的上端和耦接于外圍電路1230的下端。寄存器1240耦接于外圍電路1230，用于寄存比特b[n]-b[0]。根據(jù)寄存器1240的比特b[n]，外圍電路1230選擇性地將每一個電容器c[n]的下端導通至復位電壓v0或電壓-b[n]*vr。額外的控制電路1250耦接于寄存器1240和外圍電路1230。

電容器陣列1260包括q個電容器ca[q],…,ca[q],…,ca[1]，每一個電容器ca[q]具有耦接于節(jié)點nz2的上端和耦接于外圍電路1270的下端。q等于2^(m+1)-1。動態(tài)元件匹配電路1280耦接于外圍電路1270和寄存器1290之間。寄存器1290寄存比特h[m]-h[0]以形成數(shù)字值h。動態(tài)元件匹配電路1280通過偽隨機交換(pseudo-randomshuffling)從電容器ca[q]-ca[1]中選擇一定數(shù)量(一個或多個)的電容器，所述一定數(shù)量表示比特h[m]-h[0]。外圍電路1270將選擇的電容器的下端導通至電壓-vr，并將ca[q]-ca[1]中其他的電容器導通至電壓+vr。

理想地，電容器陣列1260中的電容器ca[q]-ca[1]具有相同的電容值，且電容器ca[q],…,ca[q],…,ca[1]和c[n],…,c[n],…,c[0]的電容值為2^(n+1):…:2^(n+1):…:2^(n+1):2^n:…:2^n:…:2^0。

如圖13a和圖13b所示，系統(tǒng)1200使用周期1300將模擬值vi轉(zhuǎn)換為數(shù)字值dop。在周期1300之前，系統(tǒng)1200通過在先的周期1300’已經(jīng)將在先的模擬值vi’轉(zhuǎn)換為在先的數(shù)字值d’op。

周期1300包括采樣及注入階段1302a、復位階段1302b、最高有效位轉(zhuǎn)換階段1304以及最低有效位轉(zhuǎn)換階段1306，以及空閑階段1308(可選的)。在采樣及注入階段1302a(圖13a)，開關(guān)si2將模擬值vi導通至節(jié)點nz2，額外的控制電路1250控制寄存器1240保持寄存比特d’[n]-d’[0]作為比特b[n]-b[0]，并控制外圍電路1230將電容器c[n]-c[0]的下端分別導通至電壓-d’[n]*vr--d’[0]*vr。在采樣及注入階段1302a，外圍電路1270保持將電容器ca[q]-ca[1]的下端導通至電壓v0，且寄存器1290的比特h[m]-h[0]被復位為待確定。

在采樣及注入階段1302a之后，開關(guān)si2停止將模擬值vi導通至節(jié)點nz2。在復位階段1302b，額外的控制電路1250控制外圍電路1230將電容器c[n]-c[0]的下端導通至電壓v0，且寄存器1240的比特b[n]-b[0]被復位為待確定。因此，在采樣及注入階段1302a和復位階段1302b，表示總和d’[n]*c[n]*+…+d’[0]*c[0]的模擬注入值vinj(未圖示)與模擬值vi合并以形成合并后的模擬值vcb(未圖示)，且合并后的模擬值vcb將會在最高有效位比較階段1304和最低有效位比較階段1306被轉(zhuǎn)換為數(shù)字值。由于通過將數(shù)字比特b[n]-b[0]表示為模擬電壓vz2，電容器陣列1220和外圍電路1230將在最低有效位比較階段1004共同操作為dac1206，在采樣及注入階段1302a和復位階段1302b寄存器1240和額外的控制電路1250已經(jīng)共同操作為第一注入電路1202用于使模擬注入值vinj注入至電壓vz2，其中，模擬注入值vinj由dac1206從數(shù)字注入值dinj轉(zhuǎn)換而來。

采樣及注入階段1302a和復位階段1302b之后，為最高有效位比較階段1304，最高有效位比較階段1304包括多個比特確定階段pa[m],…,pa[m],…,pa[0]。階段1302b之后，階段pa[m]之前，比較器1210比較電壓vz2是否大于電壓vc以確定比特h[m]為1或者其相反值。在階段pa[m]，動態(tài)元件匹配電路1280從電容器陣列1260的電容器ca[q]-ca[1]中選擇h[m]*2^m個電容器，外圍電路1270將選擇的h[m]*2^m個電容器的下端導通至電壓-vr，并保持將其他電容器的下端導通至電壓+vr，比較器1210比較電壓vz2是否大于電壓vc以確定比特h[m-1]為1或者其相反值。另一方面，在最高有效位比較階段1304，外圍電路1230保持將電容器c[n]-c[0]的下端導通至電壓v0。

在階段pa[m](圖13b中，m＝m-1至1)，動態(tài)元件匹配電路1280從電容器陣列1260的電容器ca[q]-ca[1]中選擇s[m]個電容器，外圍電路1270將選擇的s[m]個電容器的下端導通至電壓-vr，并保持將其他電容器(q-s[m]個)的下端導通至電壓v0，比較器1210比較電壓vz2是否大于電壓vc以確定比特h[m-1]是否為1。數(shù)量s[m]等于h[m]*2^m+…+h[m+1]*2^(m+1)+h[m]*2^m。

最高有效位比較階段1304之后，比特h[m]-h[0]被確定以形成數(shù)字值dop的最高有效位m+1，接著系統(tǒng)1200進入最低有效位比較階段1306。比較階段1306包括多個比特確定階段p[n],…,p[n],…,p[0]。階段1304之后，階段p[n]之前，比較器1210比較電壓vz2是否大于電壓vc以確定比特b[n]為1或者其相反值。在階段p[n]，外圍電路1230將電容器c[n]的下端導通至電壓-b[n]*vr，并保持將其他電容器c[n-1]-c[0]的下端導通至電壓v0，比較器1210比較電壓vz2是否大于電壓vc以確定比特b[n-1]是否為1。另一方面，在最高有效位比較階段1304之后，外圍電路1270將電容器ca[q]-ca[1]中的s個電容器的下端導通至電壓-vr，將電容器ca[q]-ca[1]中的q-s個電容器的下端導通至電壓v0，其中，數(shù)量s等于h[m]*2^m+…+h[0]*2^0。

在階段p[n](n＝n-2至1)，外圍電路1230將電容器c[n]-c[n]的下端分別導通至電壓-b[n]*vr至-b[n]*vr，并將其他電容器c[n]-c[0]的下端導通至電壓v0。比較器1210比較電壓vz2是否大于電壓vc以確定比特d[n-1]是否為1。最低有效位比較階段1306之后，所有比特b[n]-b[0]被確定以形成數(shù)字值d＝{b[n],…,b[n],…,b[0]}。作為舉例，系統(tǒng)1200可進一步包括第二注入電路1204(標記為“+”模塊)用于將數(shù)字值d與數(shù)字注入值dinj＝d’，以及h合并以形成數(shù)字值dop。因此，通過注入電路1202和1204的協(xié)作，電容器陣列1220的失配塑造為遠離期望信號的頻帶。另一方面，電容器陣列1260的失配由動態(tài)元件匹配電路1280的操作塑造，動態(tài)元件匹配電路1280攪亂電容器ca[q]-ca[1]的使用以塑造它們的失配。

盡管動態(tài)元件匹配也為塑造失配的技術(shù)，但根據(jù)本發(fā)明，對稱地在數(shù)字域和模擬域注入mes證明更優(yōu)。請參考圖14a和14b以比較動態(tài)元件匹配和mes。圖14a描述了計數(shù)與不同用于轉(zhuǎn)換12比特的數(shù)字值的技術(shù)獲得的無雜散動態(tài)范圍(spur-freedynamicrange，sfdr)的對照，其中，所述用于轉(zhuǎn)換12比特的數(shù)字值的技術(shù)包括3比特加權(quán)平均數(shù)(dataweightedaverage，dwa)(簡記為：3-bitdwa)(dwa為一種動態(tài)元件匹配技術(shù))、4比特加權(quán)平均數(shù)(簡記為：4-bitdwa)、5比特加權(quán)平均數(shù)(簡記為：5-bitdwa)、6比特加權(quán)平均數(shù)(簡記為：6-bitdwa)以及3比特加權(quán)平均數(shù)加上mes(簡記為：3-bitdwa+mes)。3-bitdwa使用加權(quán)平均數(shù)塑造3比特的最高有效位的失配誤差，但不處理其他9比特的失配誤差。類似地，6-bitdwa使用加權(quán)平均數(shù)塑造6比特的最高有效位的失配誤差，但不處理其他6比特的失配誤差。另一方面，3-bitdwa+mes使用加權(quán)平均數(shù)塑造3比特的最高有效位的失配誤差，而對9比特的最低有效位使用mes。該技術(shù)可由圖12的系統(tǒng)1200實施，其中，數(shù)量m＝2，q＝7，n＝8。如圖14a所示，相較于僅適用加權(quán)平均數(shù)的技術(shù)，即使是6-bitdwa，3-bitdwa+mes提供更佳的sfdr。請注意，由于加權(quán)平均數(shù)的比特數(shù)量呈線性增加，實施加權(quán)平均數(shù)的布局區(qū)域呈指數(shù)增加。例如，實施3-bitdwa，4-bitdwa，5-bitdwa和6-bitdwa的布局區(qū)域可約為1:2:4:8。較大的布局區(qū)域同時會導致更大的功率消耗。相反，實施mes的布局區(qū)域和功率消耗相對較小。因此，通過對小部分最高有效位使用dwa及對其他比特使用mes，可在不犧牲功率消耗和布局區(qū)域的前提下獲得更優(yōu)的性能。

圖14b描述sfdr和由兩種不同技術(shù)獲得的輸入電平的對照，所述兩種不同技術(shù)包括3-bitdwa和3-bitdwa+mes，其中，8-bitdwa對8比特的最高有效位使用加權(quán)平均數(shù)。圖14b還示出信號噪聲和失真比(signaltonoiseplusdistortionratio，sndr)和由兩種不同技術(shù)獲得的輸入電平的對照。如圖14b所示，相較于僅使用8-bitdwa技術(shù)，3-bitdwa+mes獲得更好的性能。請注意，8-bitdwa的布局區(qū)域約為3-bitdwa的布局區(qū)域的32倍。與圖9中僅使用mes的系統(tǒng)900相比，圖12中聯(lián)合使用dem(例如，dwa)和mes的系統(tǒng)1200對于動態(tài)范圍更有利。

請參考圖15，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1500。系統(tǒng)1500使用周期(未圖示)接收數(shù)字值di并輸出由所述數(shù)字值di轉(zhuǎn)換形成的模擬值vot。系統(tǒng)1500包括動態(tài)元件匹配電路1510、第一dac1520作為最高有效位dac、求和模塊1530、第一注入電路1502、第二dac1506作為最低有效位dac，以及第二注入電路1504(標記為“+”模塊)。動態(tài)元件匹配電路1510耦接于第二注入電路1504和dac1520之間。在所述周期內(nèi)，動態(tài)元件匹配電路1510接收由數(shù)字值ds的ms比特最高有效位形成的數(shù)字值h，將數(shù)字值h從二進制碼編碼為溫度計碼，相應地控制dac1520合成從數(shù)字值h轉(zhuǎn)換而來的模擬值voh。

另一方面，第一注入電路1502耦接于第二注入電路1504和dac1506之間。在轉(zhuǎn)換數(shù)字值di的周期內(nèi)，第一注入電路1502以負號的方式連續(xù)裝載數(shù)字注入值z^(-1)*d，并且在所述周期的不同階段，將數(shù)字值ds的ns比特最低有效位形成的數(shù)字值d分別裝載至dac1506，因此，使模擬注入值vinj(未圖示)通過dac1506被注入至模擬vo，其中，所述模擬vo由合并的數(shù)字值(1-z^(-1))*d轉(zhuǎn)換而來，模擬值vinj由數(shù)字注入值z^(-1)*d轉(zhuǎn)換而來。對稱于第一注入電路1502，第二注入電路1504將數(shù)字注入值-z^(-1)*d與數(shù)字值di進行合并以形成數(shù)字值ds。數(shù)字注入值z^(-1)*d由第二注入電路1504在一個先前的周期形成的數(shù)字值ds’(未圖示)的ns比特最低有效位形成。求和模塊1530耦接于dac1520和dac1506，用于匯合模擬值voh和vo以形成模擬值vot。

dac1506可包括電容器和/或電阻器以存儲和合并由第一注入電路1502連續(xù)裝載的數(shù)字注入值-z^(-1)*d和數(shù)字值d。圖12中的dac1206為dac1506的一個實施例，由電容器陣列1260和外圍電路1270共同實施的dac為dac1520的一個實施例。類似于系統(tǒng)1200，系統(tǒng)1500聯(lián)合使用偽隨機交換的dem(例如，dwa)和對稱注入的mes。

請參考圖16，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1600。作為舉例，系統(tǒng)1600可作為連續(xù)時間三角積分調(diào)制器用于將模擬值vi調(diào)制為數(shù)字值do。系統(tǒng)1600包括dac模塊1660、求和模塊1630、回路濾波器1640(例如，低通濾波器)、adc1650以及第二注入電路1604(標記為“+”模塊)。dac模塊1660包括動態(tài)元件匹配電路1610、第一注入電路1602、求和模塊1670、dac1620、1606a以及1606b分別作用為最高有效位dac和兩個最低有效位dac。求和模塊1630將模擬值vo從模擬值vi中減去以形成模擬值vd?；芈窞V波器1640耦接于求和模塊1630和adc1650之間，用于通過對模擬值vd進行濾波來產(chǎn)生模擬值vf。adc1650耦接于回路濾波器1640和第二注入電路1604之間，用于將模擬值vf轉(zhuǎn)換為數(shù)字值do。第二注入電路1604耦接于adc1650和dac模塊1660之間，用于將數(shù)字注入值z^(-1)*d和數(shù)字值do進行合并以形成數(shù)字值ds。dac模塊1660耦接于求和模塊1630和第二注入電路1604之間，用于將數(shù)字值ds轉(zhuǎn)換為模擬vo。

為了轉(zhuǎn)換數(shù)字值ds，將數(shù)字值ds分離為兩個數(shù)字值h和d，其中，數(shù)字值h由數(shù)字值ds的ms比特最高有效位形成，數(shù)字值d由數(shù)字值ds的ns比特最低有效位形成。動態(tài)元件匹配電路1610將數(shù)字值h從二進制碼編碼為溫度計碼，并相應控制dac1620合成由數(shù)字值h轉(zhuǎn)換而來的模擬值vh。因此，dac1620的失配誤差通過dem塑造。另一方面，第一注入電路1602包括運算符u1(例如，延遲單元)耦接于端口p1和p2之間。第一注入電路1602交替地將端口p1和p2路由至dac1606a和1606b，dac1606a和1606b通過轉(zhuǎn)換第一注入電路1602路由的數(shù)字值分別產(chǎn)生模擬值va和vb。求和模塊1660將模擬值vh、va和vb進行合并以形成模擬值vo。

參考圖16的同時，請參考圖17a和圖17b，其中，圖17a和圖17b描述第一注入電路1602在不同周期的操作，在每一個周期轉(zhuǎn)換數(shù)字值d的一串值。為更好理解，不同周期的數(shù)字值d表示為d(k-1),d(k)以及d(k+1)。如圖17a所示，在k-th周期，響應于數(shù)字值d(k)，運算符u1通過端口p2提供數(shù)字注入值-z^(-1)*d(k)＝-d(k-1)，而數(shù)字值d(k)則通過端口p1接收；第一注入電路1602將端口p2路由至dac1606a以將數(shù)字注入值-d(k-1)轉(zhuǎn)換為模擬值va(k)作為模擬注入值，與此同時，將端口p1路由至dac1606b以將數(shù)字值d(k)轉(zhuǎn)換為模擬值vb(k)，以便使模擬注入值va(k)通過求和模塊1660注入至模擬值vb(k)，求和模塊1660將模擬注入值va(k)和模擬值vb(k)進行合并。對稱地，第二注入電路1604在數(shù)字域注入數(shù)字注入值d(k-1)以獲得mes。

如圖17b所示，在(k+1)-th周期，響應于下一個數(shù)字值d(k+1)，運算符u1通過端口p2提供數(shù)字注入值-z^(-1)*d(k+1)＝-d(k)，而數(shù)字值d(k+1)則通過端口p1接收；第一注入電路1602將端口p2路由至dac1606b以將數(shù)字注入值-d(k)轉(zhuǎn)換為模擬值vb(k+1)作為模擬注入值，與此同時，將端口p1路由至dac1606a以將數(shù)字值d(k+1)轉(zhuǎn)換為模擬值va(k+1)，以便使模擬注入值vb(k+1)通過求和模塊1660注入至模擬值va(k+1)，求和模塊1660將模擬注入值vb(k+1)和模擬值va(k+1)進行合并。對稱地，第二注入電路1604在數(shù)字域注入數(shù)字注入值d(k)以獲得mes。請注意，在每個周期，不僅在dac1606a和1606b之間獲得mes，不同周期間的dac1606a自身和1606b自身也獲得mes。

如圖17a和17b所述，在每個周期，模擬值va和vb中的一個為數(shù)字注入值-z^(-1)*d轉(zhuǎn)換形成的被注入至模擬值vo中的模擬注入值。由于模擬值va和vb同時產(chǎn)生，不同于圖15所示的dac1506，dac1606a和1606b中的任一個均不需要存儲將與數(shù)字值d合并的數(shù)字注入值-z^(-1)*d。因此，dac1606a和1606b可采用不歸零(non-returntozero，nrz)電流dac實現(xiàn)。

請參考圖18，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1800，系統(tǒng)1800接收模擬值vi并輸出由所述模擬值vi轉(zhuǎn)換形成的數(shù)字值dop。系統(tǒng)1800改變自系統(tǒng)1600，包括求和模塊1630用于從模擬值vi中減去模擬值vo以形成模擬值vd，回路濾波器1640用于產(chǎn)生模擬vf，adc1650用于將模擬值vf轉(zhuǎn)換為數(shù)字值do，dac模塊1660用于將數(shù)字值do轉(zhuǎn)換為模擬值vo。ns+ms比特的數(shù)字值do被分離為數(shù)字值dom和dol，dom和dol分別由數(shù)字值do的ms比特的最高有效位和ns比特的最低有效位形成。

在系統(tǒng)1800中，adc1650包括dac1806作為最低有效位dac、dac1810作為最高有效位dac、耦接于dac1810的動態(tài)元件匹配電路1812以及第一注入電路1802。作為舉例，如圖12所示，adc1650可由系統(tǒng)1200實施，其中，dac1806由dac1206實現(xiàn)，用于確定數(shù)字值dol；動態(tài)元件匹配電路1812由動態(tài)元件匹配電路1280實現(xiàn)；dac1810由電容器陣列1260和外圍電路1270共同實現(xiàn)，用于確定帶有動態(tài)元件匹配的數(shù)字值dom；第一注入電路1802由第一注入電路1202實現(xiàn)。動態(tài)元件匹配電路1812控制dac1810合成由數(shù)字值dom轉(zhuǎn)換而來的模擬值(未圖示)。第一注入電路1802通過將數(shù)字注入值z^(-1)*dol和數(shù)字值dol裝載至dac1806而使模擬值vinj(未圖示)在模擬域被注入。對稱于第一注入電路，系統(tǒng)1800還包括第二注入電路1804用于將數(shù)字注入值z^(-1)*dol和數(shù)字值d進行合并以形成數(shù)字值dop。換言之，當dac模塊1660的失配誤差通過dem和mes的協(xié)作被塑造，adc1650的失配誤差也可通過系統(tǒng)1800的dem和mes的協(xié)作被塑造。注入電路1802和1804的協(xié)作還實現(xiàn)注入電路1604的功能。

請參考圖19，其根據(jù)本發(fā)明的一個實施例描述系統(tǒng)1900。系統(tǒng)1900接收數(shù)字值di并輸出由所述數(shù)字值di轉(zhuǎn)換形成的模擬值vo。類似于圖6a所示的系統(tǒng)600，系統(tǒng)1900包括第一注入電路1902、第二注入電路1904和dac1906。當dac1906產(chǎn)生模擬值vo，第一注入電路1902使模擬注入值注入至模擬值vo，第二注入電路將數(shù)字注入值和數(shù)字值di合并以形成數(shù)字值d。但是，在系統(tǒng)1900中，用于mes的被注入的模擬值和數(shù)字值有所改變。如圖19所示，為塑造轉(zhuǎn)換數(shù)字值d的比特d[n]所導致的失配誤差，第二注入電路1904注入的數(shù)字注入值通?？蔀椤纙^(-k)*d[n]，其中，d[n]由比特d[n]形成，第一注入電路1902注入的模擬注入值通?？蔀椤纙^(-k)*d[n]*dac[n]，其中，dac[n]由d[n]形成，k為不限于1的整數(shù)。換言之，用于延遲一個周期的運算符z^(-1)可替換為用于延遲k個周期的運算符z^(-k)或-z^(-k)。

通過具有運算符±z^(-k)的mes，轉(zhuǎn)換比特d[n]的最初的失配誤差d[n]*err可塑造為(1±z^(-k))*d[n]*err。通過改變整數(shù)k的值和符號，可獲得各種塑造效果。請參考圖20，其比較低帶有本發(fā)明的mes和不帶有本發(fā)明的mes的不同情形下的輸出光譜，其中，用于實現(xiàn)mes的運算符±z^(-k)被選擇為-z^(-2)，因此失配誤差將由1+z^(-2)塑造。圖20還示出響應于濾波器1+z^(-2)的頻率域。如圖20所示，不具有mes的光譜在期望信號附近存在顯著的雜散；相反，具有本發(fā)明的mes的光譜成功地抑制了期望信號附近的雜散。

換言之，通過控制運算符±z^(-k)，本發(fā)明的mes充分靈活地取得不同的塑造效果，例如，如圖11和圖20所示。這樣的靈活性使本發(fā)明的mes適應于不同的應用。例如，一些類型的通信系統(tǒng)將射頻信號向下轉(zhuǎn)換為中頻信號以數(shù)字化，此時可使用圖20所示的mes。其他一些類型的通信系統(tǒng)將射頻信號向下轉(zhuǎn)換為基帶信號以數(shù)字化，此時可使用圖11所示的mes。

總之，本發(fā)明通過模擬域和數(shù)字域的注入值提供mes。與不適用于saradc和高速ct-dsm的現(xiàn)有技術(shù)相比(例如，圖1)，本發(fā)明為saradc(例如，圖9和圖12)和ct-dsm(例如，圖16和圖18)提供具有高性能、低功率和緊湊區(qū)域的失配塑造解決方案。對于saradc，本發(fā)明可打破saradc的線性限制并提供高量化分辨率。對于ct-dsm，本發(fā)明允許非常高的多比特量化，因此具有非常低的過采樣率。本發(fā)明的mes適用于任意加權(quán)元件(例如，電容器或電流源)的adc/dac，不限于二進制加權(quán)元件。本發(fā)明還提供靈活性以實現(xiàn)不同的塑造效果。

權(quán)利要求書中用以修飾元件的“第一”、“第二”等序數(shù)詞的使用本身未暗示任何優(yōu)先權(quán)、優(yōu)先次序、各元件之間的先后次序、或所執(zhí)行方法的時間次序，而僅用作標識來區(qū)分具有相同名稱(具有不同序數(shù)詞)的不同元件。

本發(fā)明雖以較佳實施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做些許的更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求所界定者為準。