本發(fā)明屬于集成電路設(shè)計技術(shù)領(lǐng)域，具體涉及一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路。

背景技術(shù)：

不斷發(fā)展的便攜式電子產(chǎn)品市場促進(jìn)了學(xué)術(shù)界對高性能、低功耗、低電壓電子系統(tǒng)的研究。對于廣泛應(yīng)用的音頻便攜式電子產(chǎn)品而言，soc片上混合信號系統(tǒng)是一種高性能低成本的解決方案。在soc系統(tǒng)上如何實現(xiàn)低功耗、低電壓的設(shè)計已經(jīng)成為重要的研究課題。

針對這種趨勢，連續(xù)時間的音頻sigma-deltaadc通過采用過采樣、噪聲整形以及數(shù)字濾波技術(shù)，降低了對模擬電路的設(shè)計要求，實現(xiàn)了其他類型adc無法達(dá)到的高精度和低功耗。然而，隨著sigma-deltaadc轉(zhuǎn)換位數(shù)的增加以及低功耗要求的提高，時鐘產(chǎn)生電路的振蕩頻率準(zhǔn)確性、抖動特性以及占空比等性能對adc的靜態(tài)性能和動態(tài)性能影響越來越關(guān)鍵。

對于傳統(tǒng)的adc，其時鐘信號是由外部晶振產(chǎn)生，外部晶振的振蕩信號輸入芯片內(nèi)部，通過芯片內(nèi)部時鐘恢復(fù)和整形電路產(chǎn)生adc所需時鐘信號。這種方式總體功耗大、結(jié)構(gòu)復(fù)雜、不利于整體系統(tǒng)小型化。此外，對于系統(tǒng)的時鐘頻率和占空比需要可調(diào)節(jié)的應(yīng)用，傳統(tǒng)晶振的電路改動較為困難。

因此，設(shè)計實現(xiàn)一種具有頻率、占空比可調(diào)節(jié)功能的性能優(yōu)良的時鐘產(chǎn)生電路具有很大的應(yīng)用前景。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路。

本發(fā)明的一個實施例提供了一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路，包括：數(shù)模轉(zhuǎn)換電路、電荷泵電路、比較器電路、反饋信號產(chǎn)生電路和緩沖級電路，所述數(shù)模轉(zhuǎn)換電路接收數(shù)字控制信號并電連接所述電荷泵電路，所述電荷泵電路電連接所述比較器電路，所述比較器電路分別電連接所述反饋信號產(chǎn)生電路及所述緩沖級電路且所述緩沖級電路輸出時鐘信號clk；其中，

所述數(shù)模轉(zhuǎn)換電路包括：第一數(shù)模轉(zhuǎn)換電路10、第二數(shù)模轉(zhuǎn)換電路20；

所述電荷泵電路包括：第一晶體管m1、第二晶體管m2、電容c1；

所述第一數(shù)模轉(zhuǎn)換電路10、所述第一晶體管m1、所述第二晶體管m2及所述第二數(shù)模轉(zhuǎn)換電路12依次串接于電源端vdd與接地端gnd之間；所述電容c1串接于所述第一晶體管m1和所述第二晶體管m2串接形成的節(jié)點a與所述接地端gnd之間，所述節(jié)點a作為所述電荷泵電路的輸出端并電連接所述比較器電路的輸入端。

在本發(fā)明的一個實施例中，所述比較器電路包括比較器comp和反相器i1；所述比較器comp的負(fù)輸入端電連接至所述節(jié)點a處且其正輸入端電連接至所述反饋信號產(chǎn)生電路的輸出端；所述反相器i1的輸入端電連接至所述比較器comp的輸出端且所述反相器i1輸出端分別電連接至所述第一晶體管m1和所述第二晶體管m2的控制端及所述緩沖級電路的輸入端。

在本發(fā)明的一個實施例中，所述反饋信號產(chǎn)生電路包括第三晶體管m3、第四晶體管m4；所述第三晶體管m3與所述第四晶體管m4依次串接于第一基準(zhǔn)帶隙電源端v2與所述第二基準(zhǔn)帶隙電源端v3之間且所述第三晶體管m3與所述第四晶體管m4串接形成的節(jié)點作為所述反饋信號產(chǎn)生電路的輸出端并電連接至所述比較器電路的正輸入端；所述第三晶體管m3的控制端與所述第四晶體管m4的控制端均電連接至所述第一反相器i1的輸出端。

在本發(fā)明的一個實施例中，所述緩沖級電路包括第二反相器i2和第三反相器i3；所述第二反相器i2的輸入端電連接至所述第一反相器i1的輸出端；所述第三反相器i3的輸入端電連接所述第二反相器i2的輸出端，所述第三反相器i3的輸出端輸出所述時鐘信號clk。

在本發(fā)明的一個實施例中，所述比較器comp包括第五晶體管m5、第六晶體管m6、第七晶體管m7、第八晶體管m8、第九晶體管m9、第十晶體管m10、第十一晶體管m11、第十二晶體管m12、第十三晶體管m13；其中，

所述第十晶體管m10和所述第十一晶體管m11依次串接于所述電源端vdd和接地端gnd之間，所述第十晶體管m10的控制端電連接至所述第十晶體管m10和所述第十一晶體管m11串接形成的節(jié)點b；所述第十一晶體管m11的控制端電連接所述第十晶體管m10和所述第十一晶體管m11串接形成的節(jié)點c；

所述第五晶體管m5、所述第七晶體管m7和所述第九晶體管m9依次串接于所述電源端vdd和接地端gnd之間，所述第五晶體管m5的控制端電連接所述第五晶體管m5和所述第七晶體管m7串接形成的節(jié)點d；所述第七晶體管m7的控制端電連接所述比較器comp的負(fù)輸入端vin-；所述第九晶體管m9的控制端電連接所述第十一晶體管m11的控制端；

所述第六晶體管m6和所述第八晶體管m8依次串接于所述電源端vdd與所述第七晶體管m7和所述第九晶體管m9串接形成的節(jié)點e之間，所述第八晶體管m8的控制端電連接所述比較器comp的正輸入端vin+，所述第六晶體管m6的控制端電連接所述第五晶體管m5的控制端；

所述第十二晶體管m12和所述第十三晶體管m13依次串接于所述電源端vdd和接地端gnd之間，所述第十二晶體管m12的控制端電連接所述第六晶體管m6和所述第八晶體管m8串接形成的節(jié)點g，所述第十三晶體管m13的控制端電連接所述第九晶體管m9的控制端，所述第十二晶體管m12和所述第十三晶體管m13串接形成的節(jié)點h作為所述比較器comp的輸出端。

在本發(fā)明的一個實施例中，第一數(shù)模轉(zhuǎn)換電路10為p-type型電流舵dac，所述第二數(shù)模轉(zhuǎn)換電路20為n-type型電流舵dac。

在本發(fā)明的一個實施例中，所述第一數(shù)模轉(zhuǎn)換電路10和第二數(shù)模轉(zhuǎn)換電路20包括基準(zhǔn)電流源以調(diào)節(jié)時鐘頻率。

在本發(fā)明的一個實施例中，所述第一晶體管m1為pmos晶體管，所述第二晶體管m2為nmos晶體管。

在本發(fā)明的一個實施例中，所述第三晶體管m3為pmos晶體管，所述第四晶體管m4為nmos晶體管。

在本發(fā)明的另一個實施例提供了一種音頻adc，其特征在于，所述音頻adc包括如上任一實施例所述低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路。

通過上述實施方式，本發(fā)明采用的數(shù)模轉(zhuǎn)換電流中的基準(zhǔn)電流源與電源電壓和溫度的關(guān)聯(lián)性較小，通過調(diào)節(jié)基準(zhǔn)電流源的電流，能夠獲得較為精準(zhǔn)的時鐘頻率輸出。數(shù)模轉(zhuǎn)換器接收數(shù)字控制信號，調(diào)節(jié)電荷泵電路充放電電流的大小，實現(xiàn)時鐘信號的占空比調(diào)整功能。數(shù)模轉(zhuǎn)換電路采用電流舵dac驅(qū)動能力強，速度快，可以獲得很高的輸出電流精度。因此，本發(fā)明能夠獲得穩(wěn)定的可調(diào)頻率、可調(diào)占空比的時鐘信號輸出。此外，本發(fā)明電荷泵時鐘信號輸出路徑極其簡單，具有低抖動的特性。

附圖說明

圖1為本發(fā)明實施例提供的一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路的結(jié)構(gòu)框圖；

圖2為本發(fā)明實施例提供的一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的一種p-type型電流舵dac的電路結(jié)構(gòu)示意圖；

圖4是本發(fā)明實施例提供的一種n-type型電流舵dac的電路結(jié)構(gòu)示意圖；

圖5是本發(fā)明實施例提供的一種比較器的電路結(jié)構(gòu)示意圖；

圖6是本發(fā)明實施例提供的一種50％占空比的仿真波形圖。

具體實施方式

下面結(jié)合具體實施例對本發(fā)明做進(jìn)一步詳細(xì)的描述，但本發(fā)明的實施方式不限于此。

實施例一

請結(jié)合參考圖1、圖2，圖1為本發(fā)明實施例提供的一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路的結(jié)構(gòu)框圖；圖2為本發(fā)明實施例提供的一種低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路的結(jié)構(gòu)示意圖；該低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路包括：數(shù)模轉(zhuǎn)換電路、電荷泵電路、比較器電路、反饋信號產(chǎn)生電路和緩沖級電路，所述數(shù)模轉(zhuǎn)換電路接收數(shù)字控制信號并電連接所述電荷泵電路，所述電荷泵電路電連接所述比較器電路，所述比較器電路分別電連接所述反饋信號產(chǎn)生電路及所述緩沖級電路且所述緩沖級電路輸出時鐘信號clk；其中，

所述數(shù)模轉(zhuǎn)換電路包括：第一數(shù)模轉(zhuǎn)換電路10、第二數(shù)模轉(zhuǎn)換電路20；

所述電荷泵電路包括：第一晶體管m1、第二晶體管m2、電容c1；

所述第一數(shù)模轉(zhuǎn)換電路10、所述第一晶體管m1、所述第二晶體管m2及所述第二數(shù)模轉(zhuǎn)換電路12依次串接于電源端vdd與接地端gnd之間；所述電容c1串接于所述第一晶體管m1和所述第二晶體管m2串接形成的節(jié)點a與所述接地端gnd之間，所述節(jié)點a作為所述電荷泵電路的輸出端并電連接所述比較器電路的輸入端。

其中，所述比較器電路包括比較器comp和反相器i1；所述比較器comp的負(fù)輸入端電連接至所述節(jié)點a處且其正輸入端電連接至所述反饋信號產(chǎn)生電路的輸出端；所述反相器i1的輸入端電連接至所述比較器comp的輸出端且所述反相器i1輸出端分別電連接至所述第一晶體管m1和所述第二晶體管m2的控制端及所述緩沖級電路的輸入端。

另外，所述反饋信號產(chǎn)生電路包括第三晶體管m3、第四晶體管m4；所述第三晶體管m3與所述第四晶體管m4依次串接于第一基準(zhǔn)帶隙電源端v2與所述第二基準(zhǔn)帶隙電源端v3之間且所述第三晶體管m3與所述第四晶體管m4串接形成的節(jié)點作為所述反饋信號產(chǎn)生電路的輸出端并電連接至所述比較器電路的正輸入端；所述第三晶體管m3的控制端與所述第四晶體管m4的控制端均電連接至所述第一反相器i1的輸出端。

再者，所述緩沖級電路包括第二反相器i2和第三反相器i3；所述第二反相器i2的輸入端電連接至所述第一反相器i1的輸出端；所述第三反相器i3的輸入端電連接所述第二反相器i2的輸出端，所述第三反相器i3的輸出端輸出所述時鐘信號clk。

具體地，所述比較器comp包括第五晶體管m5、第六晶體管m6、第七晶體管m7、第八晶體管m8、第九晶體管m9、第十晶體管m10、第十一晶體管m11、第十二晶體管m12、第十三晶體管m13；其中，

所述第十晶體管m10和所述第十一晶體管m11依次串接于所述電源端vdd和接地端gnd之間，所述第十晶體管m10的控制端電連接至所述第十晶體管m10和所述第十一晶體管m11串接形成的節(jié)點b；所述第十一晶體管m11的控制端電連接所述第十晶體管m10和所述第十一晶體管m11串接形成的節(jié)點c；

所述第五晶體管m5、所述第七晶體管m7和所述第九晶體管m9依次串接于所述電源端vdd和接地端gnd之間，所述第五晶體管m5的控制端電連接所述第五晶體管m5和所述第七晶體管m7串接形成的節(jié)點d；所述第七晶體管m7的控制端電連接所述比較器comp的負(fù)輸入端vin-；所述第九晶體管m9的控制端電連接所述第十一晶體管m11的控制端；

所述第六晶體管m6和所述第八晶體管m8依次串接于所述電源端vdd與所述第七晶體管m7和所述第九晶體管m9串接形成的節(jié)點e之間，所述第八晶體管m8的控制端電連接所述比較器comp的正輸入端vin+，所述第六晶體管m6的控制端電連接所述第五晶體管m5的控制端；

所述第十二晶體管m12和所述第十三晶體管m13依次串接于所述電源端vdd和接地端gnd之間，所述第十二晶體管m12的控制端電連接所述第六晶體管m6和所述第八晶體管m8串接形成的節(jié)點g，所述第十三晶體管m13的控制端電連接所述第九晶體管m9的控制端，所述第十二晶體管m12和所述第十三晶體管m13串接形成的節(jié)點h作為所述比較器comp的輸出端。

具體地，第一數(shù)模轉(zhuǎn)換電路10為p-type型電流舵dac，所述第二數(shù)模轉(zhuǎn)換電路20為n-type型電流舵dac。

其中，所述第一數(shù)模轉(zhuǎn)換電路10和第二數(shù)模轉(zhuǎn)換電路20包括基準(zhǔn)電流源以調(diào)節(jié)時鐘頻率。

優(yōu)選地，所述第一晶體管m1為pmos晶體管，所述第二晶體管m2為nmos晶體管。

優(yōu)選地，所述第三晶體管m3為pmos晶體管，所述第四晶體管m4為nmos晶體管。

實施例二

本實施例在上述實施例的基礎(chǔ)上，重點對其工作原理及連接關(guān)系進(jìn)行進(jìn)一步說明。

請再次參見圖1，所述數(shù)模轉(zhuǎn)換器10采用二進(jìn)制權(quán)重電流源引導(dǎo)型dac(電流舵dac)。其接收外部數(shù)字控制信號(二進(jìn)制編碼)，此數(shù)字控制信號用來調(diào)節(jié)p-type型電流舵dac的電流idacσp和n-type型電流舵dac的電流idacσn的大小，從而調(diào)節(jié)電荷泵充、放電電流的大小，實現(xiàn)時鐘產(chǎn)生電路的占空比調(diào)整功能。該數(shù)字控制信號即為占空比設(shè)定值。所述數(shù)模轉(zhuǎn)換器中的電流舵dac切換速度快，驅(qū)動能力強，可以獲得很高的輸出電流精度。

所述電流源產(chǎn)生電路接收外部頻率控制信號，通過可調(diào)電阻調(diào)整電流源的電流，通過調(diào)整電流舵數(shù)模轉(zhuǎn)換器的單位電流源的大小，實現(xiàn)振蕩頻率可調(diào)整的功能?；鶞?zhǔn)電流源與電源電壓和溫度的關(guān)聯(lián)性較小，能夠獲得精準(zhǔn)的時鐘頻率輸出。電流源在實際電路中由上述p-type型電流舵dac和n-type型電流舵dac實現(xiàn)。

請再次參見圖2，第一反相器i1輸出端的信號vc為充放電控制信號。所述電荷泵電路根據(jù)控制信號vc決定電容c1的充電和放電狀態(tài)。如果vc為低電平，那么第一晶體管m1導(dǎo)通，第二晶體管m2斷開，p-type型電流舵dac對電容c1充電；相反，如果vc為高電平，第一晶體管m1斷開，第二晶體管m2閉合，電容c1通過n-type型電流舵dac放電。其中，idacσp和idacσn分別為上拉電流和下拉電流。

所述比較器電路中所述電容c1的端電壓為鋸齒波電壓v1，所述比較器comp的負(fù)輸入端接收輸出的鋸齒波電壓v1。

所述比較器comp與第一反相器i1、第三晶體管m3、第四晶體管m4、產(chǎn)生電壓v2、v3的帶隙基準(zhǔn)模塊構(gòu)成反饋環(huán)路；其中，第三晶體管m3和第四晶體管m4控制端的輸出信號vfb為反饋參考電壓。反饋參考電壓vfb為高電平為v2、低電平為v3的限幅方波。所述比較器comp的正輸入端接收反饋參考電壓vfb。

請參見圖3，圖3為本發(fā)明實施例提供的一種p-type型電流舵dac的電路結(jié)構(gòu)示意圖；所述p-type型電流舵dac包括第一電流源i1、第二電流源i2、第三電流源i3、第四電流源i4和第一開關(guān)k1、第二開關(guān)k2、第三開關(guān)k3和第四開關(guān)k4，數(shù)字控制信號d0～d3控制開關(guān)組k1～k4對應(yīng)開關(guān)的打開或關(guān)閉。

請參見圖4，圖4是本發(fā)明實施例提供的一種n-type型電流舵dac的電路結(jié)構(gòu)示意圖；所述n-type型電流舵dac包括第五電流源i5、第六電流源i6、第七電流源i7、第八電流源i8和第五開關(guān)k5、第六開關(guān)k6、第七開關(guān)k7和第八開關(guān)k8，數(shù)字控制信號d4～d7控制開關(guān)組k5～k8對應(yīng)開關(guān)的打開或關(guān)閉。

其中，第二反相器i2和第三反相器i3構(gòu)成的輸出緩沖級電路，增強輸出時鐘信號clk的驅(qū)動能力,第三反相器i3輸出端輸出可調(diào)頻率可調(diào)占空比的時鐘信號clk。

本發(fā)明的低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路的工作原理為：當(dāng)充放電控制信號vc為低電平時，第一晶體管m1導(dǎo)通、第二晶體管m2截止，p-type型電流舵dac對電容c1進(jìn)行充電；數(shù)字控制信號d0～d3控制p-type型電流舵dac中電流的大小，從而控制電容c1的充電電流的大小。當(dāng)電容c1的端電壓v1超過反饋電壓vfb時(此時vfb的電壓值為v2)，比較器comp狀態(tài)翻轉(zhuǎn)，此時，充放電控制信號vc變?yōu)榈碗娖剑w管m1截止、m2導(dǎo)通，電容c1通過n-type型電流舵dac進(jìn)行放電。同樣的方式，數(shù)字控制信號d4～d7控制n-type型電流舵dac中電流的大小，從而控制電容c1的放電電流的大小。所設(shè)p-type型電流舵dac和n-type型電流舵dac的電流之和為定值，即d4～d7為d0～d3的按位取反，從而在不改變時鐘頻率的情況下實現(xiàn)對時鐘信號的占空比進(jìn)行調(diào)整。當(dāng)電容c1的端電壓v1低于反饋電壓vfb時(此時vfb的電壓值為v3)，比較器comp狀態(tài)繼續(xù)翻轉(zhuǎn)，電荷泵進(jìn)行充電的過程。所述比較器comp輸出端產(chǎn)生的電壓信號經(jīng)第一反相器i1和緩沖級電路輸出時鐘信號clk。

請參見圖6，圖6為本發(fā)明實施例提供的一種50％占空比的仿真波形圖?？梢钥闯?，電容c1的充電和放電時間相同，電容c1的端電壓v1呈現(xiàn)三角波變化。三角波的頻率由基準(zhǔn)電流源的頻率控制信號決定。比較器comp的速度很快，p-type型電流舵dac和n-type型電流舵dac匹配性很好，輸出端時鐘信號clk較為穩(wěn)定。

通過上述實施方式，本發(fā)明低功耗可調(diào)頻率、可調(diào)占空比的時鐘產(chǎn)生電路能夠獲得穩(wěn)定的高性能、低功耗、可調(diào)頻率、可調(diào)占空比的時鐘信號輸出，有效解決了傳統(tǒng)adc時鐘電路設(shè)計復(fù)雜、面積大、功耗大的問題。其中，數(shù)模轉(zhuǎn)換電路接收頻率控制信號，通過可調(diào)電阻調(diào)整數(shù)模轉(zhuǎn)換電路的單位電流，基準(zhǔn)電流源與電源電壓和溫度的關(guān)聯(lián)性較小，能夠獲得較為精準(zhǔn)的時鐘頻率輸出。數(shù)模轉(zhuǎn)換器接收數(shù)字控制信號，調(diào)節(jié)電荷泵電路充、放電電流的大小，實現(xiàn)時鐘信號的占空比調(diào)整功能，電流舵dac驅(qū)動能力強，速度快，可以獲得很高的電流精度。此外，本發(fā)明產(chǎn)生的可調(diào)頻率、可調(diào)占空比時鐘信號輸出路徑極其簡單，具有低抖動的特性。

以上結(jié)合附圖詳細(xì)描述了本發(fā)明的實施方式。需要說明的是，以上實施例不以任何形式限制本發(fā)明，凡采用等同替換或者等效變換、改進(jìn)等方式所獲得的技術(shù)方案，均落在本發(fā)明的保護(hù)范圍內(nèi)。